CN106464247A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN106464247A
CN106464247A CN201580028111.6A CN201580028111A CN106464247A CN 106464247 A CN106464247 A CN 106464247A CN 201580028111 A CN201580028111 A CN 201580028111A CN 106464247 A CN106464247 A CN 106464247A
Authority
CN
China
Prior art keywords
voltage
power supply
supply node
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580028111.6A
Other languages
English (en)
Other versions
CN106464247B (zh
Inventor
木原诚郎
木原诚一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106464247A publication Critical patent/CN106464247A/zh
Application granted granted Critical
Publication of CN106464247B publication Critical patent/CN106464247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明的驱动电路包括通常型晶体管(Q1、Q2)、控制晶体管(Q1、Q2)的控制电路(1、2)、连接于控制电路(1)的电源节点(1c、1d)间的电容器(4)、连接于控制电路(2)的电源节点(2c、2d)间的电源(7)、连接于电源节点(1d、2d)间的MOSFET(16)、在输出电压VO为约0V时使MOSFET(16)导通的控制电路(3)和起动电路，该起动电路包含与电容器(4)并联连接的齐纳二极管(20)，即使MOSFET(16)截止也能够通过齐纳电压对电容器(4)充电。

Description

驱动电路
技术领域
本发明涉及驱动电路。
背景技术
由以GaN和SiC等为代表的宽带隙半导体形成的元件，与由硅半导体形成的元件相比具有高速开关、低导通电阻值等优异的特性。在由宽带隙半导体形成的元件中，具有显现即使栅极电压为0V也流动漏极电流的常导通特性或显现具有2V左右的低的阈值电压的常截止特性的元件。为了可靠地进行具有常导通特性的元件的控制，需要将栅极电压驱动至负电压。
在专利文献1中，公开有使用常导通型晶体管形成由上桥臂和下桥臂构成的电桥电路的电力转换电路。在专利文献2中，公开有使用了常导通型晶体管的驱动电路(逆变器电路)中的桥臂短路的保护电路。另外，在专利文献3中，公开有使常导通型晶体管的控制电路(驱动电路)的电源自给的技术。
现有技术文献
专利文献
专利文献1：日本专利第4958927号公报
专利文献2：日本专利第5331087号公报
专利文献3：日本专利第5236822号公报
常导通型晶体管在对驱动其栅极的驱动电路供给电源之前，即在驱动电路的起动前成为导通状态。因此，在对由常导通型晶体管上下二级地桥接而成的电桥电路(逆变器电路)施加来自主电源的输入电压(作为电力转换的对象的电压)的结构中，在驱动电路的起动前，主电源有可能成为短路状态。因而，需要用于避免该短路状态的保护电路。
关于这一点，在专利文献1中，作为保护电路，在电桥电路与主电源之间设置有继电器。这虽然会在驱动电路的起动前将继电器截止而避免主电源的短路，但是需要另外设置继电器开关和继电器控制电路。进一步，需要对继电器开关另外准备电磁体用的电源。这导致电路的大型化和复杂化。
图8表示与专利文献2的公开内容对应的、包含保护电路的驱动电路。以基准电压V2为基准，来自主电源912的电压V1被施加于作为常导通型晶体管的上侧晶体管914和下侧晶体管915以及常截止型晶体管916的串联电路，从晶体管914和915间取出输出923。控制电路911包含对晶体管914、915、916进行控制的控制电路908、909、910，根据基于电源913a和913b的输出的驱动电压VH和VL进行动作。在驱动电路起动后，由于过负载、瞬间停电等，主电源912不切断而仅使控制电路911的电源关闭的情况下，上侧晶体管914导通，输出923成为高电平，而此时，由于晶体管916的漏极电压的上升，下侧晶体管915截止。也就是说，即使控制电路911在自身不动作的情况下也会被保护而不受桥臂短路的影响(参照专利文献2的段落～)。
但是，在输出923成为高电平的状态下，如果不进行使主电源912的动作暂时停止，先起动控制电路911之后使主电源912再起动的处理，则存在不能够将上侧的控制电路908再起动的问题(其理由在之后进行详细说明)。为了实现上述处理，需要使驱动电路搭载有该处理用的专用功能，这导致电路的大型化和复杂化。
电路的大型化或复杂化会导致成本上升，妨碍使用常导通型晶体管的驱动电路的普及。
发明内容
发明所要解决的问题
因此，本发明的目的在于，提供避免串联连接的常导通型晶体管的短路并且有助于实现电路的小型化和简单化的驱动电路。
用于解决问题的方式
本发明的驱动电路包括：连接于第一电压的线路与输出端子之间的第一晶体管；连接于上述输出端子与比上述第一电压低的第二电压的线路之间的第二晶体管；第一控制电路，其具有第一电源节点和第二电源节点，与输入信号成为第一逻辑电平相应地将上述第一电源节点的电压供给到上述第一晶体管的控制电极，使上述第一晶体管导通，与上述输入信号成为第二逻辑电平相应地将上述第二电源节点的电压供给到上述第一晶体管的控制电极，使上述第一晶体管截止；和第二控制电路，其具有第三电源节点和第四电源节点，与上述输入信号成为上述第一逻辑电平相应地将上述第四电源节点的电压供给到上述第二晶体管的控制电极，使上述第二晶体管截止，与上述输入信号成为上述第二逻辑电平相应地将上述第三电源节点的电压供给到上述第二晶体管的控制电极，使上述第二晶体管导通，上述驱动电路的特征在于：上述第一晶体管和上述第二晶体管分别为常导通型的晶体管，上述第一电源节点与上述输出端子连接，上述第三电源节点被提供上述第二电压，上述第四电源节点被提供比上述第二电压低的第三电压，该驱动电路还包括：连接于上述第一电源节点与上述第二电源节点间的电容器；连接于上述第二电源节点与上述第四电源节点间的开关元件；第三控制电路，其与上述输出端子的电压和上述第二电压之差的电压低于预定的电压相应地，使上述开关元件导通，使上述电容器充电；和起动电路，其具有：连接于上述第一电源节点与上述第二电源节点间的电压产生用部件；和连接于上述第二电源节点与上述第三电源节点间的电流通过用部件，即使上述开关元件截止，上述起动电路也能够使基于上述第一电源节点与上述第三电源节点间的电压产生的电流流到上述电压产生用部件和上述电流通过用部件，基于上述电压产生用部件的产生电压对上述电容器进行充电。
发明的效果
根据本发明，能够提供避免串联连接的常导通型晶体管的短路并且有助于实现电路的小型化和简单化的驱动电路。
附图说明
图1是表示本发明的第一实施方式的驱动电路的结构的电路框图。
图2是图1的驱动电路的动作时序图。
图3是表示图1的控制电路(3)的结构的电路框图。
图4是表示本发明的第二实施方式的驱动电路的结构的电路框图。
图5是表示本发明的第三实施方式的驱动电路的结构的电路框图。
图6是表示本发明的第四实施方式的驱动电路的结构的电路框图。
图7是表示本发明的第五实施方式的驱动电路的结构的电路框图。
图8是现有结构的电路图。
具体实施方式
以下，参照附图对本发明的实施方式的例子进行具体说明。在参照的各图中，对相同的部分标注相同的附图标记，原则上省略对相同的部分的重复说明。另外，在本说明书中，为了简化阐述，参照通过对信息、信号、物理量、状态量或部件等标注参照的记号或附图标记，省略或略记与该记号或附图标记对应的信息、信号、物理量、状态量或部件等的名称的情况。
＜第一实施方式＞
对本发明的第一实施方式进行说明。图1是表示本发明的第一实施方式的驱动电路的结构的电路框图。图1的驱动电路包括输入端子T1和T2、输出端子T3、常导通型晶体管Q1和Q2、控制电路1～3、电容器4、齐纳二极管20、电阻元件21、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor：MOS场效晶体管)16、电源(主电源)6以及电源(控制用电源)7。图2是表示后述的控制信号φ1～φ4与输出端子T3的电压VO的关系的、驱动电路的动作时序图。常导通型晶体管Q1和Q2构成半桥电路。以下例示将本发明应用于通过常导通型晶体管的串联连接而形成的半桥电路的结构，不过也可以将本发明应用于通过常导通型晶体管的串联连接而形成的全电桥电路。
从控制驱动电路的主控制器(未图示)对驱动电路供给控制信号φ1和φ2。输入端子T1接收控制信号φ1，输入端子T2接收控制信号φ2。控制信号φ1和φ2分别取具有相互不同的逻辑电平的“H”电平或“L”电平(后述的其它控制信号也一样)。在任意的信号或电压，“L”电平的电位均低于“H”电平的电位。控制信号φ2是控制信号φ1的互补信号(即反转信号)。因而，控制信号φ1为“H”电平时，控制信号φ2为“L”电平，控制信号φ1为“L”电平时，控制信号φ2为“H”电平。驱动电路，与控制信号φ1、φ2分别成为“H”、“L”电平相应地向输出端子T3输出“H”电平的电压，与控制信号φ1、φ2分别成为“L”电平、“H”电平相应地向输出端子T3输出“L”电平的电压。输出端子T3的“H”电平的电压为比基准电压V2高的电压V1，输出端子T3的“L”电平的电压为基准电压V2。
晶体管Q1和Q2分别为常导通型晶体管，由宽带隙半导体形成的n沟道FET(Fieldeffect transistor：场效晶体管)。在某FET中，当栅极－源极间电压(从源极电位看时的栅极电位)为规定的阈值电压Vth以上，该FET导通，当栅极－源极间电压不到该阈值电压Vth时，该FET截止。FET的导通是指该FET的源极和漏极间成为导通状态，FET的截止是指该FET的源极和漏极间成为非导通状态。作为常导通型晶体管的晶体管Q1和Q2分别具有负的阈值电压Vth，此处，具有－3V左右的阈值电压Vth。因而，即使晶体管Q1的栅极－源极间电压为0V，晶体管Q1也导通(晶体管Q2也一样)。
此处，宽带隙半导体是指带隙比硅大的半导体，特别指具有硅的带隙(1.12eV(electron volt：电子伏特))的2倍左右的2.2eV以上的带隙的半导体，例如为SiC(碳化硅)、GaN(氮化镓)、金刚石等。
电源6以自身的负极电位为基准使负极与正极间产生电压V1。电源6的负极被提供基准电压V2。基准电压V2例如为作为接地电压的0V。以下，为了说明的具体化认为基准电压V2为0V。在晶体管Q1，漏极与电源6的正极所连接的线路连接，被提供来自电源6的正极的电压V1(例如，400V)，栅极接收控制信号φ3，源极与输出端子T3连接。在晶体管Q2，漏极与输出端子T3连接，栅极接收控制信号φ4，源极与被施加基准电压V2的线路连接，被提供基准电位V2。
高压侧(High side)的控制电路1具有与输入端子T1连接的输入节点1a、与晶体管Q1的栅极连接的输出节点1b、与输出端子T3连接的高压侧电源节点1c和低压侧电源节点1d。控制信号φ1通过输入端子T1供给到输入节点1a。在输出节点1b显现的信号成为控制信号φ3。
控制电路1在控制信号φ1为“H”电平时从输出节点1b输出高压侧电源节点1c的电压，从而使晶体管Q1导通，在控制信号φ1为“L”电平时从输出节点1b输出低压侧电源节点1d的电压，从而使晶体管Q1截止(该动作在进行电容器4的充电之后实现，这从后述的说明可以理解)。不过，控制电路1在控制信号φ1从“L”电平切换为“H”电平时，从该切换时刻经过规定的延迟时间td1后，将输出节点1b的电压从低压侧电源节点1d的电压切换为高压侧电源节点1c的电压(参照图2)。在控制信号φ1从“H”电平切换为“L”电平时，控制电路1将输出节点1b的电压立即从高压侧电源节点1c的电压切换为低压侧电源节点1d的电压(参照图2)。延迟时间td1为了防止晶体管Q1和Q2同时导通而设定。
低压侧(Lowside)的控制电路2具有：与输入端子T2连接的输入节点2a；与晶体管Q2的栅极连接的输出节点2b；被提供基准电压V2的高压侧电源节点2c；和低压侧电源节点2d。控制信号φ2经由输入端子T2供给到输入节点2a。在输出节点2b显现的信号成为控制信号φ4。
控制电路2在控制信号φ2为“L”电平时(即控制信号φ1为“H”电平时)从输出节点2b输出低压侧电源节点2d的电压，从而使晶体管Q2截止，在控制信号φ2为“H”电平时(即控制信号φ1为“L”电平时)从输出节点2b输出高压侧电源节点2c的电压，从而使晶体管Q2导通(该动作在电源7起动后实现，这从后述的说明可以理解)。不过，控制电路2在控制信号φ2从“L”电平切换为“H”电平时，从该切换时刻经过规定的延迟时间td2后，将输出节点2b的电压从低压侧电源节点2d的电压切换为高压侧电源节点2c的电压(参照图2)。在控制信号φ2从“H”电平切换为“L”电平时，控制电路2将输出节点2b的电压立即从高压侧电源节点2c的电压切换为低压侧电源节点2d的电压(参照图2)。延迟时间td2为了防止晶体管Q1和Q2同时导通而设定。
电容器4连接于控制电路1的高压侧电源节点1c与低压侧电源节点1d之间。MOSFET16为常截止型的n沟道MOSFET。在MOSFET16，漏极与控制电路1的低压侧电源节点1d连接，栅极与控制电路3的输出节点3c连接而接收控制信号φ5，源极与电源7的负极和控制电路2的低压侧电源节点2d连接。MOSFET16在控制信号φ5为“H”电平的情况下导通，在控制信号φ5为“L”电平的情况下截止。
电源7的正极与被施加基准电压V2的线路连接，电源7的负极与控制电路2的低压侧电源节点2d连接。从基准电压V2看来，电源7的负极的电压成为负的电压V3。负的电压V3比晶体管Q1和Q2的阈值电压Vth低，例如为－10V程度。
控制电路3具有与输出端子T3连接的检测节点3a、被提供基准电压V2的基准电压节点3b和与MOSFET16的控制电极(即MOSFET16的栅极)连接的输出节点3c。在输出节点3c显现的信号成为控制信号φ5。在检测节点3a施加输出端子T3的电压VO。
控制电路3在检测节点3a的电压VO与基准电压节点3b的电压V2之差的电压(VO－V2)比规定的参照电压VR高的情况下，通过令控制信号φ5为“L”电平而使MOSFET16截止，在电压(VO－V2)比规定的参照电压VR低的情况下，通过令控制信号φ5为“H”电平而使MOSFET16导通。参照电压VR为约0V的正的电压，为“V1＞VR”。
齐纳二极管20与电容器4并联连接。更具体而言，在齐纳二极管20，阴极与高压侧电源节点1c连接，阳极与低压侧电源节点1d连接。电阻元件21连接于低压侧电源节点1d与基准电压V2的线路之间。
图3是表示控制电路3的结构的电路框图。在图3，控制电路3包括电源10和11、电阻元件12、二极管13、比较器14以及电平移位器15。电源10和11的负极均与基准电压节点3b连接。通过电源10和11的动作，电源10、11的正极的电压分别为V10、V11。电压V10和V11均比基准电压V2高。电源10的正极经电阻元件12与二极管13的阳极连接。二极管13的阴极与检测节点3a连接。另外，为了防止二极管13破损，也可以用正向串联连接的多个二极管替换二极管13。
比较器14的“+”端子(非反转输入端子)与电源11的正极连接，由此被提供电源11的正极的电压V11。比较器14的“－”端子(反转输入端子)和电阻元件12与二极管13的阳极的接点连接，由此被提供二极管13的阳极的电压V12。电平移位器15将比较器14的输出信号的电平移位规定的电压后输出到输出节点3c。在输出节点3c显现的信号为控制信号φ5。因而，在“V11＞V12”的情况下，从比较器14输出“H”电平的信号，其结果是控制信号φ5也成为“H”电平。另一方面，在“V11＜V12”的情况下，从比较器14输出“L”电平的信号，其结果是控制信号φ5也成为“L”电平。
电源10的电压V10设定为比电源11的电压V11高的电压。此外，二极管13的正向电压由“VF”表示。这样，在电压VO比电压(V10－VF)高的情况下，二极管13截止，成为“V12＝V10(＞V11)”，控制信号φ5成为“L”电平。另一方面，在电压VO比电压(V10－VF)低的情况下，二极管13导通，成为“V12＜V11＜V10”，控制信号φ5成为“H”电平。此处，电压(V10－VF)设定成尽可能接近0V。
由此，MOSFET16，在输出端子T3的电压VO降低至大致等于基准电压V2的时刻(即，差分电压(VO－V2)比规定的参照电压VR低的时刻)导通，在输出电压VO增加至比基准电压V2高出规定电压的时刻截止。
当输出端子T3的电压VO成为“L”电平而使MOSFET16导通时，电源7的正极经晶体管Q2与电容器4的高压侧电极(电容器4的电极中与电源节点1c连接的电极)连接，并且电源7的负极经MOSFET16与电容器4的低压侧电极(电容器4的电极中与电源节点1d连接的电极)连接，因此电容器4被充电。此时，作为用于将晶体管Q1维持为截止状态的负的栅极电压，电源7的负电压V3经MOSFET16和低压侧电源节点1d从控制电路1供给至晶体管Q1的栅极。
之后，基于控制信号φ1和φ2控制晶体管Q1和Q2以及MOSFET16，晶体管Q1导通，晶体管Q2和MOSFET16截止。因为晶体管Q1为常导通型，所以通过使高压侧电源节点1c的电压作为源极电压被施加到栅极，晶体管Q1成为导通状态。当晶体管Q1成为导通状态时，输出电压VO上升至电源6的正极的电压V1附近。
此时，由于晶体管Q2和MOSFET16截止，所以电容器4与电源7断开，作为控制电路1的电源发挥作用。在该阶段，电容器4的高压侧电极的电压为输出电压VO，电容器4的低压侧电极的电压比输出电压VO低，因此能够向晶体管Q1的栅极供给比输出电压VO低的电压，其结果是，能够在之后的时间可靠地令晶体管Q1截止。
为了将高压侧的常导通型晶体管截止而需要负电压，在现有的驱动电路中，作为用于生成该负电压的电源，多另外设置绝缘电源。另一方面，在图1的驱动电路中，通过使用控制电路3、电容器4和MOSFET16进行的动作，无需另外设置绝缘电源，就能够对高压侧的控制电路1供给负电压V3，因此能够实现电路的小型化和简洁化。此外，因为使用由宽带隙半导体形成的晶体管Q1和Q2，所以能够实现开关元件的导通电阻值的降低和开关速度的高速化，能够实现驱动电路的高速化和低耗电。
此处，设想从图1的驱动电路削除齐纳二极管20和电阻元件21后的假想驱动电路，在假想驱动电路中考虑电源6先于其它电源(电源7、10和11)起动的情况。在这种情况下，电源6的正极(连接有晶体管Q1的漏极的线路)的电压向电压V1上升，但是也会产生电源7、10和11的输出电压成为零的期间X。在该期间X，由于常导通的特性而使晶体管Q1导通，因此输出端子T3的电压VO向电压V1上升。
另一方面，如上所述，控制电路3以在“(VO－V2)<VR”成立时使MOSFET16导通的方式动作。因而，如果在期间X输出端子T3的电压VO向电压V1上升而一度成为“(VO－V2)＞VR”，则之后即使电源7、10和11起动，MOSFET16也不会导通，不会产生要成为控制电路1的电源的电容器4的充电机会。其结果是，不能够使晶体管Q1截止，输出端子T3的电压VO一直固定于“H”电平(电源7起动后，能够通过控制电路2使用负电压V3将晶体管Q2截止)。
在假想驱动电路中，为了解除电压VO在“H”电平的固定，使电源6的动作暂时停止，使电源6以外的电路(包括电源7、10和11以及控制电路1～3)起动，因此需要使电源6再起动的处理。即，在假想驱动电路中，在输出端子T3的电压VO首先成为“H”电平那样的电源的起动顺序下，不能确保正常的动作。另外，为了实现上述处理，需要使驱动电路具备该处理用的专用功能，这回导致驱动电路的大型化和复杂化引起的成本上升。
考虑到这一点，在图1的驱动电路设置有由齐纳二极管20和电阻元件21构成的起动电路。即，在期间X，如果电源6先于其它电源(电源7、10和11)起动而连接有晶体管Q1的漏极的线路的电压向V1上升，则由于常导通的特性而使晶体管Q1导通，因此高压侧电源节点1c的电压也同时向V1上升。于是，在期间X，在齐纳二极管20和电阻元件21流动电流，在齐纳二极管20的两端产生齐纳电压Vz(其中，“V1＞Vz”)，电容器4通过该产生电压Vz被充电。即，在期间X，成为“(VO－V2)＞VR”，MOSFET16截止，但是电容器4基于电压Vz经起动电路被充电。当电容器4被充电时，以电容器4的充电电压(电极间电压)为电源电压的控制电路1起动，能够通过控制信号φ3控制晶体管Q1。即，伴随电源6的起动，控制电路1能够自起动。
之后(例如期间X后)，控制信号φ1、φ2分别成为“L”、“H”电平，由此输出端子T3的电压VO成为“L”电平。输出端子T3的电压VO成为“L”电平之后，电压VO在“H”、“L”电平间切换的反复动作中(参照图2)，每当电压VO成为“L”电平时，电容器4基于控制电路3的功能通过MOSFET16被充电。
如上所述，在本实施方式中，在常导通型晶体管串联连接而得到的结构中，即使输出端子T3的电压VO为首先成为“H”电平那样的电源的接通顺序也能够使控制电路1起动，无需另外设置绝缘电源，就能够确保驱动电路的正常动作。
换言之，在本实施方式的驱动电路，即使在电源起动时输出端子T3的电压VO为“H”电平，电容器4也通过起动电路被充电而使控制电路1起动，能够使晶体管Q1截止。由于晶体管Q1的截止，电压VO暂时成为“L”电平，之后，根据响应了控制信号φ1和φ2的各控制电路的功能，能够通过MOSFET16的导通而继续进行电容器4的充电。其结果是，即使利用常导通型晶体管形成电桥电路，也能够避免起动时的桥臂短路(晶体管Q1和Q2的短路)并且使控制电路1的电源自给。
此处，对图8的驱动电路进行说明。在图8，控制电路908需要以上侧晶体管914的源极电位为基准，对上侧晶体管914的栅极进行驱动，由此成为从接地电位(V2)绝缘的电路。此外，控制电路908的电源(未图示)需要向控制电路908供给与图1的节点1d的电压对应的、比电压V1低的固定电压。这是因为，如果在上侧晶体管914导通而输出923成为高电平(V1)时不向控制电路908供给比电压V1低的固定电压，则不能将作为常导通型晶体管的上侧晶体管914截止。虽然考虑到控制电路908的电源的自给，能够将图1的电容器4那样的电源用电容器作为控制电路908的电源加入图8的结构(该电源用电容器在图8中未图示)，但是该电源用电容器，与上述假想驱动电路同样，如果输出923不成为低电平则不会充电，不能将上述固定电压供给到控制电路908。
因而，不切断主电源912而仅使控制电路911的电源关闭，通过上侧晶体管914的导通，输出923成为高电平时，如果不进行使主电源912的动作暂时停止、将控制电路911先起动而使主电源912再起动的处理，则不能将控制电路908再起动。虽然反复，但是这是因为如果输出923不成为低电平就不会产生上述电源用电容器的充电机会。
＜第二实施方式＞
说明本发明的第二实施。第二和后述的第三～第五实施方式是基于第一实施方式的实施方式，关于在第二～第五实施方式没有特别说明的事项，只要不矛盾，第一实施方式的记载也能够适用于第二～第五实施方式。
图4是表示本发明的第二实施方式的驱动电路的结构的电路框图。在图4的驱动电路中，与图1的驱动电路的不同点在于追加了MOSFET17。即，对图1的驱动电路追加MOSFET17而构成的电路是图4的驱动电路。MOSFET17是常导通型的n沟道MOSFET。
图4的驱动电路的起动电路由齐纳二极管20、电阻元件21和MOSFET17的串联电路形成。具体而言，在图4，齐纳二极管20的阴极与电源节点1c连接，齐纳二极管20的阳极与电源节点1d和电阻元件21的一端连接，电阻元件21的另一端与MOSFET17的漏极连接，MOSFET17的源极与基准电压V2的线路(因而与电源7的正极)连接，MOSFET17的栅极与电源7的负极连接。因而，MOSFET17基于要产生负电压V3的电源7的正极与负极间的电压而导通/截止。
在图4的驱动电路中，也与图1的驱动电路同样，当电源6先于其它电源(电源7、10和11)起动而与晶体管Q1的漏极连接的线路的电压向V1上升时，晶体管Q1由于常导通的特性而导通，因此高压侧电源节点1c的电压也同时向V1上升。同样，由于常导通的特性，在电源7没有起动的期间X(在电源7的正极和负极间电压为0V的期间X)，MOSFET17也导通。
于是，在期间X，在齐纳二极管20和电阻元件21经MOSFET17流动电流，在齐纳二极管20的两端产生齐纳电压Vz，基于该产生电压Vz，电容器4被充电。即，在期间X，虽然成为“(VO－V2)＞VR”而使MOSFET16截止，但是电容器4基于电压Vz经起动电路被充电。当电容器4被充电时，以电容器4的充电电压(电极间电压)为电源电压的控制电路1起动，能够通过控制信号φ3控制晶体管Q1。
期间X之后，当电源7开始起动时，MOSFET17的栅极－源极间电压(从源极电位看的栅极电位)从0V降低，在成为低于规定的阈值电压的时刻，MOSFET17截止(令MOSFET17的阈值电压的绝对值小于负电压V3的绝对值)。因为MOSFET17的阈值电压为负电压，所以负电压V3适合应用于MOSFET17的导通/截止控制。当由于电源7的起动而使MOSFET17截止时，经过电阻元件21的电流的流动被遮断。即，电源7起动后，起动电路自行停止。其结果是，能够防止基于输出电压VO的变化产生的噪声电流经起动电路流入到基准电压V2的线路。当然，图1的驱动电路的作用和效果在图4的驱动电路中也能够实现。
＜第三实施方式＞
说明本发明的第三实施。在图1或图4的驱动电路中，也可以将齐纳二极管20替换为以从电源节点1c向电源节点1d去的方向为正向的n个二极管的串联电路20A。n个二极管的串联电路20A连接于电源节点1c和1d间。n为2以上的整数。
图5表示将该替换应用于图1的驱动电路时的驱动电路的结构框图。串联电路20A由第一～第n二极管构成。配置在串联电路20A的一端的第一二极管的阳极与电源节点1c连接，配置在串联电路20A的另一端的第n二极管的阴极与电源节点1d连接。第i二极管的阴极与第(i+1)二极管的阳极连接(i为(n－1)以下的自然数)。
设定n的值，使得第一～第n二极管导通时的第一～第n二极管的正向电压的合计电压(即，在第一～第n二极管流动正向电流时的串联电路20A的两端间电压)成为与上述的齐纳电压Vz相同或相同程度。由此，n个二极管的串联电路20A进行与齐纳二极管20同等动作。
＜第四实施方式＞
说明本发明的第四实施方式。也可以在图1或图4的驱动电路中将齐纳二极管20替换为电阻元件20B。电阻元件20B连接于电源节点1c和1d间。
图6表示将该替换应用于图1的驱动电路时的驱动电路的结构框图。在图6的驱动电路中，起动电路由电阻元件20B和21形成。
即，在图6的驱动电路，当电源6先于其它电源(电源7、10和11)起动而使晶体管Q1的漏极连接的线路的电压向V1上升时，由于常导通的特性，晶体管Q1导通，因此高压侧电源节点1c的电压也同时向V1上升。于是，在上述的期间X，在电阻元件20B和电阻元件21流动电流，在电阻元件20B的两端产生电压V20B，通过该产生电压V20B，电容器4被充电。即，在上述的期间X，虽然成为“(VO－V2)＞VR”而使MOSFET16截止，但是电容器4基于电压V20B经起动电路被充电。当电容器4被充电时，以电容器4的充电电压(电极间电压)为电源电压的控制电路1起动，能够通过控制信号φ3控制晶体管Q1。即，控制电路1能够伴随电源6的起动而自行起动。
不过，在图6的驱动电路，整个驱动电路起动之后电流也经电阻元件20B和21继续流动，因此电流引起的损失与使用齐纳二极管20或二极管的串联电路20A的情况下相比损失增加。例如，在使用齐纳二极管20的情况下，如果整个驱动电路经过期间X起动之后，以电容器4的电压稳定在比齐纳电压Vz低的电压的方式设计驱动电路，则能够避免在齐纳二极管20持续流动无益的电流。
从该观点出发，将齐纳二极管20替换为电阻元件20B的变形特别优选适用于图4的驱动电路。这是因为，在图4的驱动电路，电源7起动后，经过电阻元件21的电流的流动被遮断。
＜第五实施方式＞
说明本发明的第五实施方式。还可以在图1、图4、图5或图6的驱动电路中追加AND门电路(与门电路)18。将该追加应用于图1的驱动电路时的驱动电路的结构框图显示于图7中。AND门电路18将控制信号φ5和φ2的逻辑与信号施加于MOSFET16的栅极。因而，在图7的驱动电路，MOSFET16在控制信号φ5和φ2均为“H”电平时导通，在控制信号φ5和φ2的至少一者为“L”电平时截止。即，图7的MOSFET16仅在差分电压(VO－V2)变得比规定的参照电压VR低而使控制信号φ5成为“H”电平且控制信号φ2成为“H”电平时(从而在控制信号φ1为“L”电平时)导通。由此，能够可靠地防止MOSFET16在输出电压VO高时导通。
＜其它变形等＞
本发明的实施方式能够在日本专利申请的范围所示的技术思想的范围内进行各种适当的变更。以上的实施方式不过是本发明的实施方式的例子，本发明及各构成要件的用语的意义并不限定于以上的实施方式中记载的内容。上述的说明文中所示的具体数值仅为例示，当然能够将它们变更为各种的数值。
上述的各驱动电路中，MOSFET16作为切换是否将电容器4与电源节点1d的连接点连接至电源7的负极和电源节点2d的开关元件发挥作用。该开关元件也可以为MOSFET以外的开关元件，例如还可以为双极型晶体管。也可以利用宽带隙半导体形成该开关元件。
＜本发明的总结＞
对本发明进行总结。
本发明的一个侧面的驱动电路包括：连接于第一电压(V1)的线路与输出端子(T3)之间的第一晶体管(Q1)；连接于上述输出端子与比上述第一电压低的第二电压(V2)的线路之间的第二晶体管(Q2)；第一控制电路(1)，其具有第一电源节点和第二电源节点(1c、1d)，与输入信号(φ1)成为第一逻辑电平相应地将上述第一电源节点的电压供给到上述第一晶体管的控制电极，使上述第一晶体管导通，与上述输入信号成为第二逻辑电平相应地将上述第二电源节点的电压供给到上述第一晶体管的控制电极，使上述第一晶体管截止；和第二控制电路(2)，其具有第三电源节点和第四电源节点(2c、2d)，与上述输入信号成为上述第一逻辑电平相应地将上述第四电源节点的电压供给到上述第二晶体管的控制电极，使上述第二晶体管截止，与上述输入信号成为上述第二逻辑电平相应地将上述第三电源节点的电压供给到上述第二晶体管的控制电极，使上述第二晶体管导通，上述驱动电路的特征在于：上述第一晶体管和上述第二晶体管分别为常导通型的晶体管，上述第一电源节点与上述输出端子连接，上述第三电源节点被提供上述第二电压，上述第四电源节点被提供比上述第二电压低的第三电压(V3)，该驱动电路还包括：连接于上述第一电源节点与上述第二电源节点间的电容器(4)；连接于上述第二电源节点与上述第四电源节点间的开关元件(16)；第三控制电路(3)，其与上述输出端子的电压和上述第二电压之差的电压低于预定的电压相应地，使上述开关元件导通，使上述电容器充电；和起动电路，其具有：连接于上述第一电源节点与上述第二电源节点间的电压产生用部件(20、20A、20B)；和连接于上述第二电源节点与上述第三电源节点间的电流通过用部件(21、或者21和17)，即使上述开关元件截止，上述起动电路也能够使基于上述第一电源节点与上述第三电源节点间的电压产生的电流流到上述电压产生用部件和上述电流通过用部件，基于上述电压产生用部件的产生电压对上述电容器进行充电。
在上述驱动电路中，与输出端子的电压和第二电压之差的电压低于预定的电压相应地，使开关元件导通而对电容器进行充电，因此能够实现第一控制电路的电源的自给。此时，依赖于电源的投入顺序等，上述差的电压有可能被维持在比预定的电压高的状态，根据驱动电路的结构，需要使第一电压用的电源的动作暂时停止，在使其它电路起动后使第一电压用的电源再起动的专用功能。
但是，在本发明的驱动电路中，即使在起动时输出端子的电压变得比较高而使开关元件不导通，也能够通过起动电路对电容器充电而使得第一控制电路起动，使第一晶体管截止。由于第一晶体管的截止而输出端子的电压一度降低，之后，能够通过响应输入信号的各控制电路的功能，通过开关元件的导通而继续进行电容器的充电。其结果是，能够不依赖于电源的投入顺序等地避免起动时的第一与第二晶体管的短路并且实现第一控制电路的电源的自给。通过第一控制电路的电源的自给化，还能够实现与不需要上述专用功能的量相应的电路的小型化和简洁化。
具体而言，例如上述电压产生用部件包括阴极、阳极分别与上述第一电源节点、上述第二电源节点连接的齐纳二极管(20)，或者包括以从上述第一电源节点向上述第二电源节点去的方向为正向地连接于上述第一电源节点与上述第二电源节点间的多个二极管的串联电路(20A)。
由此，即使在起动时输出端子的电压变得比较高而使开关元件不导通，也能够在上述的齐纳二极管或串联电路产生电压，基于产生电压对电容器进行充电。
或者，例如上述电压产生用部件包括连接于上述第一电源节点与上述第二电源节点间的电压产生用电阻元件(20B)。
由此，即使在起动时输出端子的电压变得比较高而使开关元件不导通，也能够在上述的电压产生用电阻元件产生电压，基于产生电压对电容器进行充电。
此外，例如上述电流通过用部件也可以包括连接于上述第二电源节点与上述第三电源节点间的电阻元件(21)。
由此，在起动时输出端子的电压变得比较高时，能够在电压产生用部件和电流通过用部件流动基于第一电源节点与第三电源节点间的电压产生的电流，基于电压产生用部件的产生电压对电容器进行充电。
或者，例如上述电流通过用部件也可以包括电阻元件(21)与起动用开关元件(17)的串联电路，该串联电路也可以连接于上述第二电源节点与上述第三电源节点间。
通过在电流通过用部件中包含起动用开关元件，能够在不需要在起动电路流动电流的时刻将该电流的流动遮断，能够抑制无益的电力损失。
具体而言，例如上述起动用开关元件也可以为基于要产生上述第三电压的电源(7)的正极与负极间的电压而导通/截止的常导通型的晶体管，在上述电源起动前导通，在上述电源起动后截止。
由此，不需要设置另外的控制电路，就能够根据要产生第三电压的电源的状态使起动用开关元件恰当地导通/截止。
此外，例如上述第三控制电路也可以使得上述输出端子的电压与上述第二电压之差的电压低于上述预定的电压，且在上述输入信号为上述第二逻辑电平时使上述开关元件导通。
由此，能够可靠地防止开关元件在输出端子的电压高时导通。
此外，例如各常导通型晶体管也可以为由宽带隙半导体形成的n沟道FET。
此外，例如上述开关元件也可以为n沟道MOSFET。
附图标记的说明
1～3 控制电路
4 电容器
6、7 电源
16 n沟道MOSFET
17 常导通型n沟道MOSFET
20 齐纳二极管
20A 二极管的串联电路
20B 电阻元件
21 电阻元件
Q1、Q2 常导通型晶体管
φ1～φ5 控制信号。

Claims (9)

1.一种驱动电路，其包括：
连接于第一电压的线路与输出端子之间的第一晶体管；
连接于所述输出端子与比所述第一电压低的第二电压的线路之间的第二晶体管；
第一控制电路，其具有第一电源节点和第二电源节点，与输入信号成为第一逻辑电平相应地将所述第一电源节点的电压供给到所述第一晶体管的控制电极，使所述第一晶体管导通，与所述输入信号成为第二逻辑电平相应地将所述第二电源节点的电压供给到所述第一晶体管的控制电极，使所述第一晶体管截止；和
第二控制电路，其具有第三电源节点和第四电源节点，与所述输入信号成为所述第一逻辑电平相应地将所述第四电源节点的电压供给到所述第二晶体管的控制电极，使所述第二晶体管截止，与所述输入信号成为所述第二逻辑电平相应地将所述第三电源节点的电压供给到所述第二晶体管的控制电极，使所述第二晶体管导通，
所述驱动电路的特征在于：
所述第一晶体管和所述第二晶体管分别为常导通型的晶体管，
所述第一电源节点与所述输出端子连接，
所述第三电源节点被提供所述第二电压，
所述第四电源节点被提供比所述第二电压低的第三电压，
该驱动电路还包括：
连接于所述第一电源节点与所述第二电源节点间的电容器；
连接于所述第二电源节点与所述第四电源节点间的开关元件；
第三控制电路，其与所述输出端子的电压和所述第二电压之差的电压低于预定的电压相应地，使所述开关元件导通，使所述电容器充电；和
起动电路，其具有：连接于所述第一电源节点与所述第二电源节点间的电压产生用部件；和连接于所述第二电源节点与所述第三电源节点间的电流通过用部件，即使所述开关元件截止，所述起动电路也能够使基于所述第一电源节点与所述第三电源节点间的电压产生的电流流到所述电压产生用部件和所述电流通过用部件，基于所述电压产生用部件的产生电压对所述电容器进行充电。
2.如权利要求1所述的驱动电路，其特征在于：
所述电压产生用部件包括阴极、阳极分别与所述第一电源节点、所述第二电源节点连接的齐纳二极管，或者包括以从所述第一电源节点向所述第二电源节点去的方向为正向地连接于所述第一电源节点与所述第二电源节点间的多个二极管的串联电路。
3.如权利要求1所述的驱动电路，其特征在于：
所述电压产生用部件包括连接于所述第一电源节点与所述第二电源节点间的电压产生用电阻元件。
4.如权利要求1～3中任一项所述的驱动电路，其特征在于：
所述电流通过用部件包括连接于所述第二电源节点与所述第三电源节点间的电阻元件。
5.如权利要求1～3中任一项所述的驱动电路，其特征在于：
所述电流通过用部件包括电阻元件与起动用开关元件的串联电路，
该串联电路连接于所述第二电源节点与所述第三电源节点间。
6.如权利要求5所述的驱动电路，其特征在于：
所述起动用开关元件为基于要产生所述第三电压的电源的正极与负极间的电压而导通/截止的常导通型的晶体管，在所述电源起动前导通，在所述电源起动后截止。
7.如权利要求1～6中任一项所述的驱动电路，其特征在于：
在所述输出端子的电压与所述第二电压之差的电压低于所述预定的电压，且所述输入信号为所述第二逻辑电平的情况下，所述第三控制电路使所述开关元件导通。
8.如权利要求1～7中任一项所述的驱动电路，其特征在于：
各常导通型晶体管为由宽带隙半导体形成的n沟道FET。
9.如权利要求1～8中任一项所述的驱动电路，其特征在于：
所述开关元件为n沟道MOSFET。
CN201580028111.6A 2014-05-28 2015-02-17 驱动电路 Active CN106464247B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014110412 2014-05-28
JP2014-110412 2014-05-28
PCT/JP2015/054228 WO2015182175A1 (ja) 2014-05-28 2015-02-17 ドライバ回路

Publications (2)

Publication Number Publication Date
CN106464247A true CN106464247A (zh) 2017-02-22
CN106464247B CN106464247B (zh) 2019-07-23

Family

ID=54698517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580028111.6A Active CN106464247B (zh) 2014-05-28 2015-02-17 驱动电路

Country Status (4)

Country Link
US (1) US9742388B2 (zh)
JP (1) JP6271723B2 (zh)
CN (1) CN106464247B (zh)
WO (1) WO2015182175A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256811B2 (en) * 2016-11-22 2019-04-09 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter
JP2019033583A (ja) * 2017-08-07 2019-02-28 株式会社東芝 トランジスタ駆動回路およびゲート制御回路
CN107861554B (zh) * 2017-10-26 2019-07-12 西安微电子技术研究所 基于抗辐照双极工艺用于宽电源范围的带隙基准启动电路及方法
CN114244082B (zh) * 2021-12-30 2024-04-09 合肥市芯海电子科技有限公司 一种驱动电路、芯片及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006314154A (ja) * 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 電力変換器
JP2007006658A (ja) * 2005-06-27 2007-01-11 Hitachi Ltd 電界効果型パワー半導体素子とこれを用いた半導体回路
CN101741311A (zh) * 2008-11-04 2010-06-16 株式会社捷太格特 电动机驱动电路以及电动动力转向装置
JP2011509629A (ja) * 2008-01-11 2011-03-24 インターナショナル レクティフィアー コーポレイション 集積ｉｉｉ族窒化物電力変換回路
CN102067422A (zh) * 2008-02-19 2011-05-18 株式会社岛精机制作所 电感负载的驱动电路
WO2013114746A1 (ja) * 2012-01-30 2013-08-08 シャープ株式会社 ドライバ回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909620B2 (en) * 2003-04-25 2005-06-21 Wisconsin Alumni Research Foundation Inverter configurations with shoot-through immunity
DE602006010884D1 (de) * 2006-10-30 2010-01-14 Infineon Technologies Austria Schaltungsanordnung und Verfahren zum Treiben einer spannungsseitigen Halbleiterschaltung
JP4958927B2 (ja) 2009-02-17 2012-06-20 株式会社日立製作所 スイッチング回路及び電力変換回路
US8044699B1 (en) * 2010-07-19 2011-10-25 Polar Semiconductor, Inc. Differential high voltage level shifter
JP5200140B2 (ja) * 2010-10-18 2013-05-15 シャープ株式会社 ドライバ回路
JP5331087B2 (ja) 2010-11-10 2013-10-30 シャープ株式会社 ドライバ回路、及び、インバータ回路
US8558586B1 (en) * 2012-08-30 2013-10-15 Infineon Technologies Ag Circuit arrangement for driving transistors in bridge circuits
US9571093B2 (en) * 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006314154A (ja) * 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 電力変換器
JP2007006658A (ja) * 2005-06-27 2007-01-11 Hitachi Ltd 電界効果型パワー半導体素子とこれを用いた半導体回路
JP2011509629A (ja) * 2008-01-11 2011-03-24 インターナショナル レクティフィアー コーポレイション 集積ｉｉｉ族窒化物電力変換回路
CN102067422A (zh) * 2008-02-19 2011-05-18 株式会社岛精机制作所 电感负载的驱动电路
CN101741311A (zh) * 2008-11-04 2010-06-16 株式会社捷太格特 电动机驱动电路以及电动动力转向装置
WO2013114746A1 (ja) * 2012-01-30 2013-08-08 シャープ株式会社 ドライバ回路

Also Published As

Publication number Publication date
WO2015182175A1 (ja) 2015-12-03
CN106464247B (zh) 2019-07-23
JP6271723B2 (ja) 2018-01-31
US9742388B2 (en) 2017-08-22
JPWO2015182175A1 (ja) 2017-04-20
US20170093389A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN104067495B (zh) 驱动器电路
TWI505626B (zh) Semiconductor switch and power conversion device
JP2010130822A (ja) 半導体装置
CN202421926U (zh) 恒压电源电路
CN106464247A (zh) 驱动电路
CN104170254A (zh) 用于保护氮化镓场效应晶体管的栅极的驱动器电路的系统和设备
CN102027663A (zh) 降压开关稳压器
JP6237952B2 (ja) 内部電源回路および半導体装置
JP2008199607A (ja) 入力信号を伝達するためのｔｏｐレベルシフタを有する駆動回路及びそれに付属の方法
CN110943722B (zh) 驱动电路
CN108337922A (zh) 半导体器件驱动电路及逆变器装置
US9559668B2 (en) Drive circuit and semiconductor apparatus
JP2017055542A (ja) ブートストラップ補償回路およびパワーモジュール
CN107925409A (zh) 电平转换电路
CN101542905B (zh) 反相器电路
US9698667B2 (en) Semiconductor device and power converter equipment
CN102832812B (zh) 开关电路以及dc-dc 转换器
CN103631298A (zh) 线性稳压源
JP2024014878A (ja) 半導体装置
CN107395183A (zh) 一种脉冲大电流点火开关电路
CN113342112B (zh) 基准电压控制装置、方法及电子设备
JP6393720B2 (ja) 発振器のための駆動回路
CN114362501A (zh) 用于无线充电同步整流桥的动态防倒灌电路及其工作方法
CN113659812A (zh) 米勒钳位控制电路
US9467122B2 (en) Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211110

Address after: Kyoto Japan

Patentee after: Roma Co., Ltd

Address before: Osaka, Japan

Patentee before: Sharp Corporation