JP2017073768A - 発振器のための駆動回路 - Google Patents

Abstract

【課題】 腕時計において用いられる発振器回路を駆動する駆動回路を改善する。
【解決手段】 本発明は、発振器（３）を駆動する駆動回路（１１）に関する。駆動回路（１１）は、第１の端子と第２の端子を有する第１のインダクター（Ｌ_D）と、第１の端子に接続している電気エネルギー源（１３）と、及び第２の端子と発振器（３）とに接続しているスイッチング回路とを有する。スイッチング回路は、発振器（３）に電気エネルギーを供給しないオフ状態と発振器（３）に電気エネルギーを供給するオン状態にて、少なくとも作動するように構成している。第１のインダクター（Ｌ_D）は、スイッチング回路がオフ状態であるときには、磁場にエネルギーを格納するように構成しており、スイッチング回路は、スイッチング回路がオン状態であるときには、磁場に格納されたエネルギーの少なくとも一部を用いて、電気エネルギー源（１３）から発振器（３）への電流のサージを伝えるように構成している。
【選択図】 図３

Description

本発明は、腕時計において用いられる水晶発振器のような発振器回路を駆動する駆動回路の分野に関する。本発明は、さらに、駆動回路と発振器を有する電子回路及び発振器を駆動する方法に関する。

図１の回線図は、水晶発振器を象徴している回路３と、及び水晶発振器３を駆動する従来技術の駆動回路５とを有する電子回路１を示している。図示しているように、水晶発振器は、第１のキャパシターＣ₁、第２のキャパシターＣ₂、発振器インダクターＬ_O、抵抗Ｒ_O、第３のキャパシターＣ₃、及び第２のキャパシターＣ₂、コイルＬ_O及び抵抗Ｒ_Oと並列に接続している第４のキャパシターＣ₄によってモデル化されている。第１及び第３のキャパシターの電極の一方は、接地に接続されている。図１の回路において、駆動回路５は、インバーター回路７によってモデル化される。この種の駆動回路は、例えば、水晶発振器を駆動するために現在広く用いられている。インバーター回路７は、例えば、ｎ型金属酸化膜半導体（ＭＯＳ）トランジスター及びｐ型ＭＯＳトランジスターを少なくとも有することができる。水晶発振器と駆動回路は、発振をもたらす正帰還回路を形成するように接続される。

図２の信号図は、図１の電子回路１の信号のふるまいを示している。なお、結果をうまく示すために、抵抗Ｒ_Oを省略した。第１のグラフ（最も上）は、時間の関数として第２のキャパシターＣ₂の電圧を示している。すなわち、このグラフは、水晶発振器の発振を示している。第２のグラフは、時間にわたっての駆動回路の出力電流を示しており、第３のグラフは、駆動回路の出力電圧を示している。図１の駆動回路５は、発振の完全な半サイクルの間、水晶発振器３を駆動する。図２の第２のグラフにおいて、駆動回路からの電流が、発振の１周期に満たない期間の間に両方向に流れることがわかる。このことは、水晶発振器３の発振器インダクターＬ_Oにおけるエネルギーが増加せず、水晶発振器をまたがる電圧が増加しないことを意味する。理想的な状態であると仮定すると、すなわち、抵抗がなくすべての部品が理想的であると仮定すると、駆動回路５によって与えられる電流は、駆動回路５にて消散しているはずである。実際のアプリケーションにおいては、このことは、駆動回路５のトランジスターの寄生抵抗においてエネルギーが消散することを意味する。

したがって、図１に示す電子回路が、電力消費の点から最適ではないことが明らかである。より詳細には、駆動回路５からの電流の流れは、水晶発振器３の電流の流れと同位相ではなく、このことによって、駆動回路５のトランジスターにおいてパワーが消散する。インバーター７の各スイッチング遷移時にインバーター７を流れることがある短いが大きな電流に起因して、さらなる問題が発生することがある。このような遷移電流のスパイクは、インバーターが上記のようなＮＭＯＳ−ＰＭＯＳトランジスター対を有する場合に発生することがある。この場合、このトランジスター対の両方のトランジスターが瞬間的にオンであるときに、この対は実際に短絡する。

本発明は、発振器駆動回路に関連する上記の課題を解決することを目的とする。

本発明の第１の態様によると、請求項１に記載の発振器を駆動する駆動回路が提供される。

提案される新規な手法は、駆動回路の動作において、発振器を駆動するための最先端技術の駆動回路よりもエネルギー効率が良いという利点を有する。このことは、下で詳細に説明するように、短絡電流の回避しつつ、発振器の発振と同位相で発振器を駆動することによって達成される。

本発明の第２の態様によると、駆動回路と、及び駆動回路によって駆動される発振器とを有する電子回路が提供される。

本発明の第３の態様によると、発振器を駆動する方法が提供される。

添付の従属請求項において、本発明の他の態様が記載されている。

添付の図面を参照する例示的な実施形態についての下記の説明によって、本発明の他の特徴や利点が明確になるであろう。なお、この実施形態に限定されるものではない。

水晶発振器と、及びこの水晶発振器を駆動する駆動回路とを有する最先端技術の電子回路を示している回線図である。 図１の電子回路における信号のふるまいを示す信号図である。 水晶発振器と、及び水晶発振器を駆動するための本発明の実施形態に係る駆動回路とを有する電子回路を示す回線図である。 図３の電子回路の信号のふるまいを示す信号図である。

以下、本発明の実施形態について、添付の図面を参照しながら詳細に説明する。腕時計のクオーツとしても知られている水晶発振器を駆動する駆動回路に関連して、本発明について説明する。しかし、開示している駆動回路は、水晶発振器に関連して用いられることに限定されるものではない。異なる図面にて示している同一又は対応する機能的又は構造的な要素には、同じ参照符号が割り当てられている。

図３は、水晶発振器３を有する電子回路９、より正確には、図１と同様に、水晶発振器３を象徴する回路、を示している。しかし、図３の水晶発振器において、抵抗Ｒ_Oが省略されている。図示しているように、この実施形態に係る駆動回路１１は、図１の駆動回路５とは異なる。駆動回路１１は、この例においては定電圧源１３である電気エネルギー源１３を有し、これは、接地と、第１のインダクターとも呼ばれる駆動インダクターＬ_Dの第１の端子との間に接続している。駆動インダクターの第２の端子は、スイッチング回路に接続しており、これは、図３に示すように、水晶発振器３にも接続している。この例におけるスイッチング回路は、第１のスイッチ１７及び第２のスイッチ１９を有する。この図示した例においては、第１のスイッチは、ＮＭＯＳトランジスター１７であり、第２のスイッチは、ＰＭＯＳトランジスター１９である。

図３に示すように、ＮＭＯＳトランジスター１７のドレーン端子は、駆動インダクターＬ_Dの第２の端子に接続され、ＮＭＯＳトランジスター１７のソース端子は、接地に接続されている。ＮＭＯＳトランジスターのゲートは、水晶発振器３に接続している。具体的には、第２のインダクターとも呼ばれる発振器インダクターＬ_Oと第２のキャパシターＣ₂との間に位置する第１のノード２１に接続している。ＰＭＯＳトランジスターのソースは、駆動インダクターＬ_Dの第２の端子に接続しており、一方、ＰＭＯＳトランジスター１９のドレーンは、水晶発振器３に接続している。具体的には、発振器インダクターＬ_Oと第３のキャパシターＣ₃の間に位置する第２のノード２３に接続している。ＰＭＯＳトランジスターのゲートは、第１のノード２１に接続している。

本明細書において、ＮＭＯＳトランジスター１７は、そのゲート−ソース電圧が正であるときに、具体的には、そのゲート電圧が接地から０．５Ｖのような第１のしきい値よりも上であるときにオンとなる（すなわち、ドレーンからソースへのチャネルが導電性となる）。本明細書において、他方では、ＰＭＯＳトランジスター１９は、そのソース−ゲート電圧が約０．６Ｖである第２のしきい値に近い又はこれより大きいときに、オンとなる（すなわち、ソースからドレーンへのチャネルが導電性となる）。この特定の場合において、第２のしきい値は、第１のしきい値よりも大きい。このことは、短時間にてＮＭＯＳトランジスターとＰＭＯＳトランジスターが両方とも導電性であることがあることを意味している。

次に、電子回路９の動作を詳細に説明する。初期状態にて、水晶発振器３に電気エネルギーが供給されていないときに、水晶発振器３のキャパシターが放電されており、水晶発振器には電流が流れていない。この段階では、ＮＭＯＳ及びＰＭＯＳトランジスター１７、１９のゲート電圧は、０Ｖであり、ＰＭＯＳトランジスターのみが導電性である。すなわち、スイッチング回路は、オン状態である。電圧源１３がオンになると、駆動インダクターＬ_Dを通って、そしてＰＭＯＳトランジスター１９の導電性のソース−ドレインチャネルを通って水晶発振器３へと電流が流れ始める。この時点で、水晶発振器３に電流が流れ始めて、キャパシターＣ₁、Ｃ₂、Ｃ₃、Ｃ₄が帯電し始める。同時に、ＮＭＯＳ及びＰＭＯＳトランジスター１７、１９のゲート電圧が増加し始める。このことはまた、ＮＭＯＳトランジスター１７がオンになるにしたがってＰＭＯＳトランジスター１９がオフになり、その結果、電流が水晶発振器３に流れなくなり、ＮＭＯＳトランジスター１７の導電性のドレーン−ソースチャネルを通って電流が接地へと流れるようになることを意味している。この状態では、スイッチング回路は、オン状態である。ＮＭＯＳトランジスター１７がオンであるときには、駆動インダクターＬ_Dに流れている電流が、磁場に、例えば、コイル内に、一時的にエネルギーを格納する。したがって、駆動インダクターＬ_Dは、チャージ状態ないしエネルギー活性化状態にある。

このようにして、水晶発振器は、最初に与えられたエネルギーのおかげで、発振し始める。このことは、ＮＭＯＳトランジスター１７が再びオフになり、一方でＰＭＯＳトランジスター１９がオンになり、ＰＭＯＳトランジスター１９を流れる付加的な電流として磁場エネルギーが水晶発振器３における第２のノード２３へと伝えられて、水晶発振器のキャパシターが帯電されることを意味している。すなわち、この時点において、磁場に格納されるエネルギーが、電圧源１３から水晶発振器３へと電流を「押す」。したがって、ここで、駆動インダクターＬ_Dは、放電状態ないしエネルギー不活性化状態にある。そして、ＮＭＯＳトランジスター１７がオンになるにしたがって、ＰＭＯＳトランジスター１９が再びオフになる。そして、水晶発振器３が発振し続けながら、上で説明した動作が所与のシーケンスにしたがって繰り返される。

図４の信号図は、図３の電子回路の信号のふるまいを示している。図４の２つの垂直線は、信号の完全な１サイクルの期間を示している。第１のグラフ（最も上）は、駆動インダクターＬ_Dを通る電流の変化を示している。上から２番目の第２のグラフは、水晶発振器の電圧、すなわち、第１のノード２１における電位の変化を示している。このノードで測定される電位は、実質的に、第１及び第２のトランジスター１７、１９のゲートにおける電位にも対応している。上から３番目の第３のグラフは、水晶発振器３における電流の流れ、すなわち、発振器インダクターＬ_Oを流れる電流の大きさを示している。最後に、最も下のグラフは、水晶発振器の電圧、すなわち、第３のキャパシターＣ₃をまたがる電圧を示している。なお、図４における数値は、単なる例であって、水晶発振器３における抵抗を考慮していないことに留意すべきである。定電圧源１３によって維持される電圧は、この例において約３Ｖである。

上記の説明を鑑みると、水晶発振器電圧が正である半サイクルの間にＮＭＯＳトランジスター１７がオンでありＰＭＯＳトランジスター１９がオフであり、一方、水晶発振器電圧が負である半サイクルの間にＮＭＯＳトランジスター１７がオフでありＰＭＯＳトランジスター１９がオンであることを明確にすることによって（図４における上から２番目の第２のグラフ）、ＮＭＯＳ及びＰＭＯＳトランジスターの動作を近似することができる。したがって、水晶発振器電圧が正である半サイクルの間に、磁場エネルギーが増加し、また、水晶発振器電圧が負になると（図４における第２のグラフ）、駆動インダクターＬ_Dの磁場によって荷電が第３のキャパシターＣ₃（図４における最も下のグラフ）に押され、これによって、発振器インダクターＬ_Oの電圧を再び増加させることに貢献する（図４における第２のグラフ）。

上で説明したように、本発明によると、駆動インダクターＬ_Dにエネルギーが一時的に格納される。このようにして、従来技術の駆動回路にて発生する短絡電流を回避することができる。なぜなら、エネルギーが接地に短絡されるのではなく駆動インダクターＬ_Dに格納されるからである。さらに、駆動インダクターＬ_Dに格納されているエネルギーに支援されて、電圧源１３からの電気エネルギーが、水晶発振器３の発振と同期しつつ（すなわち、同位相で）、水晶発振器３に注入される。このことは、所与の時点、具体的には、第１のノード２１の電位が第２のしきい値よりも小さいときにおいてのみ電気エネルギーが水晶発振器３に与えられることを意味している。このように、本発明によると、駆動回路１１からの電流が、水晶発振器がこの電流を受ける準備ができている場合に限り、水晶発振器３に与えられる。すなわち、本発明によれば、駆動回路１１は、水晶発振器３と同位相であり、水晶発振器３は、この水晶発振器３の電流の流れに抗するようには駆動されない。なお、各サイクルにて発振器３に与えられるエネルギー量は、発振周波数及び定電圧源１３の電圧とともに供給されるインダクタンスによって決まることに留意すべきである。したがって、供給されるインダクタンスの値を、周波数又は特定の発振器に合わせる必要があり得る。

本発明は、さらに、電気エネルギー源１３から駆動インダクターＬ_Dを介して発振器３へと電気エネルギーを供給することによって水晶発振器３を駆動する方法に関する。これによって、駆動インダクターＬ_Dは、発振器３が受容不能状態であるような発振器サイクルの第１の段階の間に、電気エネルギー源１３によってエネルギー活性化され、また、第１の段階の間に駆動インダクターＬ_Dに格納されるエネルギーの少なくとも一部が、発振器３が受容可能状態であるような発振器サイクルの第２の段階の間に電気エネルギー源１３から発振器３へと電気エネルギーを転送するために使用される。

図面及び上の説明において本発明を詳細に示し説明したが、このような図示及び説明は、説明に役立たせるため又は例示的であって、これらに限定されるものではないと考えるべきであり、本発明は、開示した実施形態には限定されない。当業者であれば、図面、開示内容、請求の範囲を検討することに基づいて、請求の範囲に含まれる発明を実施する際に、他の実施形態及び変種を理解し、実現することができる。例えば、トランジスターの端子の数が３よりも多くてもよい。いくつかの変種における端子の数は４である。また、駆動回路は、さらに、発振器のキャパシターを帯電させるキャパシタープリチャージ回路、電子回路１１における電流を制限するための電流制限器１１、及び／又は駆動回路１１のスイッチ１７、１９のスイッチングを制御する制御回路、のような回路要素を有することができる。

請求の範囲において、「有する」という文言は他の要素又はステップがあることを除外するものではなく、単数形であっても複数あることを除外するものではない。互いに異なる従属請求項において異なる特徴が記載されていることのみによっては、これらの特徴の組み合わせを有利に用いることができないことを意味しているわけではない。請求の範囲における引用符号のいずれも本発明の範囲を制限するものとして解釈されるべきではない。

３ 発振器
９ 電子回路
１１ 駆動回路
１３ 電気エネルギー源
１７ 第１のトランジスター
１９ 第２のトランジスター
２１ 共通ノード
Ｌ_D、Ｌ_O インダクター

Claims (12)

1. 発振器（３）を駆動する駆動回路（１１）であって、
   第１の端子と第２の端子を有する第１のインダクター（Ｌ_D）と、
   前記第１の端子に接続している電気エネルギー源（１３）と、及び
   前記第２の端子と前記発振器（３）の間で接続しているスイッチング回路とを有し、
   前記スイッチング回路は、前記発振器（３）に電気エネルギーを実質的に伝えないオフ状態と前記発振器（３）に電気エネルギーを伝えるオン状態にて、少なくとも作動するように構成しており、
   前記スイッチング回路は、第１のスイッチ（１７）と第２のスイッチ（１９）を有し、
   前記第１のインダクター（Ｌ_D）は、前記スイッチング回路がオフ状態であるときには、磁場にエネルギーを格納するように構成しており、
   前記スイッチング回路は、前記スイッチング回路がオン状態であるときには、
   磁場に格納されたエネルギーの少なくとも一部を用いて、前記電気エネルギー源（１３）から前記発振器（３）への電流のサージを伝えるように構成しており、
   前記第１のスイッチは、第１のＮＭＯＳトランジスター（１７）であり、前記第２のスイッチは、第２のＰＭＯＳトランジスター（１９）であり、
   前記第１のＮＭＯＳトランジスター及び第２のＰＭＯＳトランジスター（１７、１９）のゲート端子は、共通ノード（２１）に接続されており、前記第１のＮＭＯＳトランジスター（１７）のドレーン及び前記第２のＰＭＯＳトランジスター（１９）のソースは、前記第１のインダクター（Ｌ_D）の第２の端子に接続されており、
   前記スイッチング回路は、前記共通ノード（２１）の電位が第１のしきい値よりも大きいときにオフ状態であり、前記第２の端子と前記共通ノード（２１）の間の電位差が第２のしきい値よりも大きいときにはオン状態にあるように構成している
   ことを特徴とする駆動回路（１１）。
2. 前記第２のしきい値は、前記第１のしきい値よりも大きい
   ことを特徴とする請求項１に記載の駆動回路（１１）。
3. 前記第１及び第２のしきい値は、正の電圧である
   ことを特徴とする請求項１に記載の駆動回路（１１）。
4. 前記第１及び第２のしきい値は、０Ｖ〜１Ｖである
   ことを特徴とする請求項１〜３のいずれかに記載の駆動回路（１１）。
5. 前記第１のＮＭＯＳトランジスター（１７）のソース端子は、接地に接続されており、
   前記第１のＮＭＯＳトランジスター（１７）のドレーン端子は、前記第２の端子に接続されている
   ことを特徴とする請求項１〜４のいずれかに記載の駆動回路（１１）。
6. 前記第２のＰＭＯＳトランジスター（１９）のソース端子は、前記第２の端子に接続している
   ことを特徴とする請求項１〜４のいずれかに記載の駆動回路（１１）。
7. 前記電気エネルギー源（１３）は、定電圧源を有する
   ことを特徴とする請求項１〜６のいずれかに記載の駆動回路（１１）。
8. 請求項１〜７のいずれかに記載の駆動回路（１１）と、及び前記発振器（３）とを有する
   ことを特徴とする電子回路（９）。
9. 前記発振器（３）は、第３の端子（２３）と第４の端子（２１）を有する第２のインダクター（Ｌ_O）と、及び前記第２のインダクター（Ｌ_O）と直列に接続しているキャパシター（Ｃ₂）とを有し、
   前記第２のＰＭＯＳトランジスター（１９）のドレーン端子は、前記第３の端子（２３）に接続している
   ことを特徴とする請求項８に記載の電子回路（９）。
10. 前記第１のＮＭＯＳトランジスター及び第２のＰＭＯＳトランジスター（１７、１９）のゲート端子は、前記第４の端子（２１）に接続している
    ことを特徴とする請求項９に記載の電子回路（９）。
11. 前記スイッチング回路の動作は、前記第４の端子（２１）における電位によって制御されるように構成している
    ことを特徴とする請求項８〜１０のいずれかに記載の電子回路（９）。
12. 請求項１に記載の駆動回路（１１）によって発振器（３）を駆動する方法であって、
    電気エネルギー源（１３）からインダクター（Ｌ_D）を介して発振器（３）へと電気エネルギーを供給して、
    前記インダクター（Ｌ_D）は、前記発振器（３）が非受容状態であるような前記発振器のサイクルの第１の段階の間に、前記電気エネルギー源（１３）によってエネルギー活性化され、
    前記発振器がエネルギー受容可能状態にある前記発振器のサイクルの第２の段階の間に前記電気エネルギー源（１３）から前記発振器（３）へと電流のサージを伝えるように、前記第１の段階の間に前記インダクター（Ｌ_D）に格納されたエネルギーの少なくとも一部が用いられる
    ことを特徴とする方法。

Images