JP2006157767A - 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法 - Google Patents

Abstract

【課題】 周波数制御精度が高くかつ外付け部品点数が少なくて済み小型化を図ることができるとともに、安価な振動素子を用いても周波数制御精度が高くコストダウンが可能な基準発振回路を備えた通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】 複数の固定容量素子（ＣMIM）と複数の可変容量素子（Ｃｖ）とこれらの容量素子に接続されたスイッチ素子とを含む容量性負荷回路（１３）を有し、上記固定容量素子および可変容量素子と外付けの振動素子との合成容量値に応じた周波数で発振動作可能に構成された発振回路を備えた通信用半導体集積回路（高周波ＩＣ）において、上記容量性負荷回路と振動素子の合成容量値によって制御電圧−周波数特性の傾きが同一になりかつ各特性線の間隔が同一になる可変容量素子と固定容量素子の組み合わせを選択できるように、上記スイッチ素子を制御する信号を生成可能な制御回路（ＤＥＣ）を設けるようにした。
【選択図】 図１

Description

本発明は、電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）を内蔵した半導体集積回路およびその製造方法に適用して有効な技術に関し、例えば携帯電話機のような無線通信システムを構成する通信用半導体集積回路であって送受信信号の変復調に用いられる高周波の発振信号を発生するＰＬＬ回路に必要とされる基準信号を生成する発振回路を内蔵した通信用半導体集積回路に利用して有効な技術に関する。

携帯電話機のような無線通信システムにおいては、変復調のため送信信号や受信信号と合成される所定の周波数の局部発振信号を発生する発振器を含むＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。

ＰＬＬ回路は、電圧制御発振回路を備え基準となる信号（基準信号）と電圧制御発振回路のフィードバック信号の位相を比較して位相差がゼロとなるように電圧制御発振回路が制御され、この電圧制御発振回路の発振周波数によって受信周波数や送信周波数が決定される。そのため、例えばＧＳＭ（Global System for Mobile Communication）方式の通信システムでは、基準信号に対して電圧制御発振回路の発生する周波数は変化率±２３ｐｐｍというような非常に高い周波数精度が要求されている。

また、基準信号を発生する発振回路（以下、基準発振回路と称する）を内蔵する高周波ＩＣにおいては、基地局からの基準クロックに対して発生する基準信号の周波数を一致させるＡＦＣ（自動周波数制御）と呼ばれる制御が行なわれる。

一方、携帯電話機は小型、軽量化に対する要求が高いため、ＩＣのチップサイズの低減はもちろんのこと外付け部品の点数削減および小型化が重要である。従来の携帯電話機に用いられる高周波ＩＣにおいては、基準発振回路として外付けの水晶振動子とバラクタ・ダイオードなどからなる周波数調整のための可変容量素子とを有する電圧制御発振回路が用いられることが多かった。
特開２００４−４８５８９号

ところで、かかる基準発振回路にあっては、可変容量素子がＡＦＣ制御にとって不可欠であり省くことができない素子であるので、コストダウンのため精度は高くないが安価な振動素子を用い、それに伴う周波数のばらつきは可変容量素子によって調整する。つまり、可変容量素子によってＡＦＣ制御のための周波数制御と振動素子の製造ばらつきによる周波数誤差を調整するようにすることで、トータルのコストを下げることができると考えた。ただし、そのようにするには、可変容量素子による周波数制御範囲が広いことつまり可変容量素子の容量可変範囲が広いことが必要であり、外付けの可変容量素子でないと実現が困難であるという課題がある。

一方、携帯電話機の小型、軽量化を図るには、基準発振回路の可変容量素子をオンチップの素子として形成し外付け素子を減らすことが有効である。そこで、可変容量素子の他に固定容量素子を設けて、スイッチによって接続される固定容量素子の数を変えるとともに可変容量素子に印加する電圧を連続的に変化させてトータルの容量値を変化させ、所望の発振周波数を得る方式を考えた。本発明者らは、当初かかる方式によれば、可変容量素子と固定容量素子を有する周波数調整回路を含めて基準発振回路を半導体チップに内蔵させ、振動素子のみ外付け素子とすることで小型化を図ることができると考え、検討を行なった。

しかしながら、かかる基準発振回路は周波数の可変範囲に関しては所望のものを得ることができるが、接続する固定容量素子の数を変えたときに、図５に示すように、それぞれの制御電圧−周波数特性の傾きすなわち制御電圧に対する発振周波数の感度（以下、制御感度と称する）が若干ではあるがずれてしまう。そして、それによって、周波数制御範囲の変動、周波数制御の精度が低下するという不具合があることが明らかとなった。

なお、本発明に類似する技術として、特許文献１に記載されている発明があるが、この先願発明は周波数の切替えの際に固定容量素子と可変容量素子とをペアにして、接続するペアの数をスイッチで切り替えるようにしており、固定容量素子と可変容量素子の切り替えの仕方が本発明とは相違しているとともに、各固定容量素子と可変容量素子の容量値の設定の仕方も本発明と異なっている。

この発明の目的は、周波数制御精度が高くかつ外付け部品点数が少なくて済み小型化を図ることができる基準発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の他の目的は、安価な振動素子を用いても周波数制御精度が高くコストダウンが可能な基準発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、複数の固定容量素子と複数の可変容量素子とこれらの容量素子に接続されたスイッチ素子とを含む容量性負荷回路を有し、上記固定容量素子および可変容量素子と外付けの振動素子との合成容量値に応じた周波数で発振動作可能に構成された発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）において、上記容量性負荷回路と振動素子の合成容量値によって制御電圧−周波数特性の傾きが同一になりかつ各特性線の間隔が同一になる可変容量素子と固定容量素子の組み合わせを選択できるように、上記スイッチ素子を制御する信号を生成可能な制御回路を設けるようにしたものである。

上記した手段によれば、固定容量素子と可変容量素子とを適宜組み合わせてスイッチで接続するため、発振回路の制御電圧−周波数特性の傾きを一致させることができ、周波数制御精度を高めることができる。また、固定容量素子と可変容量素子をオンチップ化させることができるため、外付け部品点数が少なくて済み小型化を図ることができるとともに、安価な振動素子を用いても高い精度で広い範囲にわたって周波数を制御できるため、コストダウンを達成することができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、周波数制御精度が高くかつ外付け部品点数が少なくて済み小型化を図ることができるとともに、安価な振動素子を用いても周波数制御精度が高くコストダウンが可能な基準発振回路を内蔵した通信用半導体集積回路（高周波ＩＣ）を実現することができる。

次に、本発明の実施例について図面を用いて説明する。
図１には、本発明に係る電圧制御発振回路（ＶＣＯ）の一実施例とそれを基準信号発生源として適用した高周波ＩＣの要部の構成例が示されている。図１において、破線Ａよりも左側に示されている回路は単結晶シリコンのような１個の半導体チップ上に半導体集積回路として形成される。

この実施例の電圧制御発振回路（ＶＣＯ）１０は、電源電圧端子Ｖｃｃと接地点との間に直列に接続された抵抗Ｒ１，Ｒ２，トランジスタＱ１および抵抗Ｒ３からなるバイアス回路１１と、電源電圧端子Ｖｃｃと接地点との間に直列に接続された抵抗Ｒ４，トランジスタＱ２，Ｑ３および抵抗Ｒ５からなる励振回路１２と、該励振回路のトランジスタＱ３のベース・エミッタ間に接続された容量素子Ｃ３と、トランジスタＱ３のエミッタと接地点との間に接続された容量素子Ｃ４と、固定容量素子ＣMIM1〜ＣMIMnと可変容量素子Ｃｖ１〜Ｃｖｎを有し容量値を調整可能な容量性負荷回路１３とによって構成され、前記バイアス回路１１の抵抗Ｒ１とＲ２の接続ノードＮ０の電位がトランジスタＱ２のベースに印加され、抵抗Ｒ２とトランジスタＱ１のベース端子の接続ノードＮ１の電位がトランジスタＱ３のベースに印加されている。

また、容量素子Ｃ３の一方の端子とトランジスタＱ３のベース端子との接続ノードＮ２が外部端子Ｐ１に接続され、容量性負荷回路１３の固定容量素子ＣMIM1〜ＣMIMnと可変容量素子Ｃｖ１〜Ｃｖｎの一方の共通接続ノードＮ３が外部端子Ｐ２に接続され、Ｐ１−Ｐ２間に外付けの基準振動素子、例えば水晶振動子Ｘtalが接続されるようになっている。さらに、共通接続ノードＮ３が抵抗Ｒ０を介して外部端子Ｐ３に接続され、この外部端子Ｐ３にはチップ外のベースバンド回路からＡＦＣ制御電圧ＶAFCが印加されるようになっている。固定容量素子ＣMIM1〜ＣMIMnには例えば半導体チップ上に窒化シリコンのような絶縁膜を挟んで対抗するように形成された金属膜からなるＭＩＭ容量が用いられ、可変容量素子Ｃｖ１〜Ｃｖｎには例えば半導体チップ内に形成されたＰＮ接合からなるバラクタ・ダイオードが用いられる。

容量性負荷回路１３は、固定容量素子ＣMIM1〜ＣMIMnおよび可変容量素子Ｃｖ１〜Ｃｖｎと、これらの素子のうちのＣMIM2〜ＣMIMnおよび可変容量素子Ｃｖ２〜Ｃｖｎと直列に設けられたＭＯＳＦＥＴからなるスイッチ素子ＳＷｃ２〜ＳＷｃｎ，ＳＷｖ２〜ＳＷｖｎと、これらのスイッチ素子の制御コードを保持するレジスタＲＥＧと、該レジスタＲＥＧに設定された制御コードをデコードしてスイッチ素子ＳＷｃ２〜ＳＷｃｎ，ＳＷｖ２〜ＳＷｖｎのゲート制御信号を生成するデコーダＤＥＣとから構成され、固定容量素子ＣMIM1〜ＣMIMnおよび可変容量素子Ｃｖ１〜Ｃｖｎの他方の共通接続ノードＮ４が接地点に接続されている。

次に、可変容量素子Ｃｖ１〜Ｃｖｎおよび固定容量素子ＣMIM1〜ＣMIMnの各素子の容量値の設定の仕方およびスイッチ素子ＳＷｃ２〜ＳＷｃｎ，ＳＷｖ２〜ＳＷｖｎの制御の仕方について説明する。なお、水晶振動子Ｘtalは、図２に示すような等価回路で表わされる。

この等価回路を構成するインダクタＬ１と容量Ｃ１を用いて２π√（Ｌ１・Ｃ１）で示される水晶振動子に固有の周波数をｆｓ、図１の発振回路における容量アレイ（可変容量素子Ｃｖ１〜Ｃｖｎおよび固定容量素子ＣMIM1〜ＣMIMn）のトータル容量（ＣMIM＋Ｃｖ）をＣｘとおく、発振回路の負荷容量Ｃ３，Ｃ４とＣMIM1〜ＣMIMn，Ｃｖ１〜Ｃｖｎの合成容量ＣLはＣL＝１／｛（１／Ｃ３）＋（１／Ｃ４）＋１／Ｃｘ）｝であり、図１の発振回路の発振周波数ｆは、次式（１）で表わされる。

ここで、任意の合成容量ＣLの時の発振周波数ｆを、水晶振動子に固有の周波数ｆｓからの偏差Δｆ［ｐｐｍ］で表わすと、式（１）より、次式（２）

となる。さらに、実際に使用する発振回路の合成容量ＣLの中心値をＣLcenter、そのときの発振周波数をｆcenterとおくと、発振周波数の偏差Δｆcenterは、次式（３）で表わされる。

この発振回路の発振周波数をＸ［ｐｐｍ］だけ変化させるのに必要な合成容量ＣLの値ＣLxは、次式（４）より、式（５）

となる。

以下、ＶＣＯの発振周波数を基準となる水晶振動子に固有の周波数ｆｓからの可変率Ｘ［ｐｐｍ］で示す。

また、合成容量ＣLxは、容量アレイのトータル容量Ｃｘを用いて表わすと、ＣLx＝１／｛（１／Ｃ３）＋（１／Ｃ４）＋１／Ｃｘ）｝であるので、Ｃｘは、次式（６）

で表わされ、これは次式（７）のように変形される。

上式において、Ｃ０，Ｃ１，Ｃ３，Ｃ４，ＣLcenterは、使用する水晶振動子の特性やＩＣ内の固定容量によって決まる定数として扱うことができ、これよりＸ［ｐｐｍ］で発振させたいときの可変容量素子Ｃｖ１〜Ｃｖｎおよび固定容量素子ＣMIM1〜ＣMIMnのトータル容量Ｃｘは、次式（８）のように表わすことができる。

ただし、

である。

次に、Ｘ１［ｐｐｍ］からＸ２［ｐｐｍ］までを制御電圧ＶAFC（最小値Ｖmin，最大値Ｖmax）で制御したいときの可変容量素子Ｃｖの値および固定容量素子ＣMIMの値を求める。容量変化量Ｃｘ１〜Ｃｘ２は、制御電圧ＶAFCで可変容量素子Ｃｖが変化したときの容量値に等しいので、次式（１０）が得られる。

なお、式（１０）において、αは制御電圧ＶAFCの最小値Ｖminが印加されている場合のＣｖの容量値と０Ｖが印加されている場合の時Ｃｖの容量値の比、βは制御電圧ＶAFCの最大値Ｖmaxが印加されている場合のＣｖの容量値と０Ｖが印加されている場合の時Ｃｖの容量値の比である。固定容量素子ＣMIMの値は、容量アレイのトータル容量値から可変容量素子Ｃｖの容量値を差し引くことで得られるので、次式（１１）で表わされる。固定容量素子ＣMIM1〜ＣMIMnのうち１つは、可変容量素子Ｃｖや容量Ｃ３，Ｃ４との合成容量により所望の可変周波数範囲を得るために必要な最小容量値の素子であり、他は該最小容量値との差分を与える容量値を有する素子として形成される。

以下、具体例を説明する。使用する水晶振動子は、図２の等価回路における容量Ｃ１が６．９ｆＦ、Ｃ０が１．７ｐＦ、インダクタンスＬ１が２．４９１１ｍＨ、抵抗Ｒ１が１０Ω、合成容量ＣLの中心値ＣLcenterは９．５ｐＦで、可変容量素子Ｃｖと固定容量素子ＣＭＩＭをからなる容量アレイはトータル容量値Ｃｘを６４段階に切り替えることができるようにされ、１つの段（以下、バンドと称する）で制御電圧ＶAFCにより変化させることができる周波数範囲はｆcenter±２３ｐｐｍ、容量アレイ全体で変化させることができる周波数範囲はｆcenter±６０ｐｐｍとする。これを図示すると、図３のようになる。図３において、ＶＯＣ０，ＶＯＣ３１，ＶＯＣ６３は、それぞれのバンドを示す符号である。図３では、バンドＶＯＣ１〜ＶＯＣ３０，ＶＯＣ３２〜ＶＯＣ６２の特性は図示が省略されている。

また、発振回路の負荷容量Ｃ３，Ｃ４は共に５５ｐＦとする。この条件を式（９）へ代入することにより、Ｄ＝３．０５９９８×１０^-15、Ｅ＝０．１８９８９×１０^-３、Ｆ＝−１．６０１０３×１０^-1２が得られる。このＤ，Ｅ，ＦとＸを、式（８）へ代入することにより容量アレイのトータル容量Ｃｘを決定することができる。そして、決定したＣｘから、式（１０），（１１）を用いて可変容量素子Ｃｖの値と固定容量素子ＣMIMの値を決定することができる。

従って、このようにして決定した値から、図４のように、各バンドで制御電圧−周波数特性の傾きが同じになり、かつ各バンドの特性線の間隔が同一になるような可変容量素子Ｃｖと固定容量素子ＣMIMの組み合わせを選択できるように、スイッチ素子ＳＷｃ２〜ＳＷｃｎ，ＳＷｖ２〜ＳＷｖｎを制御する信号を出力するデコーダＤＥＣを設計する。あるいは、デコーダが固定すなわち入力と出力との関係が一定の場合には、各バンドで制御電圧−周波数特性の傾きが同一になり、各バンドの特性線の間隔が同一になるような可変容量素子Ｃｖと固定容量素子ＣMIMの組み合わせを選択できるように、スイッチ素子ＳＷｃ２〜ＳＷｃｎ，ＳＷｖ２〜ＳＷｖｎを制御するコードをデータテーブルとして用意しておいて、発振回路を制御する回路（図１のシステムではベースバンド回路）内のフラッシュメモリのような不揮発性メモリに格納しておくようにしても良い。

製造ばらつきがなければ、発振回路に要求される特性に最も近い特性はＶＯＣ３１であるのでこれを選択すればよいが、実際の製品では発振回路を構成する素子のばらつきや使用する水晶振動子の特性およびそのばらつきによって、発振回路の制御電圧−周波数特性が設計値からずれる。そこで、本実施例では、使用する高周波ＩＣごとに、図４のＶＯＣ０〜ＶＯＣ６３で示される６４本の特性の中から設計値の特性に最も近いいずれかのバンドを選択するように、ベースバンド回路から図１のレジスタＲＥＧへコードを設定するようにされる。

これにより、発振回路の周波数制御精度を向上させることができる。なお、この実施例ではバンド数を６４本としたが、それに限定されるものでない。バンド数が多いほど精度は高くなるが回路規模が大きくなるので、チップサイズと必要な精度との兼ね合いで適当なバンド数を決定すればよい。

ところで、上記可変容量素子Ｃｖ1〜Ｃｖｎとしてのバラクタ・ダイオードは、周知のようにＰＮ接合に逆バイアスを印加すると生じる空乏層の厚みが印加電圧の大きさによって変化して容量値が変化する現象を利用する素子であり、ＰＮ接合を形成するＰ型領域とＮ型領域の不純物濃度が異なると、非バイアス状態での空乏層の厚みが異なるので、不純物濃度によって印加電圧に対する容量値すなわち電圧−容量特性も異なる。

そのため、使用するプロセスが異なると、各バンドで制御電圧−周波数特性の傾きが同一で各バンド間が等間隔になるような可変容量素子Ｃｖと固定容量素子ＣMIMの組み合わせも異なると考えられる。したがって、適用するプロセスにかかわらずデコーダを同一設計にできるようにしたいような場合には、スイッチ素子ＳＷｃ２〜ＳＷｃｎ，ＳＷｖ２〜ＳＷｖｎを制御するコードをデータテーブルとして用意しておくようにするのが望ましい。

具体的には、プロセスが変わっても可変容量素子Ｃｖの特性が同じであれば、可変容量素子Ｃｖを切り替える際にこれとセットで切り替える固定容量素子も同じでよいが、可変容量素子Ｃｖの特性が使用するプロセスによって異なる場合には、可変容量素子Ｃｖを切り替える際にこれとセットで切り替えるべき固定容量素子も異なるので、各可変容量素子と組み合わせる固定容量素子を指定するコードあるいはデコーダをプロセスに応じて変える必要がある。

一例として、本発明者らが適用を検討した製造ラインで使用している０．１８μプロセスと０．２５μプロセスで、図１のような構成の発振回路を製造すると仮定した場合のバラクタ・ダイオードの容量値ＣｖとＭＩＭ容量の容量値ＣMIMの計算値を、表１および表２にそれぞれ示す。

表１および表２より、バラクタ・ダイオードＣｖの容量変化量は０．１８μプロセスでは１０．８１３ｐＦであるのに対し、０．２５μプロセスでは９．４４２ｐＦであることが分かる。また、０．１８μプロセスを使用する場合の表１ではバンドＶＯＣ０からＶＯＣ６３へ順に切り替えるに従ってバラクタ・ダイオードＣｖの容量値は単純に増加しＭＩＭ容量ＣMIMの容量値は単純に減少しているが、０．２５μプロセスを使用する場合の表２ではバラクタ・ダイオードＣｖとの容量値は単純に増加するがＭＩＭ容量ＣMIMの容量値は一旦増加しその後減少する。

このような差異が生じるのは、仮にバラクタ・ダイオードがひとつであってもプロセスによって特性が異なるため接続すべき固定容量の数（容量値の大きさ）が異なり、固定容量の接続数が変わると周波数変化率も異なることが理由のひとつであると考えられる。このことから、可変容量素子Ｃｖを切り替える際にこれとセットで接続すべき固定容量素子をプロセスにかかわらず一義的に決定することができないことが分かる。０．１８μプロセスを使用する場合のＭＩＭ容量ＣMIMの最小容量値は３．１１４ｐＦであり、０．２５μプロセスを使用する場合のＭＩＭ容量ＣMIMの最小容量値は５．５１１ｐＦである。

ここで、バラクタ・ダイオードがひとつであっても固定容量の接続数が変わると周波数変化率も異なる理由を説明する。前述したように、実施例の発振回路において、Ｘ［ｐｐｍ］で発振させたいときの可変容量素子Ｃｖ１〜Ｃｖｎおよび固定容量素子ＣMIM1〜ＣMIMnのトータル容量Ｃｘは、前記式（８）のように表わされる。この式を変形すると、Ｘ＝Ｄ／（Ｃｘ−Ｆ）−Ｅとなる。Ｄ，Ｅ，Ｆは回路によって決まる定数であるので、ＸとＣｘとの関係を図示すると図６のように、Ｃｘ＝Ｆ，Ｘ＝−Ｅを漸近線とする反比例曲線となる。図６において、トータル容量Ｃｘが小さいときと大きいときとで、可変容量Ｃｖへの印加電圧によりＣｘがそれぞれ同じ量ΔＣｘだけ変化した場合を考えると、それぞれの位置で曲線の傾きが異なるため、トータル容量Ｃｘが小さいときの周波数の変化量ΔＸ１の方が、トータル容量Ｃｘが大きいときの周波数の変化量ΔＸ２よりも大きいことが分かる。

次に、一例として前記０．２５μプロセスを使用する場合の設計値を挙げる。水晶振動子は、図２の等価回路における容量Ｃ１が６．９ｆＦ、Ｃ０が１．７ｐＦ、インダクタンスＬ１が２．４９１１ｍＨ、抵抗Ｒ１が１０Ωのものを用いるものとする。また、バラクタ・ダイオードの制御電圧ＶAFC＝０．１Ｖのときの容量値変化率αは０．９６１で、ＶAFC＝２．３Ｖのときの変化率βは０．６０１である。

この条件の場合、水晶振動子の固有振動数ｆｓは、ｆｓ＝２π√（Ｌ１・Ｃ１）より、３８．３８８３９９ＭＨｚである。表２よりＶＯＣ３１のときのバラクタ・ダイオードの容量値は１１．０１ｐＦであるので、ＶAFC＝０．１Ｖのときの容量値ＣｖはＣｖ＝α×１１．０１＝０．９６１×１１．０１より、１０．５８ｐＦ、合成容量ＣLはＣL＝１／｛（１／Ｃ３）＋（１／Ｃ４）＋１／Ｃｘ）｝より１０．４１ｐＦ、発振周波数ｆは、式（１）より３８．３９９３３５ＭＨｚである。また、ＶAFC＝２．３Ｖのときの容量値ＣｖはＣｖ＝β×１１．０１＝０．６０１×１１．０１より６．６２ｐＦ、合成容量ＣLはＣL＝１／｛（１／Ｃ３）＋（１／Ｃ４）＋１／Ｃｘ）｝より８．７２ｐＦ、発振周波数ｆは、式（１）より３８．４０１１０９ＭＨｚである。これより、中心周波数ｆcenterは、
ｆcenter＝（３８．３９９３３５＋３８．４０１１０９）÷２
より３８．４００２２２ＭＨｚであり、ＶAFCを０．１Ｖから２．３Ｖまで変化させたときの、周波数の可変範囲Δｆは、
Δｆ＝（３８．３９９３３５−３８．４０１１０９）÷ｆcenter
より、４６．２［ｐｐｍ］すなわち±２３．１［ｐｐｍ］であり、前記要求を満たしていることが分かる。

図７に、本実施例の電圧制御発振回路（ＶＣＯ）に用いられる可変容量素子に好適なバラクタ・ダイオードの構造例を示す。図７において、符号１００は単結晶シリコンのような半導体基板、１１０は該基板１００の表面に形成された酸化シリコンなどからなる絶縁膜、１２０は絶縁膜１１０上に設けられた単結晶シリコンからなる半導体層で、基板全体がＳＯＩ（シリコン・オン・インシュレータ）構造とされている。

半導体層１２０の表面にはエピタキシャル層１２１が形成され、このエピタキシャル層の表面から溝を掘って絶縁体を充填してなるいわゆるＵ溝分離領域１２２によって周囲から電気的に分離された島状の領域が形成されている。そして、この島領域の底部にはＮ型埋込み層ＮＢＬが形成され、その上にはバラクタ・ダイオードを構成するＰ型アノード領域１２３が、また該アノード領域１２３の両側にはＮ型カソード領域１２４ａ，１２４ｂが形成されている。

また、特に制限されるものでないが、Ｐ型アノード領域１２３およびＮ型カソード領域１２４ａ，１２４ｂの表面にはコンタクト層１２５ａ〜１２５ｃが、さらにアノード領域１２３およびＮ型カソード領域１２４ａ，１２４ｂと埋込み層１２２との間には、Ｎ型バッファ層１２６ａ〜１２６ｃが設けられている。かかる構造のバラクタ・ダイオードにおいて、例えばＰ型アノード領域１２３の不純物濃度がばらつくと空乏層の厚みが設計値からずれ、それによって印加電圧−容量特性がばらつくことが容易に理解されるであろう。

次に、上記実施例の電圧制御発振回路（ＶＣＯ）を基準信号発生源として適用した高周波ＩＣとそれを用いた無線通信システムの全体の構成例を説明する。

図８に示されているように、この実施例の無線通信システムは、信号電波の送受信用アンテナ４００、送受信切り替え用のスイッチ４１０、受信信号から不要波を除去するＳＡＷフィルタなどからなるバンドパスフィルタ４２０ａ〜４２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）４３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路３００などで構成される。この実施例では、高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成されている。

特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の通信方式による４つの周波数帯の信号の変復調が可能に構成されている。また、これに応じて、バンドパスフィルタは、ＧＳＭ８５０の周波数帯の受信信号を通過させるフィルタ４２０ａと、ＧＳＭ９００の周波数帯の受信信号を通過させるフィルタ４２０ｂと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ４２０ｃと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ４２０ｄとが設けられている。

本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路とで構成される。

受信系回路ＲＸＣは、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１０ａ〜２１０ｄと、高周波発振回路（ＲＦＶＣＯ）２５０で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０ａ〜２１０ｄで増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることによりＩ信号とＱ信号の復調およびダウンコンバートを行なうミキサ回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンドＬＳＩ３００へ出力する各周波数帯に共通の高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。

高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段にアンプＡＭＰ１が接続された構成を有しており、復調されたI信号を、不要波を除去しつつ所定の振幅レベルまで増幅する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段にアンプＡＭＰ２が接続された構成を有しており、復調されたＱ信号を所定の振幅レベルまで増幅する。

オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡ／Ｄ変換回路（ＡＤＣ）と、これらのＡ／Ｄ変換回路による変換結果に基づき、対応する利得制御アンプＰＧＡ１１〜ＰＧＡ２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤ／Ａ変換回路（ＤＡＣ）と、これらのＡ／Ｄ変換回路（ＡＤＣ）とＤ／Ａ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。

送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φIFを分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかけるミキサからなる直交変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路２４０から出力される送信信号φTXをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φRFを分周した信号φRF’とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３５と、該オフセットミキサ２３５の出力と前記加算器２３４で合成された信号TXIFとを比較して周波数差および位相差を検出する位相比較回路２３６と、該位相検出回路２３６の出力に応じた電圧を生成するループフィルタ２３７と、ＴＸＶＣＯ２４０の出力を分周してＧＳＭ系の送信信号を生成する分周器２３８と、分周器２３８で分周された信号とＴＸＶＣＯ２４０の出力信号をそれぞれ増幅する可変利得アンプ２３９ａ，２３９ｂと、差動出力をシングルの信号に変換して出力するバッファ回路２４１ａ，２４１ｂなどから構成されている。バッファ回路２４１ａ，２４１ｂのうち一方はＧＳＭ用の８５０〜９００ＭＨｚ帯の信号を出力する回路、他方はＤＣＳおよびＰＣＳ用の１８００〜１９００ＭＨｚ帯の信号を出力する回路である。

さらに、この送信系回路ＴＸＣには、前記可変利得アンプ２３９ａ，２３９ｂの出力側から取り出された出力のフィードバック信号を増幅してオフセットミキサ２３５へ供給するバッファアンプ２４２、該アンプで増幅されたフィードバック信号と前記加算器２３６で合成された信号TXIFとを比較して振幅差を検出する振幅比較回路２４３、該振幅比較回路２４３の出力を帯域制限するループフィルタ２４４、振幅制御ループの電圧を電流に変換する電圧−電流変換回路２４５、電流を電圧に変換する容量Ｃ５、容量Ｃ５の充電電圧をインピーダンス変換し前記ＴＸＶＣＯ２４０の後段の可変利得アンプ２３９ａ，２３９ｂの制御電圧を生成するボルテージフォロワ２４６などからなる振幅制御ループが設けられており、振幅変調と位相変調を行なうＥＤＧＥモードに対応できるように構成されている。

また、特に制限されるものでないが、本実施例では、送信系のＰＬＬの位相比較回路２３６には精度の高いアナログ位相比較回路２３６ａと動作速度の速いディジタル位相比較回路２３６ｂが並列に設けられ、動作開始初期には速度の速いディジタル位相比較回路を動作させ、位相がほぼ一致した後は精度の高いアナログ位相比較回路に切り替えるように構成されている。このようにすることによって、ＰＬＬ回路の動作開始時における引込み動作を早くしかつ精度を高くすることができる。

さらに、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１およびループフィルタ２６３と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２およびループフィルタ２６４と、これらのシンセサイザ２６１および２６２の基準信号φrefを生成する基準発振回路（ＤＣＸＯ）２６５、送信用発振回路のキャリブレーションを行なう特性補正回路２４７が設けられている。図示しないが、シンセサイザ２６１および２６２は、それぞれＶＣＯ２５０，２３０の発振信号を分周する可変分周回路や位相比較回路、チャージポンプなどで構成される。

なお、基準発振信号φrefは周波数精度の高いことが要求されるため、基準発振回路２６５には外付けの水晶振動子が接続される。基準発振信号φrefとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は汎用部品であり容易かつ安価に手に入れることができるためである。

また、本実施例の高周波ＩＣの制御回路２６０には、ベースバンドＩＣ３００から高周波ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンドＩＣ３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタにセットしセットされた内容に応じてＩＣ内部の各回路に対する制御信号を生成する。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンドＩＣ３００はマイクロプロセッサなどから構成される。データ信号ＳＤＡＴＡには、ベースバンドＩＣ３００から高周波ＩＣ２００へ与えるコマンドが含まれる。前記基準発振回路２６５のレジスタＲＥＧには、ベースバンドＩＣ３００から直接制御コードが設定される。制御回路２６０は、スリープモード時に電源電圧がオフされて低消費電力モードに入るが、その間も基準発振回路２６５のレジスタＲＥＧには電源が供給され、動作が停止しないように構成される。

本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンドＩＣ３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数φRFを、使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて、オフセットミキサ２３５に供給される信号の周波数を変更することによって送信周波数の切り替えが行なわれる。

一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆRFは、送信モードでは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、この発振周波数ｆRFが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてミキサ２３５に供給される。

オフセットミキサ２３５は、ＲＦＶＣＯ２５０からの発振信号φRFと送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φTXの周波数の差（ｆRF−ｆTX）に相当する信号を出力し、この差信号の周波数が変調信号TXIFの周波数と一致するように送信用ＰＬＬ（ＴＸ−ＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φRFの周波数（ＧＳＭの場合はｆRF／４，ＤＣＳとＰＣＳの場合はｆRF／２）と変調信号TXIFの周波数との差（オフセット）に相当する周波数で発振するように制御される。

なお、上記実施例の高周波ＩＣ２００は、これに水晶振動子を外付けして１個のセラミックのような絶縁基板上に実装してモジュールとして構成することができる。また、高周波ＩＣ２００と水晶振動子が実装されたセラミック基板上にさらに前記フィルタ４２０ａ〜４２０ｄを実装したモジュールとして構成してもよい。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板やパッケージに複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、バイアス回路と励振回路と容量性負荷回路とからなるＶＣＯに適用したものを説明したが、一対の差動トランジスタのベース・コレクタ（またはゲート・ドレイン）を交差結合し、差動トランジスタのコレクタ間に一対のインダクタおよびバラクタ・ダイオードを接続してなるＬＣ共振型の発振回路にも適用することができる。

また、前記実施例では、無線通信システムを構成する高周波ＩＣの基準信号を生成する基準発振回路に適用したものを説明したが、それに限定されず、受信系回路と送信系回路に共通に使用される局部発振信号を生成するＲＦＶＣＯや送信用のＴＸＶＣＯに対しても適用することができる。

さらに、前記実施例では、入力制御信号（レジスタの設定値）に基づいて固定容量素子と可変容量素子を選択的に接続するスイッチ素子ＳＷｃ２〜ＳＷＣｎ，ＳＷｖ２〜ＳＷｖｎを制御する信号を生成する回路としてデコーダ回路を用いているが、ランダムロジック回路やＲＯＭ（読出し専用メモリ）により構成するようにしても良い。

さらに、基準振動素子は周波数精度の高いことが要求され、上記実施例では外付けの水晶振動子が接続されるが、必要とされる精度を満たす振動素子であればよく、例えばセラミック発振子を適用することも出来る。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、発振信号を生成するＶＣＯを有する半導体集積回路一般に利用することができる。

図１は、本発明に係る電圧制御発振回路（ＶＣＯ）の一実施例とそれを基準信号発生源として適用した高周波ＩＣの要部の構成例を示す説明図である。 図２は、水晶振動子の等価回路を示す回路図である。 図３は、実施例の発振回路に要求される制御電圧ＶAFCと周波数範囲との関係を示す特性図である。 図４は、実施例の発振回路における制御電圧ＶAFCと周波数範囲との関係を示す特性図である。 図５は、従来の発振回路における制御電圧ＶAFCと周波数範囲との関係を示す特性図である。 図６は、実施例の発振回路における容量性負荷回路のトータルの容量値Ｃｘと周波数変化量Ｘとの関係を示す特性図である。 図７は、実施例の発振回路を構成する可変容量素子に使用して好適なバラクタ・ダイオードの具体例を示す断面図である。 図８は、実施例の発振回路を適用した通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。

符号の説明

１０ 基準発振回路（ＤＣＸＯ）
１１ バイアス回路
１２ 励振回路
１３ 容量性負荷回路
２００ 高周波ＩＣ
２１１ ロウノイズアンプ
２１２ 復調&ダウンコンバート用ミキサ
２２０ 高利得増幅回路
２３３ 変調&アップコンバート用ミキサ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２５０ 高周波発振回路（ＲＦＶＣＯ）
２６０ 制御回路
２６５ 基準発振回路（ＤＣＸＯ）
３００ ベースバンド回路
４００ 送受信用アンテナ
４１０ 送受信切り替え用のスイッチ
４２０ フィルタ
４３０ 高周波電力増幅回路

Claims (10)

1. 複数の固定容量素子と、該固定容量素子に接続されたスイッチ素子と、複数の可変容量素子と、該可変容量素子に接続されたスイッチ素子と、を含み、前記スイッチ素子により選択接続された固定容量素子および可変容量素子と振動素子との合成容量値に応じた周波数で発振動作可能に構成された発振回路と、
   入力制御信号を受けて前記可変容量素子の特性に従って前記スイッチ素子を制御する制御信号を生成する制御回路と、
   を有する通信用半導体集積回路。
2. 前記制御回路は、前記固定容量素子の特性と前記可変容量素子の特性に従って前記入力制御信号と前記制御信号とが所定の関係になるように前記制御信号を生成するデコーダ回路である請求項１に記載の通信用半導体集積回路。
3. 前記固定容量素子に接続された前記スイッチ素子は前記可変容量素子には接続されておらず、前記可変容量素子には接続された前記スイッチ素子は前記固定容量素子に接続されていない請求項１に記載の通信用半導体集積回路。
4. 受信信号を復調する復調回路と、前記復調回路における復調に用いられる高周波信号を生成する高周波信号生成回路を備え、前記発振回路で生成された発振信号が前記高周波信号生成回路に基準信号として供給される請求項１に記載の通信用半導体集積回路。
5. 送信信号を変調する変調回路と、前記変調回路における変調に用いられる中間周波数の信号を生成する信号生成回路をさらに備え、前記発振回路で生成された発振信号が前記高周波信号生成回路に基準信号として供給される請求項４に記載の通信用半導体集積回路。
6. 前記制御回路は、前記固定容量素子および可変容量素子と振動素子との合成容量値によって制御電圧−周波数特性の傾きが同一になりかつ各特性線の間隔が同一になる可変容量素子と固定容量素子の組み合わせを前記スイッチ素子が選択するように、前記スイッチ素子の制御信号を生成する請求項１に記載の通信用半導体集積回路。
7. 前記振動素子は外部接続される素子である請求項１〜６のいずれかに記載の通信用半導体集積回路。
8. 請求項７に記載の通信用半導体集積回路と、前記入力制御信号を供給する制御用半導体集積回路とを備え、該制御用半導体集積回路には前記固定容量素子の特性と前記可変容量素子の特性に基づいて決定された制御データを格納する記憶手段が設けられ、該記憶手段から読み出された制御データに基づいて前記入力制御信号が生成されて前記通信用半導体集積回路の前記制御回路に供給されるようにされてなる通信システム。
9. 前記可変容量素子の制御電圧が前記制御用半導体集積回路から供給される請求項８に記載の通信システム。
10. 複数の固定容量素子と、該固定容量素子に接続されたスイッチ素子と、複数の可変容量素子と、該可変容量素子に接続されたスイッチ素子と、を含み、前記スイッチ素子により選択接続された固定容量素子および可変容量素子と振動素子との合成容量値に応じた周波数で発振動作可能に構成された発振回路と、入力制御信号を受けて前記可変容量素子の特性に従って前記スイッチ素子を制御する制御信号を生成する制御回路と、を有する通信用半導体集積回路の製造方法であって、前記固定容量素子の特性と前記可変容量素子の特性に基づいて前記制御信号を決定するデータを求め、該データに基づいて前記制御回路の論理を設計し、該設計値に基づいて半導体基板上に制御回路を形成する通信用半導体集積回路の製造方法。

Images