JP3831908B2 - 通信用半導体集積回路および無線通信システム - Google Patents
通信用半導体集積回路および無線通信システム Download PDFInfo
- Publication number
- JP3831908B2 JP3831908B2 JP2004535848A JP2004535848A JP3831908B2 JP 3831908 B2 JP3831908 B2 JP 3831908B2 JP 2004535848 A JP2004535848 A JP 2004535848A JP 2004535848 A JP2004535848 A JP 2004535848A JP 3831908 B2 JP3831908 B2 JP 3831908B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- oscillation
- semiconductor integrated
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、ＶＣＯ（電圧制御発振回路）の特性の測定および電源オフ時の測定値の保存方式に適用して有効な技術に関し、例えばＶＣＯを内蔵し複数バンドの信号を送受信可能な無線通信システムにおいて送受信信号を変復調する高周波用半導体集積回路およびそれを用いた携帯電話機に利用して有効な技術に関する。
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するためＶＣＯが用いられている。従来提案されている携帯電話機には、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ回路（フェーズ・ロックド・ループ）内のＶＣＯの周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
このような複数のバンドに対応できる携帯電話機に使用される送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）には、部品点数の低減という観点からダイレクトコンバージョン方式が有効である。しかしながら、ダイレクトコンバージョン方式は、複数のバンドに対応することが比較的容易ではあるが、ＶＣＯの発振可能な周波数範囲を広くする必要がある。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧の感度が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
一方、従来は一般に高周波ＩＣとは別個のモジュールとして構成されることが多いＶＣＯを、高周波ＩＣと同一の半導体チップ上に形成することが、部品点数の低減にとっては有効である。しかしながら、現在の製造技術ではＶＣＯをオンチップとした場合には、発振周波数の絶対値のバラツキが大きくなるので、製造後に発振周波数を補正する機能が不可欠となる。そして、このバラツキの補正を従来の半導体集積回路に用いられている一般的なマスクオプションやボンディングワイヤオプションによるトリミングで行なおうとすると、コストアップが避けられなくなる。
そこで、本発明者等は、送受信に使用される高周波の信号を生成する発振回路（ＲＦＶＣＯ）を複数の帯域で動作可能に構成し、発振回路の制御電圧を所定の値に固定した状態で各帯域での発振回路の発振周波数を測定して記憶回路に記憶しておいて、ＰＬＬ起動時に与えられる周波数指定用の設定値と上記記憶しておいた周波数の測定値とを比較して、その比較結果から実際に発振回路において使用する帯域を決定するように構成する。これにより、複数の通信方式に対応するためＶＣＯの発振可能な周波数範囲を広くしても、ＶＣＯの制御電圧の感度が高くならず外来ノイズや電源電圧変動による影響を受けにくいとともに、ＶＣＯの発振周波数のバラツキを内部回路で自動的に補正することができるＰＬＬ回路を備えた通信用半導体集積回路（高周波ＩＣ）を開発し、先に出願した（特願２００２−１１０５０号）。
前記先願においては、ＶＣＯの発振周波数を測定しその測定結果をレジスタのような揮発性の記憶回路に保持し、その測定結果を用いてＶＣＯの特性バラツキを内部回路で自動的に補正するように構成されている。そのため、電源がオフされるとその測定結果が失われてしまうので、電源が再投入されたときに再度ＶＣＯの周波数の測定と補正を行なう必要があり、その処理に要する時間が長くなるとともに、消費電力も増大するという課題がある。
ここで、電源がオフされても測定結果が失われないように記憶回路を不揮発性メモリで構成することも考えられる。しかしながら、現在の技術では、不揮発性メモリをチップ内部に設けようとするとプロセスが複雑になってチップコストが大幅に上昇するとともに、不揮発性メモリの書込みのためには高電圧が必要であるため昇圧回路を設けなくてはならず、それによってチップサイズが増加するとともに昇圧回路における消費電力が多くなってしまい、ＶＣＯの測定省略で消費電力を減らしたとしてもトータルの消費電力はそれほど減少しないかもしくはかえって増加するおそれがあるという不具合がある。
ところで、電池で駆動される携帯電話機は１回の充電で駆動できる時間を長くするため、システムを構成する半導体チップはそれぞれできるだけ低消費電力であることが望まれる。これとともに、携帯電話機では、待ち受け時等において制御用のＣＰＵ（マイクロプロセッサ）やベースバンド用のＬＳＩのみ動作させ高周波ＩＣはその電源をオフするような制御が行なわれることが多い。
上記先願発明のように、ＶＣＯの発振周波数を測定しその測定結果をレジスタのような揮発性の記憶回路に保持させるように構成されていると、高周波ＩＣの電源がオフされると、電源再投入の際にＶＣＯの発振周波数を再度測定してその測定結果に基づいて特性バラツキを補正する動作を行なう必要がある。しかも、複数バンドの信号を送受信可能な携帯電話機を構成する高周波ＩＣは、ＶＣＯを複数の周波数帯で発振動作可能に構成するのが望ましいが、そのようにすると各周波数帯の周波数を測定する必要があり、単一周波数帯で動作するＶＣＯに比べて測定時間が長くなるという不具合がある。
この発明の目的は、複数バンドの信号を送受信可能な携帯電話機を構成するのに好適でかつ消費電力の少ない通信用半導体集積回路を提供することにある。
この発明の他の目的は、内蔵発振回路（ＶＣＯ）およびその特性バラツキを測定しその測定値に基づいて補正可能な仕組みを備え、送信信号の変調や受信信号の復調を行なう通信用半導体集積回路（高周波ＩＣ）において、電源がオフされ再投入された際にＶＣＯの発振周波数を測定する必要がなくそれによって消費電力を低減することができる通信用半導体集積回路を提供することにある。
この発明の他の目的は、内蔵発振回路（ＶＣＯ）およびその特性バラツキを測定しその測定値に基づいて補正可能な仕組みを備え、送信信号の変調や受信信号の復調を行なう通信用半導体集積回路（高周波ＩＣ）において、電源がオフされ再投入された際に、短時間にシステムを通常動作状態に移行させることができる通信用半導体集積回路を提供することにある。
この発明のさらに他の目的は、電池寿命が長くなり１回の充電で動作可能な時間が長い携帯電話機を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
ところが、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
このような複数のバンドに対応できる携帯電話機に使用される送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）には、部品点数の低減という観点からダイレクトコンバージョン方式が有効である。しかしながら、ダイレクトコンバージョン方式は、複数のバンドに対応することが比較的容易ではあるが、ＶＣＯの発振可能な周波数範囲を広くする必要がある。ここで、一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧の感度が高くなり外来ノイズや電源電圧変動に弱くなるという不具合がある。
一方、従来は一般に高周波ＩＣとは別個のモジュールとして構成されることが多いＶＣＯを、高周波ＩＣと同一の半導体チップ上に形成することが、部品点数の低減にとっては有効である。しかしながら、現在の製造技術ではＶＣＯをオンチップとした場合には、発振周波数の絶対値のバラツキが大きくなるので、製造後に発振周波数を補正する機能が不可欠となる。そして、このバラツキの補正を従来の半導体集積回路に用いられている一般的なマスクオプションやボンディングワイヤオプションによるトリミングで行なおうとすると、コストアップが避けられなくなる。
そこで、本発明者等は、送受信に使用される高周波の信号を生成する発振回路（ＲＦＶＣＯ）を複数の帯域で動作可能に構成し、発振回路の制御電圧を所定の値に固定した状態で各帯域での発振回路の発振周波数を測定して記憶回路に記憶しておいて、ＰＬＬ起動時に与えられる周波数指定用の設定値と上記記憶しておいた周波数の測定値とを比較して、その比較結果から実際に発振回路において使用する帯域を決定するように構成する。これにより、複数の通信方式に対応するためＶＣＯの発振可能な周波数範囲を広くしても、ＶＣＯの制御電圧の感度が高くならず外来ノイズや電源電圧変動による影響を受けにくいとともに、ＶＣＯの発振周波数のバラツキを内部回路で自動的に補正することができるＰＬＬ回路を備えた通信用半導体集積回路（高周波ＩＣ）を開発し、先に出願した（特願２００２−１１０５０号）。
前記先願においては、ＶＣＯの発振周波数を測定しその測定結果をレジスタのような揮発性の記憶回路に保持し、その測定結果を用いてＶＣＯの特性バラツキを内部回路で自動的に補正するように構成されている。そのため、電源がオフされるとその測定結果が失われてしまうので、電源が再投入されたときに再度ＶＣＯの周波数の測定と補正を行なう必要があり、その処理に要する時間が長くなるとともに、消費電力も増大するという課題がある。
ここで、電源がオフされても測定結果が失われないように記憶回路を不揮発性メモリで構成することも考えられる。しかしながら、現在の技術では、不揮発性メモリをチップ内部に設けようとするとプロセスが複雑になってチップコストが大幅に上昇するとともに、不揮発性メモリの書込みのためには高電圧が必要であるため昇圧回路を設けなくてはならず、それによってチップサイズが増加するとともに昇圧回路における消費電力が多くなってしまい、ＶＣＯの測定省略で消費電力を減らしたとしてもトータルの消費電力はそれほど減少しないかもしくはかえって増加するおそれがあるという不具合がある。
ところで、電池で駆動される携帯電話機は１回の充電で駆動できる時間を長くするため、システムを構成する半導体チップはそれぞれできるだけ低消費電力であることが望まれる。これとともに、携帯電話機では、待ち受け時等において制御用のＣＰＵ（マイクロプロセッサ）やベースバンド用のＬＳＩのみ動作させ高周波ＩＣはその電源をオフするような制御が行なわれることが多い。
上記先願発明のように、ＶＣＯの発振周波数を測定しその測定結果をレジスタのような揮発性の記憶回路に保持させるように構成されていると、高周波ＩＣの電源がオフされると、電源再投入の際にＶＣＯの発振周波数を再度測定してその測定結果に基づいて特性バラツキを補正する動作を行なう必要がある。しかも、複数バンドの信号を送受信可能な携帯電話機を構成する高周波ＩＣは、ＶＣＯを複数の周波数帯で発振動作可能に構成するのが望ましいが、そのようにすると各周波数帯の周波数を測定する必要があり、単一周波数帯で動作するＶＣＯに比べて測定時間が長くなるという不具合がある。
この発明の目的は、複数バンドの信号を送受信可能な携帯電話機を構成するのに好適でかつ消費電力の少ない通信用半導体集積回路を提供することにある。
この発明の他の目的は、内蔵発振回路（ＶＣＯ）およびその特性バラツキを測定しその測定値に基づいて補正可能な仕組みを備え、送信信号の変調や受信信号の復調を行なう通信用半導体集積回路（高周波ＩＣ）において、電源がオフされ再投入された際にＶＣＯの発振周波数を測定する必要がなくそれによって消費電力を低減することができる通信用半導体集積回路を提供することにある。
この発明の他の目的は、内蔵発振回路（ＶＣＯ）およびその特性バラツキを測定しその測定値に基づいて補正可能な仕組みを備え、送信信号の変調や受信信号の復調を行なう通信用半導体集積回路（高周波ＩＣ）において、電源がオフされ再投入された際に、短時間にシステムを通常動作状態に移行させることができる通信用半導体集積回路を提供することにある。
この発明のさらに他の目的は、電池寿命が長くなり１回の充電で動作可能な時間が長い携帯電話機を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
受信用ＶＣＯ（電圧制御発振器）と送信用ＶＣＯと中間周波数用ＶＣＯのうち少なくとも１つのＶＣＯが変復調回路と共に１つの半導体チップ上に形成された通信用半導体集積回路において、オンチップのＶＣＯを複数のバンドで動作可能に構成し、また該ＶＣＯの発振周波数を測定する回路および測定された値を記憶する記憶回路と該記憶回路に記憶されている測定値と外部からの設定値とを比較して上記ＶＣＯの使用バンドを決定する回路を設けるとともに、該記憶回路の記憶データを外部へ読出しまた外部から書き込むことができるように構成したものである。
上記した手段によれば、記憶回路に記憶されているＶＣＯの発振周波数測定値を当該通信用半導体集積回路の電源オフ時に外部のメモリに退避し、電源再投入時に退避データを元の記憶回路に復帰させることにより、電源投入毎にＶＣＯの発振周波数を測定する必要がなくなり、半導体集積回路としての消費電力を減らすことができる。また、システムの立上り時間すなわち送受信動作を開始できる通常動作モードに達するまでの時間を短縮することができるとともに、通信用半導体集積回路の電源をオフさせることでシステム全体としての消費電力を低減することができるようになる。
ここで、記憶回路の記憶データを外部へ読出しまた外部から書き込むことができるようにする方式としては、外部端子を設ける方式と、元々通信用半導体集積回路が備えているデータの送受信の機能を利用する方式と、ＶＣＯの周波数測定値を記憶する記憶回路に電源電圧を供給する給電線を記憶回路以外の回路の給電線と分離して設け、電源遮断時に記憶回路のデータが失われないようにバックアップする方式などがある。
記憶回路の記憶データを外部へ読出しまた外部から書き込むことができる外部端子を設ける場合にも、専用の端子として設けても良いが、既にある他の信号のための端子を利用することができる。記憶回路の給電線を記憶回路以外の回路の給電線と分離して設けるバックアップ方式の場合、通信用半導体集積回路内にあるＶＣＯの発振信号に基づいて外部に他の半導体チップの動作クロックを生成して出力する回路を同一のチップ上に設け、該回路には記憶回路と同一の給電線で電源電圧を供給するように構成すると良い。これにより、通信用半導体集積回路の電源をオフさせても、記憶回路のデータの消失を防止できかつ他のチップに対しては動作クロックを供給し続けることができる。
受信用ＶＣＯ（電圧制御発振器）と送信用ＶＣＯと中間周波数用ＶＣＯのうち少なくとも１つのＶＣＯが変復調回路と共に１つの半導体チップ上に形成された通信用半導体集積回路において、オンチップのＶＣＯを複数のバンドで動作可能に構成し、また該ＶＣＯの発振周波数を測定する回路および測定された値を記憶する記憶回路と該記憶回路に記憶されている測定値と外部からの設定値とを比較して上記ＶＣＯの使用バンドを決定する回路を設けるとともに、該記憶回路の記憶データを外部へ読出しまた外部から書き込むことができるように構成したものである。
上記した手段によれば、記憶回路に記憶されているＶＣＯの発振周波数測定値を当該通信用半導体集積回路の電源オフ時に外部のメモリに退避し、電源再投入時に退避データを元の記憶回路に復帰させることにより、電源投入毎にＶＣＯの発振周波数を測定する必要がなくなり、半導体集積回路としての消費電力を減らすことができる。また、システムの立上り時間すなわち送受信動作を開始できる通常動作モードに達するまでの時間を短縮することができるとともに、通信用半導体集積回路の電源をオフさせることでシステム全体としての消費電力を低減することができるようになる。
ここで、記憶回路の記憶データを外部へ読出しまた外部から書き込むことができるようにする方式としては、外部端子を設ける方式と、元々通信用半導体集積回路が備えているデータの送受信の機能を利用する方式と、ＶＣＯの周波数測定値を記憶する記憶回路に電源電圧を供給する給電線を記憶回路以外の回路の給電線と分離して設け、電源遮断時に記憶回路のデータが失われないようにバックアップする方式などがある。
記憶回路の記憶データを外部へ読出しまた外部から書き込むことができる外部端子を設ける場合にも、専用の端子として設けても良いが、既にある他の信号のための端子を利用することができる。記憶回路の給電線を記憶回路以外の回路の給電線と分離して設けるバックアップ方式の場合、通信用半導体集積回路内にあるＶＣＯの発振信号に基づいて外部に他の半導体チップの動作クロックを生成して出力する回路を同一のチップ上に設け、該回路には記憶回路と同一の給電線で電源電圧を供給するように構成すると良い。これにより、通信用半導体集積回路の電源をオフさせても、記憶回路のデータの消失を防止できかつ他のチップに対しては動作クロックを供給し続けることができる。
図１は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの要部の構成例を示すブロック図である。
図２は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）におけるＲＦＶＣＯを含むＰＬＬ回路の一実施例を示すブロック図である。
図３は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）における電圧制御発振回路（ＶＣＯ）の一実施例を示す回路図である。
図４は、ＲＦＶＣＯの周波数可変範囲を連続的に変化させる場合と複数の帯域に分けて変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
図５は、ＲＦＰＬＬ回路の概略構成とＲＦＶＣＯの周波数測定値を記憶する記憶回路のデータを外部へ読み出す仕組みの一例を示すブロック図である。
図６は図２の実施例の高周波ＩＣを用いた図５の無線通信システムにおける各ＶＣＯの周波数測定および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順を示すフローチャートである。
図７は、図２の実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）のタイミングを示すタイミングチャートである。
図８は、本発明の第２の実施例の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの要部の構成例を示すブロック図である。
図９は、本発明の第３の実施例の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの要部の構成例を示すブロック図である。
図１０は、図９の実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順を示すフローチャートである。
発明を実施するため最良の形態
次に、本発明の実施例について図面を用いて説明する。
図１は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
図１において、１００は信号電波の送受信用アンテナ、１１０は送受信切り替え用のスイッチ、１２０ａ〜１２０ｃは受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ、１３０は送信信号を増幅する高周波電力増幅回路、２００は受信信号を復調したり送信信号を変調したりする高周波ＩＣ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）である。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、高周波フィルタは、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ｃとが設けられる。ＧＳＭ８５０とＧＳＭ９００は周波数帯が近いので、この実施例では共通のフィルタ１２０ａが用いられる。
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
受信系回路ＲＸＣは、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃと、高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周し互いに９０°位相がずれた直交信号を生成する移相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃで増幅された受信信号に移相分周回路２１１で分周された直交信号を合成することで復調を行なうミキサからなる復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ１が接続された構成を有しており、Ｉ信号を増幅してベースバンド回路３００へ出力する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ２が接続された構成を有しており、Ｑ信号を増幅してベースバンド回路３００へ出力する。
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φＩＦを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する移相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φＴＸを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φＴＸをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周した信号φＲＦ’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号ＴＸＩＦとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
なお、ループフィルタ２３８を構成する抵抗および容量は、外付け素子として実施例の高周波ＩＣの外部端子に接続される。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。このように発振回路を２つ設けているのは、送信用発振回路は、高周波用発振回路２５０や中間周波数の発振回路２３０に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φｒｅｆを生成する基準発振回路（ＶＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、位相比較回路とチャージポンプとループフィルタなどで構成される。
なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は比較的安価に手に入るからである。
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００はマイクロプロセッサなどから構成される。
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波用発振回路（ＲＦＶＣＯ）２５０や中間周波数の発振回路（ＩＦＶＣＯ）２３０におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
この実施例では、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成される。本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数φＲＦを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
表１は、本実施例のクウォッドバンド用の高周波ＩＣにおける中間周波用発振回路（ＩＦＶＣＯ）２３０、送信用発振回路（ＴＸＶＣＯ）２４０および高周波用発振回路（ＲＦＶＣＯ）２５０の発振信号φＩＦ，φＴＸ，φＲＦの周波数の設定例を示す。
表１に示されているように、本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定され、これが分周回路２３１と移相分周回路２３２で１／８に分周されて８０ＭＨｚの搬送波（ＴＸＩＦ）が生成されて変調が行なわれる。
一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆＲＦは、送信モードでは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３６に供給される。
オフセットミキサ２３６では、このφＲＦ’と送信用発振回路１３０からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号が出力され、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φＲＦ’の周波数（ｆＲＦ／４）と変調信号ＴＸＩＦの周波数（ｆＴＸ）の差に相当する周波数で発振するように制御される。これが、いわゆるオフセットＰＬＬ方式と呼ばれるシステムにおける送信動作である。
図２には、ＶＣＯの周波数測定機能と測定結果に基づいてＶＣＯの周波数特性を補正する機能を備えたＰＬＬ回路の具体例が示されている。
図２において、２５０は高周波用発振回路（ＲＦＶＣＯ）、また、１２はＲＦＶＣＯ２５０の発振信号φＲＦを分周する可変分周回路、１３は基準発振回路２６４からの基準発振信号φｒｅｆを１／６５に分周する固定分周回路、１４は上記可変分周回路１２と固定分周回路１３で分周された信号の位相を比較して位相差に応じた電圧ＵＰ，ＤＯＷＮを出力する位相比較器、１５はチャージポンプ、１６はループフィルタであり、チャージポンプ１５によってループフィルタ１６の容量素子がチャージアップされて上記ＲＦＶＣＯ２５０の制御電圧Ｖｃとして出力され、ＲＦＶＣＯ２５０が所定の周波数で発振動作されるＰＬＬループが構成されている。ループフィルタ１６を構成する容量や抵抗は外付け素子として接続される。
この実施例のＰＬＬ回路は、図２に示されているように、チャージポンプ１５とループフィルタ１６との間に、周波数測定時やＰＬＬ引込み時にチャージポンプ１５からの電圧Ｖｃの代わりに所定の直流電圧ＶＤＣをループフィルタ１６に供給可能なスイッチＳＷ０と、チャージポンプ１５に印加される直流電圧ＶＤＣを生成する直流電圧源１７が設けられている。また、可変分周回路１２により計数された値を記憶するレジスタなどからなる記憶回路１８と、該記憶回路１８に記憶されている周波数値と外部からカウンタ２２に設定される設定値Ｎ８〜Ｎ０およびＡ５，Ａ４とを比較してＲＦＶＣＯ２５０のバンド切り替え信号ＶＢ３〜ＶＢ０を生成する使用バンド決定回路１９等が設けられている。なお、この使用バンド決定回路１９は前記制御回路２６０の一部として構成することも可能である。測定時の直流電圧ＶＤＣを供給可能なスイッチＳＷ０は、ループフィルタ１６とＲＦＶＣＯ２５０との間に設けても良い。
周波数測定時、スイッチＳＷ０により供給される直流電圧ＶＤＣは、制御電圧Ｖｃの有効可変範囲内であればどのような電圧値であってもよい。本実施例では、制御電圧Ｖｃの可変範囲の上限値（Ｖｃｐ−ｍａｘ）が選択される。周波数測定中、直流電圧ＶＤＣは、バンドを切り替えても同一の値とされる。上記スイッチＳＷ０、可変分周回路１２、記憶回路１８および使用バンド決定回路１９は、前記制御回路２６０によって制御される。可変分周回路１２と固定分周回路１３、位相比較器１４、チャージポンプ１５、記憶回路１８および使用バンド決定回路１９により、図１に示されているＲＦシンセサイザ２６１が構成される。
ＲＦＶＣＯ２５０は、例えばＬＣ共振回路を用いた例えば図３に示すような発振回路で構成される。図３のＲＦＶＣＯ２５０は、ＬＣ共振回路を構成する容量素子Ｃ１１，Ｃ１２〜Ｃ４１，Ｃ４２が各々スイッチ素子ＳＷ１１〜ＳＷ１４を介して複数個並列に設けられており、そのスイッチ素子ＳＷ１１〜ＳＷ１４を上記バンド切り替え信号ＶＢ３〜ＶＢ０で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。
より具体的には、ＲＦＶＣＯ２５０は、互いのベースとコレクタが直流カットの容量Ｃ１，Ｃ２を介して交差結合された一対のバイポーラトランジスタＱ１，Ｑ２と、該トランジスタＱ１，Ｑ２の共通エミッタと接地点ＧＮＤとの間に接続された定電流源Ｉｃと、各トランジスタＱ１，Ｑ２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１，Ｑ２のコレクタ端子間に直列に接続された可変容量素子としてのバリキャップダイオードＤｖ１，Ｄｖ２とを有しており、上記ループフィルタ１６からの制御電圧Ｖｃによりこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリキャップダイオードの容量値の変化のみで行なおうとすると、図４に破線Ａで示すように、Ｖｃ−ｆＲＦ特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｃに僅かなノイズがのっただけでＶＣＯの発振周波数ｆＲＦが大きく変化してしまう。
そこで、この実施例のＲＦＶＣＯ２５０は、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替え信号ＶＢ３〜ＶＢ０で使用する容量素子を切り替えてＣの値を例えば１６段階に変化させることで、図４に実線で示すように、複数のＶｃ−ｆＲＦ特性線に従った発振制御を行なえるように構成したものである。しかも、この実施例では、記憶回路１８と使用バンド決定回路１９とを設けたことにより、従来のＰＬＬ回路で行なわれている周波数の合わせ込みという調整作業が不要になっている。
すなわち、従来のＰＬＬ回路では、例えば図４のような複数のＶｃ−ｆＲＦ特性線を有するＶＣＯを構成する場合にも、ＶＣＯを動作させて周波数を測定し各複数のＶｃ−ｆＲＦ特性線が所定の初期値と所定の傾きとなるように、周波数の合わせ込みを行なっていた。これに対し、本実施例のＰＬＬ回路は、予めスイッチＳＷ０を切り替えて所定の直流電圧ＶＤＣをＲＦＶＣＯ２５０に印加して各バンドでの周波数を測定して記憶回路１８に記憶しておき、実際の使用に際しては、外部からカウンタ２２に与えられる指定バンドに応じた設定値Ｎ８〜Ｎ０およびＡ５，Ａ４と記憶回路１８に記憶されている測定値を比較して、その指定バンドの周波数範囲をカバーできるものを、図４のような複数（１６個）のＶｃ−ｆＲＦ特性線の中から１つだけ選んでその特性線に従って発振制御動作するように、ＲＦＶＣＯの切り替え（容量素子の切り替え）を行なうようにする。
このような方式によれば、予めカバーしたい周波数範囲よりもバラツキを考慮した分だけ少し広めの範囲をカバーするとともに、図４のように１６段階のＶｃ−ｆＲＦ特性線を隣接するもの同士で少しずつ（望ましくは半分ずつ）周波数範囲が重なるようにＲＦＶＣＯを設計しておけば、必ず指定された周波数範囲をカバーできる特性線が存在することになる。従って、測定によって分かった実際の特性に基づいて、各指定バンドに対応しているものを選択すればよく、周波数の合わせ込みが不要となるとともに、予め使用バンドとＲＦＶＣＯの切り替え状態とを１対１で対応させておく必要がない。
可変分周回路１２は、ＲＦＶＣＯ２５０の発振信号を分周するプリスケーラ２１と、プリスケーラ２１で分周された信号をさらに分周する第１カウンタ２２Ｎおよび第２カウンタ２２Ａからなるモジュロカウンタ２２とにより構成されている。
プリスケーラ２１とモジュロカウンタ２２による分周の仕方は既に公知の技術である。プリスケーラ２１は、例えば１／６４分周と１／６５分周のように、分周比の異なる２種類の分周が可能に構成されており、第２カウンタ２２Ａのカウント終了信号で切り替えが行なわれる。第１カウンタ２２Ｎと第２カウンタ２２Ａはプログラマブルカウンタで、第１カウンタ２２Ｎには、所望の周波数（出力として得たいＶＣＯの発振周波数ｆＲＦ）を基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’とプリスケーラ２１の第１の分周比（実施例では６４）とで割り算したときの整数部が、また第２カウンタ２２Ａには、その余り（ＭＯＤ）が設定され、その設定された値を計数するとカウントを終了し、再度設定値のカウントを行なう。
具体的には、例えば基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’が４００ｋＨｚで、所望のＶＣＯの発振周波数ｆＲＦが３７８９．６ＭＨｚの場合を考えると、３７８９．６÷０．４÷６４＝１４８余り２であるので、第１カウンタ２２Ｎに設定される値Ｎは「１４８」で、第２カウンタ２２Ａに設定される値Ａは「２」である。このような値が設定された状態でプリスケーラ２１とモジュロカウンタ２２が動作すると、プリスケーラ２１は先ず１／６４分周動作をし、その出力を第２カウンタ２２Ａが設定値の「２」まで計数すると、第２カウンタ２２Ａからカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ２１の動作が切り替えられ、再び第２カウンタ２２Ａが設定値の「２」を計数するまでプリスケーラ２１は１／６５分周で動作する。
このような動作をすることによって、モジュロカウンタ２２は整数比でなく、小数部を有する比で分周を行なうことができるようになる。実施例のＰＬＬ回路は、第１カウンタ２２Ｎの出力の周波数が基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’（４００ｋＨｚ）と一致するようにフィードバックがかかってＲＦＶＣＯ２５０が発振制御されるため、第１カウンタ２２Ｎに設定される値Ｎが「１４８」で、第２カウンタ２２Ａに設定される値Ａが「２」である上記具体例の場合には、ＲＦＶＣＯ２５０の発振周波数ｆＲＦは、
ｆＲＦ＝（６４×１４８＋２）×ｆｒｅｆ’＝９４７４×４００＝３７８９６００
より、３７８９．６ＭＨｚとなる。
なお、第１カウンタ２２Ｎと第２カウンタ２２Ａは実際にはバイナリカウンタで構成されるので、第１カウンタ２２Ｎに設定される値Ｎと第２カウンタ２２Ａに設定される値Ａは、バイナリコードで与えられる。この実施例では、特に制限されるものでないが、ＰＬＬ動作時には第１カウンタ２２Ｎは９ビットカウンタとして、また第２カウンタ２２Ａは６ビットカウンタとして動作するため、第１カウンタ２２Ｎに設定される値は９ビットコードＮ８〜Ｎ０で、また第２カウンタ２２Ａに設定される値は、６ビットコードＡ５〜Ａ０で与えられるようにされる。
さらに、この実施例では、第１カウンタ２２Ｎは周波数の測定時には１１ビットのカウンタとして動作できるように構成されている。ＲＦＶＣＯ２５０は１６バンドすなわち１６段階で発振周波数を切り替えることができるように構成され、記憶回路１８にはこの１６バンドのそれぞれについて測定された周波数を記憶するため１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられている。また、使用バンド決定回路１９は、記憶回路１８のレジスタＲＥＧ０〜ＲＥＧ１５に記憶されている値と第１カウンタ２２Ｎに設定される９ビットコードＮ８〜Ｎ０および第２カウンタ２２Ａに設定される６ビットコードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４とを比較する１１ビットのコンパレータを備え、ＲＦＶＣＯ２５０に対するバンド切り替え信号として４ビットのコードＶＢ３〜ＶＢ０を出力するように構成されている。
制御回路２６０は、周波数測定時には、ＲＦＶＣＯ２５０に対して１６個のバンドを順番に選択するように切り替え信号ＶＢ３〜ＶＢ０を生成して出力する。さらに、制御回路２６０は、周波数測定時には、第１カウンタ２２Ｎを１１ビットのカウンタとして動作させるとともに基準発振信号φｒｅｆ’の１周期ではなく例えば４周期のような長い期間におけるクロック数を計数するように第１カウンタ２２Ｎを制御する。また、制御回路２６０は、周波数測定時には、第２カウンタ２２Ａの動作を停止させ、プリスケーラ２２の分周比の切り替えが行なわれないように制御する。これによって、周波数測定時には、プリスケーラ２２は１／６４のみの分周動作を行なうようにされる。
この実施例において、周波数測定時に基準発振信号φｒｅｆ’の１周期ではなく４周期にわたって計数動作させるようにしているのは、測定精度を高くするためである。すなわち、プリスケーラ２１が設けられていることによって、φｒｅｆ’の１周期の測定でカウンタ２２Ｎにおいて生じる最大誤差つまりφｒｅｆ’の１周期の測定でカウンタ２２Ｎが１パルスカウントエラーを起こしたとすると、そのときの誤差はプリスケーラ２１の分周比である６４倍に拡大される。そのため、基準発振信号φｒｅｆ’が４００ｋＨｚの場合にはカウンタ２２Ｎの最大誤差は２５，６ＭＨｚ（＝４００ｋＨｚ×６４）であるが、４周期の測定でカウンタ２２Ｎにおいて生じる誤差は１／４の約６．４ＭＨｚに低減される。
周波数測定時に第１カウンタ２２Ｎによって計数された１１ビットの計数値は記憶回路１８のいずれかのレジスタに格納される。そして、この格納された値は、ＰＬＬ動作時には、上位８ビットが整数部とみなされて使用バンド決定回路１９において、外部から供給される第１カウンタ２２Ｎの設定コードＮ８〜Ｎ０と比較される。また、記憶回路１８のレジスタに格納された値のうち下位２ビットは小数部とみなされて使用バンド決定回路１９において、外部から供給される第２カウンタ２２Ａの設定コードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４と比較される。
使用バンド決定回路１９は、コンパレータとイクスクルーシブＯＲゲートなどから構成されおり、記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０およびＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドを決定し、そのバンドを選択するようなバンド切り替えコードＶＢ３〜ＶＢ０が生成されてＲＦＶＣＯ２５０に供給される。ＲＦＶＣＯ２５０は、ＧＳＭのような通信システムに使用されるＰＬＬ回路の場合には、各バンドがＧＳＭのチャンネル間隔に応じて例えば４００ｋＨｚのような間隔に設定される。
以下、この実施例のＰＬＬ回路における制御回路２６０による周波数測定および周波数特性の補正の手順を説明する。なお、このＲＦＶＣＯの周波数測定と測定結果に基づく周波数特性の補正は、例えばアイドルモード中にベースバンド回路３００から所定のコマンドが入力される度に行なわれる。
制御回路２６０は、ＲＦＶＣＯ２５０の周波数測定が開始されると、先ずスイッチＳＷ０を切り替えてループフィルタ１６に直流電圧ＶＤＣを供給する。そして、ループフィルタ１６の電圧Ｖｃが安定し、ＲＦＶＣＯ２５０の発振周波数が安定するのを待つ。次に、プリスケーラ２１の分周比を１／６４に固定するとともに、第１カウンタ２２Ｎが１１ビットカウンタとして動作するように設定する。それから、選択バンドを示すポインタを参照してＲＦＶＣＯ２５０のバンドを選択するコードＶＢ３〜ＶＢ０を出力する。ここで、最初に選択されるバンドは、例えば周波数範囲が最も低いＢＡＮＤ０である。
次に、第１カウンタ２２Ｎを基準発振信号φｒｅｆ’の４周期にわたって計数動作させ、カウンタの計数値を記憶回路１８のいずれかのレジスタに格納する。最初に格納されるレジスタは第１レジスタＲＥＧ０である。それから、全てのバンドの周波数測定を終了したか判定する。ここで、終了していなければ選択バンドを示すポインタの値を加算（＋１）して上記の動作を繰り返す。
その後、スタンバイ状態で送受信開始に伴いベースバンド回路から使用チャネルに応じた周波数設定値が供給されると、使用バンド決定回路１９においてその周波数設定値に基づいて記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０およびＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドが決定され、ＲＦＶＣＯ２５０にバンド選択信号ＶＢ３〜ＶＢ０が供給されて周波数特性が補正される。
図１の実施例の高周波ＩＣ２００においては、中間周波数用ＶＣＯ（ＩＦＶＣＯ）２３０と送信用ＶＣＯ（ＴＸＶＣＯ）２４０に関しても周波数測定機能と測定結果に基づく周波数特性の補正機能が設けられている。しかも、これらの機能を共通の回路により実行できるように構成することで、回路規模の増加を抑制している。ＩＦＶＣＯ２３０とＴＸＶＣＯ２４０の周波数測定機能と、測定結果に基づく周波数特性の補正機能を実現する構成は、ＲＦＶＣＯ２５０の周波数測定機能と補正機能とほぼ同様であるので説明は省略する。本発明は、ＲＦＶＣＯ２５０に関してのみ周波数測定機能と補正機能が設けられている高周波ＩＣに対しても有効である。
本実施例の高周波ＩＣは、ＲＦＶＣＯ２５０の各バンドの周波数測定値を記憶する上記記憶回路１８に記憶されている値および中間周波数用ＶＣＯ（ＩＦＶＣＯ）２３０と送信用ＶＣＯ（ＴＸＶＣＯ）２４０の各バンドの周波数測定値を記憶する図示しない記憶回路に記憶されている値が、電源遮断時等にチップ外部へ読み出されて外部のメモリに記憶され、電源再投入時には逆に外部メモリに退避されていた測定値を記憶回路１８に復帰できるように構成されている。
記憶回路１８等からの測定値の読出しを可能にするため、ＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１には、記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５を順に選択する信号を生成するカウンタ３１と、並列に読み出された測定値をシリアルデータに変換し、逆に外部からシリアルに入力されたデータをパラレルデータに変換してレジスタに供給するシリアル／パラレル変換回路３２とが設けられている。特に制限されるものでないが、カウンタ３１とシリアル／パラレル変換回路３２は、基準発振回路２６４により生成される基準発振信号φｒｅｆによって動作される。
本実施例の高周波ＩＣ２００は、待ち受け時のような送信も受信も行なわないアイドルモード、送信や受信の直前にＰＬＬを起動してロックさせるウォームアップモード、受信系回路を動作させて信号の受信を行なう受信モード、送信系回路を動作させて信号の送信を行なう送信モードのような複数の動作モードを備えている。そして、これらのモードは、ベースバンドＩＣ３００から高周波ＩＣ２００の制御回路２６０に対して供給されるコマンドによって開始される。コマンドは例えば８ビットや１６ビットのような所定のビット長のコード（以下、Ｗｏｒｄと記す）によって構成されており、予め複数種類のコマンドコードが用意されている。
図５には、本実施例の高周波ＩＣ２００とこれを制御するベースバンドＬＳＩ３００や高周波ＩＣから読み出されたデータを記憶するメモリを有する他の半導体チップ４００との関係が示されている。図５の実施例においては、上記記憶回路１８に記憶されている値を電源遮断時等に退避するスタックメモリを提供する半導体チップ４００として、内部メモリ４１０を有するシングルチップマイコン（ＣＰＵ）が用いられており、高周波ＩＣ２００にはＣＰＵ４００とシリアル通信でデータを送受信するための端子２７２が設けられている。
このデータ入出力端子２７２は既存の他の端子（例えばＲＦ−ＰＬＬを高速でロックさせるための電圧を生成する外付け抵抗を接続するための端子：図８の端子「３９」参照）と兼用させることができる。５００は、高周波ＩＣ２００の電源電圧Ｖｃｃを発生するＤＣ−ＤＣコンバータのようなスイッチング・レギュレータ、２８１は基準発振回路２６４の一部を構成する水晶振動子や容量素子などの素子からなる外付け回路、２７１は基準発振回路２６４で生成された発振信号を外部の同期用クロックとして出力する外部端子である。
この実施例においては、ＣＰＵ４００がベースバンドＩＣ３００に対して高周波ＩＣ２００の電源をオフするように指令するコマンドを送ると、ベースバンドＩＣ３００が高周波ＩＣ２００の制御回路２６０に対して記憶回路１８に記憶されている測定値を外部へ出力するように指令を与える。すると、制御回路２６０からの制御信号によってカウンタ３１がレジスタ指定信号を順次生成して記憶回路１８からデータの読み出しを行ない、読み出されたデータはシリアル／パラレル変換回路３２でシリアルデータに変換されて外部端子２７２へ出力され、ＣＰＵ４００がそのデータをシリアルポート等を介して内部に取り込み、内部メモリ（ＲＡＭもしくはフラッシュメモリのような書替え可能な不揮発性メモリ）４１０等に格納する。また、高周波ＩＣ２００の電源を再投入する際には外部のメモリに退避されていたデータが元の記憶回路１８等に復帰される。
この実施例では、高周波ＩＣ２００の電源のオフはＣＰＵ４００からベースバンドＩＣ３００へのコマンドによってなされるので、ＣＰＵ４００は電源オフコマンドを発行した後、所定時間経過したのを見計らってシリアルポートからデータを取り込めば良く、ＣＰＵ４００から高周波ＩＣ２００に対して何らコマンドや制御信号を送る必要がない。外部のメモリに退避されていたデータを戻す場合も同様である。
以下、本実施例の高周波ＩＣを用いた図５の無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）の手順および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順について、図６および図７を用いて詳細に説明する。
システムの電源が投入されるとレギュレータ５００が起動され、高周波ＩＣ２００に対して電源の供給が開始される。電源の立上り後にベースバンドＩＣ３００から高周波ＩＣ２００に対して例えばビットＢ１，Ｂ０が［００］に設定された“Ｗｏｒｄ１”なるコマンドが供給されると、制御回路２６０によって高周波ＩＣ２００内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣ２００はアイドルモード（コマンド待ち状態）に入る（図６ステップＳ１，図７タイミングｔ１）。このアイドルモードでは、各ＶＣＯの発振動作は停止される。その後、ベースバンドＩＣ３００からのＶＣＯの測定を指示する所定のビットコードからなるコマンド（Ｗｏｒｄ７）を受けると、高周波ＩＣ２００内の各ＶＣＯの周波数測定処理が行なわれる（ステップＳ２，図７タイミングｔ２）。
実施例の高周波ＩＣ２００においては、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０の各バンドの周波数測定は並行して行なわれる。ここで、ＲＦＶＣＯ２５０は１６バンド、ＩＦＶＣＯ２３０は８バンドであるため、ＩＦＶＣＯ２３０の周波数測定の方が早く終了する（図７タイミングｔ３）。すると、ＩＦＶＣＯ２３０の周波数測定に使用したカウンタを用いた送信用ＴＸＶＣＯ２４０ａの周波数測定を行ない、それが終了すると、ＴＸＶＣＯ２４０ｂの周波数測定を行なう（図７タイミングｔ４）。なお、ＩＦＶＣＯ２３０に関しては、その周波数測定終了時点で直ちに使用バンドの選択を行なうようにされている。
ベースバンドＩＣ３００は“Ｗｏｒｄ７”の送信後、適当な時間が経過すると初期設定を指令する“Ｗｏｒｄ５，６”を送って来る。ＴＸＶＣＯ２４０ｂの周波数測定が終了すると、終了が制御回路２６０に通知されるように構成されており、制御回路２６０は測定終了後に高周波ＩＣ２００内部を送受信動作のために初期設定する（ステップＳ３，図７タイミングｔ５）。
この初期設定が終了すると、ベースバンドＩＣ３００から高周波ＩＣ２００に対して、カウンタ２２に設定する値（使用チャネルの周波数情報）を含むコマンド“Ｗｏｒｄ１”が供給され、制御回路２６０はＶＣＯを起動するウォームアップモードに入る（ステップＳ４，図７タイミングｔ６，ｔ８）。このコマンドには送信または受信を指示するビット［ＴＲ］も含まれており、そのビットに応じて受信の時はベースバンドからの周波数情報と記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）に記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０の使用バンドを選択するとともにカウンタ２２に周波数値を設定する。そして、ＲＦＶＣＯ２５０を発振動作させ、受信用ＰＬＬループをロック状態にさせる。
また、送信の時はベースバンドＩＣ３００からの周波数情報と記憶回路１８等に記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０とＴＸＶＣＯ２４０の使用バンドを選択するとともに、カウンタ２２等に周波数値を設定する。そして、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０を発振動作させ、ＲＦＰＬＬおよびＩＦＰＬＬループをロック状態にさせる。ＴＸＶＣＯ２４０ａまたは２４０ｂのいずれを使用するかは、ベースバンドＩＣ３００から供給されるコマンドに含まれる所定のコードで決定される。さらに、このウォームアップモードでは制御回路２６０は、オフセットキャンセル回路２１３を起動させて高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットキャンセルを行なわせる。
その後、前記コマンド“Ｗｏｒｄ１”内のビット［ＴＲ］の応じてベースバンドＩＣ３００から高周波ＩＣ２００に対して、受信動作を指令する“Ｗｏｒｄ２”または送信動作を指令する“Ｗｏｒｄ３”を送って来る。“Ｗｏｒｄ２”を受信すると、制御回路２６０は受信モードに入り、受信系回路ＲＸＣを動作させて受信信号の増幅、復調を行なわせる（ステップＳ５，図７タイミングｔ７）。また、制御回路２６０は、ＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ１などの切替え制御も行なう。
一方、“Ｗｏｒｄ３”を受信すると、制御回路２６０は送信モードに入り、送信信号の変調、増幅を行なわせる（ステップＳ６，図７タイミングｔ９）。また、制御回路２６０は、送信切替えスイッチＳＷ４をオンさせると共に、ＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ２などの切替え制御も行なう。なお、上記受信モードおよび送信モードは、それぞれタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。
通常は上記“Ｗｏｒｄ１”と“Ｗｏｒｄ２”による受信モードまたは“Ｗｏｒｄ１”と“Ｗｏｒｄ３”による送信モードを繰返し実行するが、ＣＰＵ４００がベースバンドＩＣ３００に対して高周波ＩＣ２００の電源オフを指令するコマンドを送ると、ベースバンドＩＣ３００は高周波ＩＣ２００に対して、データのリード／ライトを指令するコマンド“Ｗｏｒｄ０”を送って来る（図７タイミングｔ１０）。
このコマンド“Ｗｏｒｄ０”には、記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に記憶されている測定値のリード／ライトを示すビット［ｗｒ］が含まれており、制御回路２６０は“Ｗｏｒｄ０”のビット［ｗｒ］を参照して［０］ならばそのままターンオフ状態に移行し、［ｗｒ］が［１］なら記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に記憶されている測定値を読み出して外部端子２７１より出力させる（ステップＳ７，Ｓ８）。出力されたデータはＣＰＵ４００によってＣＰＵの内部メモリ４１０に格納される。
続いて、ベースバンドＩＣ３００はスイッチング・レギュレータ５００に対してその動作を停止させる信号Ｐ−ＯＦＦを送る（ステップＳ９）。すると、レギュレータ５００は動作を停止して高周波ＩＣ２００に対する電源電圧Ｖｃｃの供給が停止され、高周波ＩＣ２００はターンオフ状態に移行する（ステップＳ１０）。なお、高周波ＩＣ２００がターンオフされても、ベースバンドＩＣ３００とＣＰＵ４００は動作を継続する。
その後、ベースバンドＩＣ３００がスイッチング・レギュレータ５００に対して動作開始信号Ｐ−ＯＮを送る（ステップＳ１１）と、レギュレータ５００は動作を開始して高周波ＩＣ２００に対して電源電圧Ｖｃｃを供給し、高周波ＩＣ２００はターンオンする（ステップＳ１２）。そして、ベースバンドＩＣ３００は高周波ＩＣ２００に対してデータのリード／ライトを示すビット［ｗｒ］を含むコマンド“Ｗｏｒｄ０”を送る。また、このコマンド“Ｗｏｒｄ０”でビット［ｗｒ］を“リード”を示す［１］にしたときには、続けてアイドルモードへの移行を指示するコマンド“Ｗｏｒｄ１”を送る。一方、コマンド“Ｗｏｒｄ０”でビット［ｗｒ］を“ライト”を示す［０］にしたときには、続けて初期設定を指令するコマンド“Ｗｏｒｄ５，６”を送る。
すると、制御回路２６０はステップＳ１３でコマンド“Ｗｏｒｄ０”のビット［ｗｒ］を参照して［０］ならばＣＰＵ４００によって内部メモリ４１０から読み出された退避データを外部端子２７１より取り込み、記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に格納する（ステップＳ１４）。その後、ステップＳ３へ移行し、ベースバンドＩＣ３００からの初期設定を指令するコマンド“Ｗｏｒｄ５，６”を受けて、高周波ＩＣ２００内部を送受信動作のために初期設定させる。
一方、高周波ＩＣ２００の制御回路２６０は、ステップＳ１３で［ｗｒ］が［１］と判定したなら、続くコマンド“Ｗｏｒｄ１”を受けてステップＳ１のアイドルモードへ移行し、その後各ＶＣＯの周波数測定を指示するコマンド“Ｗｏｒｄ７”を受けて周波数の測定を行なう（ステップＳ２）。通常はビット［ｗｒ］は［０］に設定され外部メモリに退避したデータが記憶回路１８等に復帰される動作が行なわれると考えられるが、ビット［ｗｒ］があることによって、必要に応じていつでも高周波ＩＣ２００にＶＣＯの周波数の測定を実行させることができ、高周波ＩＣ２００の信頼性が向上する。
なお、図６においては、高周波ＩＣ２００の電源が再投入された際に先ず外部メモリに退避していたデータを記憶回路１８等に復帰させる処理（ステップＳ１４，Ｓ１５）をしてから初期設定（ステップＳ３）を行なっているが、初期設定（ステップＳ３）の後で復帰処理（ステップＳ１４，Ｓ１５）を行なうようにしても良い。さらに、ＰＬＬの起動を指令するコマンド“Ｗｏｒｄ１”に含まれる送信または受信を示すビット［ＴＲ］を参照してウォームアップを行なっている間に復帰処理（ステップＳ１４，Ｓ１５）を行なうようにすることも可能である。この場合、受信または送信に応じてそれぞれのＶＣＯに対応した測定データのみを記憶回路１８等に復帰させるようにしても良い。
図８には、本発明を適用した高周波ＩＣ２００の他の実施例を示す。図８において、図１や図２に示されている回路や信号には同一の符号を付して重複した説明は省略する。特に制限されるものでないが、この実施例の高周波ＩＣ２００では各回路間の電源ラインを介したノイズの回込みを防止するため複数の電源ピン（ＶＣＣ）とグランドピン（ＧＮＤ）が設けられている。
この実施例の高周波ＩＣ２００は、記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に記憶されている周波数測定値を、専用の外部端子（図６の端子２７１に相当）を用いずに、ベースバンドＩＣ３００との間でコマンド等のシリアルデータＳＤＡＴＡの送受信のために設けられている端子（図８の符号「３２」の端子）を用いて外部へ読み出すようにしたものである。
図８には示されていないが、制御回路２６０と各ＰＬＬ回路の記憶回路１８等との間にはデータを転送する信号線が設けられる。この信号線は１本でも良いし、レジスタＲＥＧ０〜ＲＥＧ１５のビット数に対応した本数の信号線群（バス）であっても良い。なお、図８において、符号２８１は基準発振回路２６４の一部を構成する水晶振動子や容量素子などの素子からなる外付け回路、２８２はＩＦシンセサイザ２６２とともにＩＦ用ＰＬＬ回路を構成するＩＦ用ループフィルタである。
ベースバンドＩＣ３００が内部メモリを有する場合には高周波ＩＣ２００から読み出されたデータはベースバンドＩＣ３００の内部メモリ３１０に格納しても良いし、ベースバンドＩＣ３００が内部メモリを有していない場合や内部メモリがあってもその記憶容量が充分でない場合にはベースバンドＩＣ３００を経由してＣＰＵ４００へ転送しＣＰＵの内部メモリ４１０に格納するようにしても良い。ベースバンドＩＣの機能をＣＰＵにより行なうシステムでは、高周波ＩＣ２００の電源オフ時に高周波ＩＣ２００から読み出されたデータはベースバンドＩＣ３００の内部メモリ３１０に格納される。
上記のようにして高周波ＩＣ２００の電源オフ時に外部のメモリに退避された周波数測定値は、高周波ＩＣ２００への電源再投入時に上記と逆のルートで元の記憶回路１８等に復帰される。第１の実施例とはデータ（測定値）のルートが異なるだけで、データの退避／復帰の手順は図６に示されているフローチャートと同一とされる。記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等に記憶されている周波数測定値の読出しと書込みは、例えばデータのリード／ライトを示すコマンド“Ｗｏｒｄ０”に設けられているデータ格納フィールドに入れて行なうようにすることができる。
なお、図８において、符号ＤＩＶＯＮが付された端子「４２」は、基準発振回路２６４で生成され外部端子２７１に出力されるクロックをそのまま出力するか１／２分周して出力するか制御する信号もしくは電圧が印加される端子であり、これにより外部端子２７１に出力されるクロックの周波数を１３ＭＨｚまたは２６ＭＨｚのいずれかに設定することができる。
図９には、本発明を適用した高周波ＩＣ２００の第３の実施例を示す。図９においては、図５に示されている回路や信号と同一の回路や信号には同一の符号を付して重複した説明は省略する。この実施例の高周波ＩＣ２００は、電源オフ時に保護したいデータが格納されている記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等の記憶回路および基準発振回路２６４と、それ以外の回路とで電源ラインおよび電源端子を分離したものである。
また、これに応じて、この高周波ＩＣ２００を用いた通信システムではレギュレータに関しても、記憶回路用の電源電圧Ｖｃｃ１を供給する第１のレギュレータ５００の他に、記憶回路以外の回路に電源電圧Ｖｃｃ２を供給する第２のレギュレータ５１０とを設けられている。ベースバンドＩＣ３００には、記憶回路用の第１のレギュレータ５００で生成された電源電圧Ｖｃｃ１が供給される。待ち受け時等消費電力を下げたい場合においては、ベースバンドＩＣ３００から第２のレギュレータ５１０に対してのみオフ信号Ｐ−ＯＦＦが与えられて、第２のレギュレータ５１０が動作を停止して電源電圧Ｖｃｃ２の供給を停止する。
この実施例においては、記憶回路１８等の電源電圧がチップの電源オフ時にも供給されバックアップされるので、電源オフ時に記憶回路に格納されている周波数測定値をチップ外部へ退避する必要がない。そのため、記憶回路１８から順次データを読み出すための信号を生成するカウンタ３１やシリアル／パラレル変換回路３２、データを入出力する外部端子２７２も不要とされる。
さらに、本実施例の高周波ＩＣ２００は基準発振回路２６４に対しても記憶回路１８等バックアップされる回路と同一の電源電圧Ｖｃｃ１が供給され、高周波ＩＣ２００の電源オフ時にもクロック信号を生成して外部のチップの動作クロックとして外部端子２７１より出力するように構成されている。従って、この外部端子２７１より出力されるクロック（１３ＭＨｚまたは２６ＭＨｚ）をベースバンドＩＣ３００やＣＰＵ４００の動作クロックとして使用することで、別途ベースバンドＩＣ３００やＣＰＵ４００の動作クロックを生成する回路を設けなくて済むという利点がある。
図１０には、図９の実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）の手順および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順が示されている。図１０の手順は、図６に示されている第１実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および高周波ＩＣの電源遮断／復帰動作の手順とほぼ同じである。
図１０の手順が図６の手順と異なる点は、高周波ＩＣの電源オフの直前に記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等に格納されているデータを読み出すステップＳ８と、高周波ＩＣの電源再投入後に外部メモリから退避データを記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等に復帰させるステップＳ１４，Ｓ１５がない点と、電源オフ・ステップＳ９ではレギュレータ５１０のみをオフし、その後電源再投入のステップＳ１１ではレギュレータ５１０をオンさせる点にある。この実施例ではステップＳ７の［ｗｒ］の判定は省略することができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記第１の実施例では、記憶回路１８等に記憶されているデータを外部へリードし、かつ外部からライトするための端子２７２を設けているが、この端子はデータのリードのみ可能であるように構成してもよい。この場合、記憶回路１８等への退避データのライトは、例えばベースバンドＩＣ３００からシリアルデータＳＤＡＴＡ，クロックＣＬＫおよび制御信号ＬＥを使用して行なうようにすることができる。端子２７２がデータのリードのみ可能に構成された高周波ＩＣ２００であっても、読み出されたデータを解析して内蔵ＶＣＯの特性を解析するのに利用することができるという利点がある。
また、前記実施例では、受信用ＶＣＯと送信用ＶＣＯと中間周波数用ＶＣＯの３つのＶＣＯが変復調回路と共に１つの半導体チップ上に形成された高周波ＩＣについて説明したが、本発明はいずれか１つのＶＣＯが変復調回路と共に１つの半導体チップ上に形成された高周波ＩＣにおいても適用することができる。
さらに、前記実施例では、記憶回路１８にはＲＦＶＣＯ２５０の１６バンドのそれぞれについて測定された周波数を記憶するため１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられているとしたが、１５個のレジスタＲＥＧ０〜ＲＥＧ１４を設けて１５個のバンドＢａｎｄ０〜Ｂａｎｄ１４についてのみ測定を行なって記憶させ、外部からの周波数設定値に対応する測定値がレジスタＲＥＧ０〜ＲＥＧ１４に存在しない場合には自動的に１６番目のバンドＢａｎｄ１５が選択されるように構成しても良い。ＩＦＶＣＯおよびＴＸＶＣＯについても同様である。このようにレジスタの数を減らすことによりチップサイズを低減できるとともに、測定値の読出し書込み時間も短縮できる。
図２は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）におけるＲＦＶＣＯを含むＰＬＬ回路の一実施例を示すブロック図である。
図３は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）における電圧制御発振回路（ＶＣＯ）の一実施例を示す回路図である。
図４は、ＲＦＶＣＯの周波数可変範囲を連続的に変化させる場合と複数の帯域に分けて変化させる場合における制御電圧Ｖｃと発振周波数ｆＲＦとの関係を示すグラフである。
図５は、ＲＦＰＬＬ回路の概略構成とＲＦＶＣＯの周波数測定値を記憶する記憶回路のデータを外部へ読み出す仕組みの一例を示すブロック図である。
図６は図２の実施例の高周波ＩＣを用いた図５の無線通信システムにおける各ＶＣＯの周波数測定および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順を示すフローチャートである。
図７は、図２の実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）のタイミングを示すタイミングチャートである。
図８は、本発明の第２の実施例の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの要部の構成例を示すブロック図である。
図９は、本発明の第３の実施例の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの要部の構成例を示すブロック図である。
図１０は、図９の実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順を示すフローチャートである。
発明を実施するため最良の形態
次に、本発明の実施例について図面を用いて説明する。
図１は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
図１において、１００は信号電波の送受信用アンテナ、１１０は送受信切り替え用のスイッチ、１２０ａ〜１２０ｃは受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ、１３０は送信信号を増幅する高周波電力増幅回路、２００は受信信号を復調したり送信信号を変調したりする高周波ＩＣ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）である。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、高周波フィルタは、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ｃとが設けられる。ＧＳＭ８５０とＧＳＭ９００は周波数帯が近いので、この実施例では共通のフィルタ１２０ａが用いられる。
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
受信系回路ＲＸＣは、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃと、高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周し互いに９０°位相がずれた直交信号を生成する移相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃで増幅された受信信号に移相分周回路２１１で分周された直交信号を合成することで復調を行なうミキサからなる復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ１が接続された構成を有しており、Ｉ信号を増幅してベースバンド回路３００へ出力する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ２が接続された構成を有しており、Ｑ信号を増幅してベースバンド回路３００へ出力する。
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φＩＦを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する移相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φＴＸを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φＴＸをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周した信号φＲＦ’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号ＴＸＩＦとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
なお、ループフィルタ２３８を構成する抵抗および容量は、外付け素子として実施例の高周波ＩＣの外部端子に接続される。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。このように発振回路を２つ設けているのは、送信用発振回路は、高周波用発振回路２５０や中間周波数の発振回路２３０に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φｒｅｆを生成する基準発振回路（ＶＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、位相比較回路とチャージポンプとループフィルタなどで構成される。
なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は比較的安価に手に入るからである。
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００はマイクロプロセッサなどから構成される。
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波用発振回路（ＲＦＶＣＯ）２５０や中間周波数の発振回路（ＩＦＶＣＯ）２３０におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
この実施例では、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成される。本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数φＲＦを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
表１は、本実施例のクウォッドバンド用の高周波ＩＣにおける中間周波用発振回路（ＩＦＶＣＯ）２３０、送信用発振回路（ＴＸＶＣＯ）２４０および高周波用発振回路（ＲＦＶＣＯ）２５０の発振信号φＩＦ，φＴＸ，φＲＦの周波数の設定例を示す。
一方、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆＲＦは、送信モードでは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３６に供給される。
オフセットミキサ２３６では、このφＲＦ’と送信用発振回路１３０からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号が出力され、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φＲＦ’の周波数（ｆＲＦ／４）と変調信号ＴＸＩＦの周波数（ｆＴＸ）の差に相当する周波数で発振するように制御される。これが、いわゆるオフセットＰＬＬ方式と呼ばれるシステムにおける送信動作である。
図２には、ＶＣＯの周波数測定機能と測定結果に基づいてＶＣＯの周波数特性を補正する機能を備えたＰＬＬ回路の具体例が示されている。
図２において、２５０は高周波用発振回路（ＲＦＶＣＯ）、また、１２はＲＦＶＣＯ２５０の発振信号φＲＦを分周する可変分周回路、１３は基準発振回路２６４からの基準発振信号φｒｅｆを１／６５に分周する固定分周回路、１４は上記可変分周回路１２と固定分周回路１３で分周された信号の位相を比較して位相差に応じた電圧ＵＰ，ＤＯＷＮを出力する位相比較器、１５はチャージポンプ、１６はループフィルタであり、チャージポンプ１５によってループフィルタ１６の容量素子がチャージアップされて上記ＲＦＶＣＯ２５０の制御電圧Ｖｃとして出力され、ＲＦＶＣＯ２５０が所定の周波数で発振動作されるＰＬＬループが構成されている。ループフィルタ１６を構成する容量や抵抗は外付け素子として接続される。
この実施例のＰＬＬ回路は、図２に示されているように、チャージポンプ１５とループフィルタ１６との間に、周波数測定時やＰＬＬ引込み時にチャージポンプ１５からの電圧Ｖｃの代わりに所定の直流電圧ＶＤＣをループフィルタ１６に供給可能なスイッチＳＷ０と、チャージポンプ１５に印加される直流電圧ＶＤＣを生成する直流電圧源１７が設けられている。また、可変分周回路１２により計数された値を記憶するレジスタなどからなる記憶回路１８と、該記憶回路１８に記憶されている周波数値と外部からカウンタ２２に設定される設定値Ｎ８〜Ｎ０およびＡ５，Ａ４とを比較してＲＦＶＣＯ２５０のバンド切り替え信号ＶＢ３〜ＶＢ０を生成する使用バンド決定回路１９等が設けられている。なお、この使用バンド決定回路１９は前記制御回路２６０の一部として構成することも可能である。測定時の直流電圧ＶＤＣを供給可能なスイッチＳＷ０は、ループフィルタ１６とＲＦＶＣＯ２５０との間に設けても良い。
周波数測定時、スイッチＳＷ０により供給される直流電圧ＶＤＣは、制御電圧Ｖｃの有効可変範囲内であればどのような電圧値であってもよい。本実施例では、制御電圧Ｖｃの可変範囲の上限値（Ｖｃｐ−ｍａｘ）が選択される。周波数測定中、直流電圧ＶＤＣは、バンドを切り替えても同一の値とされる。上記スイッチＳＷ０、可変分周回路１２、記憶回路１８および使用バンド決定回路１９は、前記制御回路２６０によって制御される。可変分周回路１２と固定分周回路１３、位相比較器１４、チャージポンプ１５、記憶回路１８および使用バンド決定回路１９により、図１に示されているＲＦシンセサイザ２６１が構成される。
ＲＦＶＣＯ２５０は、例えばＬＣ共振回路を用いた例えば図３に示すような発振回路で構成される。図３のＲＦＶＣＯ２５０は、ＬＣ共振回路を構成する容量素子Ｃ１１，Ｃ１２〜Ｃ４１，Ｃ４２が各々スイッチ素子ＳＷ１１〜ＳＷ１４を介して複数個並列に設けられており、そのスイッチ素子ＳＷ１１〜ＳＷ１４を上記バンド切り替え信号ＶＢ３〜ＶＢ０で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。
より具体的には、ＲＦＶＣＯ２５０は、互いのベースとコレクタが直流カットの容量Ｃ１，Ｃ２を介して交差結合された一対のバイポーラトランジスタＱ１，Ｑ２と、該トランジスタＱ１，Ｑ２の共通エミッタと接地点ＧＮＤとの間に接続された定電流源Ｉｃと、各トランジスタＱ１，Ｑ２のコレクタと電源電圧端子Ｖｃｃとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１，Ｑ２のコレクタ端子間に直列に接続された可変容量素子としてのバリキャップダイオードＤｖ１，Ｄｖ２とを有しており、上記ループフィルタ１６からの制御電圧Ｖｃによりこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
ＶＣＯがカバーすべき周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリキャップダイオードの容量値の変化のみで行なおうとすると、図４に破線Ａで示すように、Ｖｃ−ｆＲＦ特性が急峻になり、ＶＣＯの感度すなわち周波数変化量と制御電圧変化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱くなる。つまり、制御電圧Ｖｃに僅かなノイズがのっただけでＶＣＯの発振周波数ｆＲＦが大きく変化してしまう。
そこで、この実施例のＲＦＶＣＯ２５０は、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替え信号ＶＢ３〜ＶＢ０で使用する容量素子を切り替えてＣの値を例えば１６段階に変化させることで、図４に実線で示すように、複数のＶｃ−ｆＲＦ特性線に従った発振制御を行なえるように構成したものである。しかも、この実施例では、記憶回路１８と使用バンド決定回路１９とを設けたことにより、従来のＰＬＬ回路で行なわれている周波数の合わせ込みという調整作業が不要になっている。
すなわち、従来のＰＬＬ回路では、例えば図４のような複数のＶｃ−ｆＲＦ特性線を有するＶＣＯを構成する場合にも、ＶＣＯを動作させて周波数を測定し各複数のＶｃ−ｆＲＦ特性線が所定の初期値と所定の傾きとなるように、周波数の合わせ込みを行なっていた。これに対し、本実施例のＰＬＬ回路は、予めスイッチＳＷ０を切り替えて所定の直流電圧ＶＤＣをＲＦＶＣＯ２５０に印加して各バンドでの周波数を測定して記憶回路１８に記憶しておき、実際の使用に際しては、外部からカウンタ２２に与えられる指定バンドに応じた設定値Ｎ８〜Ｎ０およびＡ５，Ａ４と記憶回路１８に記憶されている測定値を比較して、その指定バンドの周波数範囲をカバーできるものを、図４のような複数（１６個）のＶｃ−ｆＲＦ特性線の中から１つだけ選んでその特性線に従って発振制御動作するように、ＲＦＶＣＯの切り替え（容量素子の切り替え）を行なうようにする。
このような方式によれば、予めカバーしたい周波数範囲よりもバラツキを考慮した分だけ少し広めの範囲をカバーするとともに、図４のように１６段階のＶｃ−ｆＲＦ特性線を隣接するもの同士で少しずつ（望ましくは半分ずつ）周波数範囲が重なるようにＲＦＶＣＯを設計しておけば、必ず指定された周波数範囲をカバーできる特性線が存在することになる。従って、測定によって分かった実際の特性に基づいて、各指定バンドに対応しているものを選択すればよく、周波数の合わせ込みが不要となるとともに、予め使用バンドとＲＦＶＣＯの切り替え状態とを１対１で対応させておく必要がない。
可変分周回路１２は、ＲＦＶＣＯ２５０の発振信号を分周するプリスケーラ２１と、プリスケーラ２１で分周された信号をさらに分周する第１カウンタ２２Ｎおよび第２カウンタ２２Ａからなるモジュロカウンタ２２とにより構成されている。
プリスケーラ２１とモジュロカウンタ２２による分周の仕方は既に公知の技術である。プリスケーラ２１は、例えば１／６４分周と１／６５分周のように、分周比の異なる２種類の分周が可能に構成されており、第２カウンタ２２Ａのカウント終了信号で切り替えが行なわれる。第１カウンタ２２Ｎと第２カウンタ２２Ａはプログラマブルカウンタで、第１カウンタ２２Ｎには、所望の周波数（出力として得たいＶＣＯの発振周波数ｆＲＦ）を基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’とプリスケーラ２１の第１の分周比（実施例では６４）とで割り算したときの整数部が、また第２カウンタ２２Ａには、その余り（ＭＯＤ）が設定され、その設定された値を計数するとカウントを終了し、再度設定値のカウントを行なう。
具体的には、例えば基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’が４００ｋＨｚで、所望のＶＣＯの発振周波数ｆＲＦが３７８９．６ＭＨｚの場合を考えると、３７８９．６÷０．４÷６４＝１４８余り２であるので、第１カウンタ２２Ｎに設定される値Ｎは「１４８」で、第２カウンタ２２Ａに設定される値Ａは「２」である。このような値が設定された状態でプリスケーラ２１とモジュロカウンタ２２が動作すると、プリスケーラ２１は先ず１／６４分周動作をし、その出力を第２カウンタ２２Ａが設定値の「２」まで計数すると、第２カウンタ２２Ａからカウント終了信号ＭＣが出力され、この信号ＭＣによってプリスケーラ２１の動作が切り替えられ、再び第２カウンタ２２Ａが設定値の「２」を計数するまでプリスケーラ２１は１／６５分周で動作する。
このような動作をすることによって、モジュロカウンタ２２は整数比でなく、小数部を有する比で分周を行なうことができるようになる。実施例のＰＬＬ回路は、第１カウンタ２２Ｎの出力の周波数が基準発振信号φｒｅｆ’の周波数ｆｒｅｆ’（４００ｋＨｚ）と一致するようにフィードバックがかかってＲＦＶＣＯ２５０が発振制御されるため、第１カウンタ２２Ｎに設定される値Ｎが「１４８」で、第２カウンタ２２Ａに設定される値Ａが「２」である上記具体例の場合には、ＲＦＶＣＯ２５０の発振周波数ｆＲＦは、
ｆＲＦ＝（６４×１４８＋２）×ｆｒｅｆ’＝９４７４×４００＝３７８９６００
より、３７８９．６ＭＨｚとなる。
なお、第１カウンタ２２Ｎと第２カウンタ２２Ａは実際にはバイナリカウンタで構成されるので、第１カウンタ２２Ｎに設定される値Ｎと第２カウンタ２２Ａに設定される値Ａは、バイナリコードで与えられる。この実施例では、特に制限されるものでないが、ＰＬＬ動作時には第１カウンタ２２Ｎは９ビットカウンタとして、また第２カウンタ２２Ａは６ビットカウンタとして動作するため、第１カウンタ２２Ｎに設定される値は９ビットコードＮ８〜Ｎ０で、また第２カウンタ２２Ａに設定される値は、６ビットコードＡ５〜Ａ０で与えられるようにされる。
さらに、この実施例では、第１カウンタ２２Ｎは周波数の測定時には１１ビットのカウンタとして動作できるように構成されている。ＲＦＶＣＯ２５０は１６バンドすなわち１６段階で発振周波数を切り替えることができるように構成され、記憶回路１８にはこの１６バンドのそれぞれについて測定された周波数を記憶するため１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられている。また、使用バンド決定回路１９は、記憶回路１８のレジスタＲＥＧ０〜ＲＥＧ１５に記憶されている値と第１カウンタ２２Ｎに設定される９ビットコードＮ８〜Ｎ０および第２カウンタ２２Ａに設定される６ビットコードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４とを比較する１１ビットのコンパレータを備え、ＲＦＶＣＯ２５０に対するバンド切り替え信号として４ビットのコードＶＢ３〜ＶＢ０を出力するように構成されている。
制御回路２６０は、周波数測定時には、ＲＦＶＣＯ２５０に対して１６個のバンドを順番に選択するように切り替え信号ＶＢ３〜ＶＢ０を生成して出力する。さらに、制御回路２６０は、周波数測定時には、第１カウンタ２２Ｎを１１ビットのカウンタとして動作させるとともに基準発振信号φｒｅｆ’の１周期ではなく例えば４周期のような長い期間におけるクロック数を計数するように第１カウンタ２２Ｎを制御する。また、制御回路２６０は、周波数測定時には、第２カウンタ２２Ａの動作を停止させ、プリスケーラ２２の分周比の切り替えが行なわれないように制御する。これによって、周波数測定時には、プリスケーラ２２は１／６４のみの分周動作を行なうようにされる。
この実施例において、周波数測定時に基準発振信号φｒｅｆ’の１周期ではなく４周期にわたって計数動作させるようにしているのは、測定精度を高くするためである。すなわち、プリスケーラ２１が設けられていることによって、φｒｅｆ’の１周期の測定でカウンタ２２Ｎにおいて生じる最大誤差つまりφｒｅｆ’の１周期の測定でカウンタ２２Ｎが１パルスカウントエラーを起こしたとすると、そのときの誤差はプリスケーラ２１の分周比である６４倍に拡大される。そのため、基準発振信号φｒｅｆ’が４００ｋＨｚの場合にはカウンタ２２Ｎの最大誤差は２５，６ＭＨｚ（＝４００ｋＨｚ×６４）であるが、４周期の測定でカウンタ２２Ｎにおいて生じる誤差は１／４の約６．４ＭＨｚに低減される。
周波数測定時に第１カウンタ２２Ｎによって計数された１１ビットの計数値は記憶回路１８のいずれかのレジスタに格納される。そして、この格納された値は、ＰＬＬ動作時には、上位８ビットが整数部とみなされて使用バンド決定回路１９において、外部から供給される第１カウンタ２２Ｎの設定コードＮ８〜Ｎ０と比較される。また、記憶回路１８のレジスタに格納された値のうち下位２ビットは小数部とみなされて使用バンド決定回路１９において、外部から供給される第２カウンタ２２Ａの設定コードＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４と比較される。
使用バンド決定回路１９は、コンパレータとイクスクルーシブＯＲゲートなどから構成されおり、記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０およびＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドを決定し、そのバンドを選択するようなバンド切り替えコードＶＢ３〜ＶＢ０が生成されてＲＦＶＣＯ２５０に供給される。ＲＦＶＣＯ２５０は、ＧＳＭのような通信システムに使用されるＰＬＬ回路の場合には、各バンドがＧＳＭのチャンネル間隔に応じて例えば４００ｋＨｚのような間隔に設定される。
以下、この実施例のＰＬＬ回路における制御回路２６０による周波数測定および周波数特性の補正の手順を説明する。なお、このＲＦＶＣＯの周波数測定と測定結果に基づく周波数特性の補正は、例えばアイドルモード中にベースバンド回路３００から所定のコマンドが入力される度に行なわれる。
制御回路２６０は、ＲＦＶＣＯ２５０の周波数測定が開始されると、先ずスイッチＳＷ０を切り替えてループフィルタ１６に直流電圧ＶＤＣを供給する。そして、ループフィルタ１６の電圧Ｖｃが安定し、ＲＦＶＣＯ２５０の発振周波数が安定するのを待つ。次に、プリスケーラ２１の分周比を１／６４に固定するとともに、第１カウンタ２２Ｎが１１ビットカウンタとして動作するように設定する。それから、選択バンドを示すポインタを参照してＲＦＶＣＯ２５０のバンドを選択するコードＶＢ３〜ＶＢ０を出力する。ここで、最初に選択されるバンドは、例えば周波数範囲が最も低いＢＡＮＤ０である。
次に、第１カウンタ２２Ｎを基準発振信号φｒｅｆ’の４周期にわたって計数動作させ、カウンタの計数値を記憶回路１８のいずれかのレジスタに格納する。最初に格納されるレジスタは第１レジスタＲＥＧ０である。それから、全てのバンドの周波数測定を終了したか判定する。ここで、終了していなければ選択バンドを示すポインタの値を加算（＋１）して上記の動作を繰り返す。
その後、スタンバイ状態で送受信開始に伴いベースバンド回路から使用チャネルに応じた周波数設定値が供給されると、使用バンド決定回路１９においてその周波数設定値に基づいて記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜Ｎ０およびＡ５，Ａ４との比較結果からＲＦＶＣＯ２５０の使用バンドが決定され、ＲＦＶＣＯ２５０にバンド選択信号ＶＢ３〜ＶＢ０が供給されて周波数特性が補正される。
図１の実施例の高周波ＩＣ２００においては、中間周波数用ＶＣＯ（ＩＦＶＣＯ）２３０と送信用ＶＣＯ（ＴＸＶＣＯ）２４０に関しても周波数測定機能と測定結果に基づく周波数特性の補正機能が設けられている。しかも、これらの機能を共通の回路により実行できるように構成することで、回路規模の増加を抑制している。ＩＦＶＣＯ２３０とＴＸＶＣＯ２４０の周波数測定機能と、測定結果に基づく周波数特性の補正機能を実現する構成は、ＲＦＶＣＯ２５０の周波数測定機能と補正機能とほぼ同様であるので説明は省略する。本発明は、ＲＦＶＣＯ２５０に関してのみ周波数測定機能と補正機能が設けられている高周波ＩＣに対しても有効である。
本実施例の高周波ＩＣは、ＲＦＶＣＯ２５０の各バンドの周波数測定値を記憶する上記記憶回路１８に記憶されている値および中間周波数用ＶＣＯ（ＩＦＶＣＯ）２３０と送信用ＶＣＯ（ＴＸＶＣＯ）２４０の各バンドの周波数測定値を記憶する図示しない記憶回路に記憶されている値が、電源遮断時等にチップ外部へ読み出されて外部のメモリに記憶され、電源再投入時には逆に外部メモリに退避されていた測定値を記憶回路１８に復帰できるように構成されている。
記憶回路１８等からの測定値の読出しを可能にするため、ＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１には、記憶回路１８の各レジスタＲＥＧ０〜ＲＥＧ１５を順に選択する信号を生成するカウンタ３１と、並列に読み出された測定値をシリアルデータに変換し、逆に外部からシリアルに入力されたデータをパラレルデータに変換してレジスタに供給するシリアル／パラレル変換回路３２とが設けられている。特に制限されるものでないが、カウンタ３１とシリアル／パラレル変換回路３２は、基準発振回路２６４により生成される基準発振信号φｒｅｆによって動作される。
本実施例の高周波ＩＣ２００は、待ち受け時のような送信も受信も行なわないアイドルモード、送信や受信の直前にＰＬＬを起動してロックさせるウォームアップモード、受信系回路を動作させて信号の受信を行なう受信モード、送信系回路を動作させて信号の送信を行なう送信モードのような複数の動作モードを備えている。そして、これらのモードは、ベースバンドＩＣ３００から高周波ＩＣ２００の制御回路２６０に対して供給されるコマンドによって開始される。コマンドは例えば８ビットや１６ビットのような所定のビット長のコード（以下、Ｗｏｒｄと記す）によって構成されており、予め複数種類のコマンドコードが用意されている。
図５には、本実施例の高周波ＩＣ２００とこれを制御するベースバンドＬＳＩ３００や高周波ＩＣから読み出されたデータを記憶するメモリを有する他の半導体チップ４００との関係が示されている。図５の実施例においては、上記記憶回路１８に記憶されている値を電源遮断時等に退避するスタックメモリを提供する半導体チップ４００として、内部メモリ４１０を有するシングルチップマイコン（ＣＰＵ）が用いられており、高周波ＩＣ２００にはＣＰＵ４００とシリアル通信でデータを送受信するための端子２７２が設けられている。
このデータ入出力端子２７２は既存の他の端子（例えばＲＦ−ＰＬＬを高速でロックさせるための電圧を生成する外付け抵抗を接続するための端子：図８の端子「３９」参照）と兼用させることができる。５００は、高周波ＩＣ２００の電源電圧Ｖｃｃを発生するＤＣ−ＤＣコンバータのようなスイッチング・レギュレータ、２８１は基準発振回路２６４の一部を構成する水晶振動子や容量素子などの素子からなる外付け回路、２７１は基準発振回路２６４で生成された発振信号を外部の同期用クロックとして出力する外部端子である。
この実施例においては、ＣＰＵ４００がベースバンドＩＣ３００に対して高周波ＩＣ２００の電源をオフするように指令するコマンドを送ると、ベースバンドＩＣ３００が高周波ＩＣ２００の制御回路２６０に対して記憶回路１８に記憶されている測定値を外部へ出力するように指令を与える。すると、制御回路２６０からの制御信号によってカウンタ３１がレジスタ指定信号を順次生成して記憶回路１８からデータの読み出しを行ない、読み出されたデータはシリアル／パラレル変換回路３２でシリアルデータに変換されて外部端子２７２へ出力され、ＣＰＵ４００がそのデータをシリアルポート等を介して内部に取り込み、内部メモリ（ＲＡＭもしくはフラッシュメモリのような書替え可能な不揮発性メモリ）４１０等に格納する。また、高周波ＩＣ２００の電源を再投入する際には外部のメモリに退避されていたデータが元の記憶回路１８等に復帰される。
この実施例では、高周波ＩＣ２００の電源のオフはＣＰＵ４００からベースバンドＩＣ３００へのコマンドによってなされるので、ＣＰＵ４００は電源オフコマンドを発行した後、所定時間経過したのを見計らってシリアルポートからデータを取り込めば良く、ＣＰＵ４００から高周波ＩＣ２００に対して何らコマンドや制御信号を送る必要がない。外部のメモリに退避されていたデータを戻す場合も同様である。
以下、本実施例の高周波ＩＣを用いた図５の無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）の手順および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順について、図６および図７を用いて詳細に説明する。
システムの電源が投入されるとレギュレータ５００が起動され、高周波ＩＣ２００に対して電源の供給が開始される。電源の立上り後にベースバンドＩＣ３００から高周波ＩＣ２００に対して例えばビットＢ１，Ｂ０が［００］に設定された“Ｗｏｒｄ１”なるコマンドが供給されると、制御回路２６０によって高周波ＩＣ２００内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣ２００はアイドルモード（コマンド待ち状態）に入る（図６ステップＳ１，図７タイミングｔ１）。このアイドルモードでは、各ＶＣＯの発振動作は停止される。その後、ベースバンドＩＣ３００からのＶＣＯの測定を指示する所定のビットコードからなるコマンド（Ｗｏｒｄ７）を受けると、高周波ＩＣ２００内の各ＶＣＯの周波数測定処理が行なわれる（ステップＳ２，図７タイミングｔ２）。
実施例の高周波ＩＣ２００においては、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０の各バンドの周波数測定は並行して行なわれる。ここで、ＲＦＶＣＯ２５０は１６バンド、ＩＦＶＣＯ２３０は８バンドであるため、ＩＦＶＣＯ２３０の周波数測定の方が早く終了する（図７タイミングｔ３）。すると、ＩＦＶＣＯ２３０の周波数測定に使用したカウンタを用いた送信用ＴＸＶＣＯ２４０ａの周波数測定を行ない、それが終了すると、ＴＸＶＣＯ２４０ｂの周波数測定を行なう（図７タイミングｔ４）。なお、ＩＦＶＣＯ２３０に関しては、その周波数測定終了時点で直ちに使用バンドの選択を行なうようにされている。
ベースバンドＩＣ３００は“Ｗｏｒｄ７”の送信後、適当な時間が経過すると初期設定を指令する“Ｗｏｒｄ５，６”を送って来る。ＴＸＶＣＯ２４０ｂの周波数測定が終了すると、終了が制御回路２６０に通知されるように構成されており、制御回路２６０は測定終了後に高周波ＩＣ２００内部を送受信動作のために初期設定する（ステップＳ３，図７タイミングｔ５）。
この初期設定が終了すると、ベースバンドＩＣ３００から高周波ＩＣ２００に対して、カウンタ２２に設定する値（使用チャネルの周波数情報）を含むコマンド“Ｗｏｒｄ１”が供給され、制御回路２６０はＶＣＯを起動するウォームアップモードに入る（ステップＳ４，図７タイミングｔ６，ｔ８）。このコマンドには送信または受信を指示するビット［ＴＲ］も含まれており、そのビットに応じて受信の時はベースバンドからの周波数情報と記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）に記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０の使用バンドを選択するとともにカウンタ２２に周波数値を設定する。そして、ＲＦＶＣＯ２５０を発振動作させ、受信用ＰＬＬループをロック状態にさせる。
また、送信の時はベースバンドＩＣ３００からの周波数情報と記憶回路１８等に記憶されている周波数測定結果に基づいてＲＦＶＣＯ２５０とＴＸＶＣＯ２４０の使用バンドを選択するとともに、カウンタ２２等に周波数値を設定する。そして、ＲＦＶＣＯ２５０とＩＦＶＣＯ２３０を発振動作させ、ＲＦＰＬＬおよびＩＦＰＬＬループをロック状態にさせる。ＴＸＶＣＯ２４０ａまたは２４０ｂのいずれを使用するかは、ベースバンドＩＣ３００から供給されるコマンドに含まれる所定のコードで決定される。さらに、このウォームアップモードでは制御回路２６０は、オフセットキャンセル回路２１３を起動させて高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットキャンセルを行なわせる。
その後、前記コマンド“Ｗｏｒｄ１”内のビット［ＴＲ］の応じてベースバンドＩＣ３００から高周波ＩＣ２００に対して、受信動作を指令する“Ｗｏｒｄ２”または送信動作を指令する“Ｗｏｒｄ３”を送って来る。“Ｗｏｒｄ２”を受信すると、制御回路２６０は受信モードに入り、受信系回路ＲＸＣを動作させて受信信号の増幅、復調を行なわせる（ステップＳ５，図７タイミングｔ７）。また、制御回路２６０は、ＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ１などの切替え制御も行なう。
一方、“Ｗｏｒｄ３”を受信すると、制御回路２６０は送信モードに入り、送信信号の変調、増幅を行なわせる（ステップＳ６，図７タイミングｔ９）。また、制御回路２６０は、送信切替えスイッチＳＷ４をオンさせると共に、ＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ２などの切替え制御も行なう。なお、上記受信モードおよび送信モードは、それぞれタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。
通常は上記“Ｗｏｒｄ１”と“Ｗｏｒｄ２”による受信モードまたは“Ｗｏｒｄ１”と“Ｗｏｒｄ３”による送信モードを繰返し実行するが、ＣＰＵ４００がベースバンドＩＣ３００に対して高周波ＩＣ２００の電源オフを指令するコマンドを送ると、ベースバンドＩＣ３００は高周波ＩＣ２００に対して、データのリード／ライトを指令するコマンド“Ｗｏｒｄ０”を送って来る（図７タイミングｔ１０）。
このコマンド“Ｗｏｒｄ０”には、記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に記憶されている測定値のリード／ライトを示すビット［ｗｒ］が含まれており、制御回路２６０は“Ｗｏｒｄ０”のビット［ｗｒ］を参照して［０］ならばそのままターンオフ状態に移行し、［ｗｒ］が［１］なら記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に記憶されている測定値を読み出して外部端子２７１より出力させる（ステップＳ７，Ｓ８）。出力されたデータはＣＰＵ４００によってＣＰＵの内部メモリ４１０に格納される。
続いて、ベースバンドＩＣ３００はスイッチング・レギュレータ５００に対してその動作を停止させる信号Ｐ−ＯＦＦを送る（ステップＳ９）。すると、レギュレータ５００は動作を停止して高周波ＩＣ２００に対する電源電圧Ｖｃｃの供給が停止され、高周波ＩＣ２００はターンオフ状態に移行する（ステップＳ１０）。なお、高周波ＩＣ２００がターンオフされても、ベースバンドＩＣ３００とＣＰＵ４００は動作を継続する。
その後、ベースバンドＩＣ３００がスイッチング・レギュレータ５００に対して動作開始信号Ｐ−ＯＮを送る（ステップＳ１１）と、レギュレータ５００は動作を開始して高周波ＩＣ２００に対して電源電圧Ｖｃｃを供給し、高周波ＩＣ２００はターンオンする（ステップＳ１２）。そして、ベースバンドＩＣ３００は高周波ＩＣ２００に対してデータのリード／ライトを示すビット［ｗｒ］を含むコマンド“Ｗｏｒｄ０”を送る。また、このコマンド“Ｗｏｒｄ０”でビット［ｗｒ］を“リード”を示す［１］にしたときには、続けてアイドルモードへの移行を指示するコマンド“Ｗｏｒｄ１”を送る。一方、コマンド“Ｗｏｒｄ０”でビット［ｗｒ］を“ライト”を示す［０］にしたときには、続けて初期設定を指令するコマンド“Ｗｏｒｄ５，６”を送る。
すると、制御回路２６０はステップＳ１３でコマンド“Ｗｏｒｄ０”のビット［ｗｒ］を参照して［０］ならばＣＰＵ４００によって内部メモリ４１０から読み出された退避データを外部端子２７１より取り込み、記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に格納する（ステップＳ１４）。その後、ステップＳ３へ移行し、ベースバンドＩＣ３００からの初期設定を指令するコマンド“Ｗｏｒｄ５，６”を受けて、高周波ＩＣ２００内部を送受信動作のために初期設定させる。
一方、高周波ＩＣ２００の制御回路２６０は、ステップＳ１３で［ｗｒ］が［１］と判定したなら、続くコマンド“Ｗｏｒｄ１”を受けてステップＳ１のアイドルモードへ移行し、その後各ＶＣＯの周波数測定を指示するコマンド“Ｗｏｒｄ７”を受けて周波数の測定を行なう（ステップＳ２）。通常はビット［ｗｒ］は［０］に設定され外部メモリに退避したデータが記憶回路１８等に復帰される動作が行なわれると考えられるが、ビット［ｗｒ］があることによって、必要に応じていつでも高周波ＩＣ２００にＶＣＯの周波数の測定を実行させることができ、高周波ＩＣ２００の信頼性が向上する。
なお、図６においては、高周波ＩＣ２００の電源が再投入された際に先ず外部メモリに退避していたデータを記憶回路１８等に復帰させる処理（ステップＳ１４，Ｓ１５）をしてから初期設定（ステップＳ３）を行なっているが、初期設定（ステップＳ３）の後で復帰処理（ステップＳ１４，Ｓ１５）を行なうようにしても良い。さらに、ＰＬＬの起動を指令するコマンド“Ｗｏｒｄ１”に含まれる送信または受信を示すビット［ＴＲ］を参照してウォームアップを行なっている間に復帰処理（ステップＳ１４，Ｓ１５）を行なうようにすることも可能である。この場合、受信または送信に応じてそれぞれのＶＣＯに対応した測定データのみを記憶回路１８等に復帰させるようにしても良い。
図８には、本発明を適用した高周波ＩＣ２００の他の実施例を示す。図８において、図１や図２に示されている回路や信号には同一の符号を付して重複した説明は省略する。特に制限されるものでないが、この実施例の高周波ＩＣ２００では各回路間の電源ラインを介したノイズの回込みを防止するため複数の電源ピン（ＶＣＣ）とグランドピン（ＧＮＤ）が設けられている。
この実施例の高周波ＩＣ２００は、記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１４）等に記憶されている周波数測定値を、専用の外部端子（図６の端子２７１に相当）を用いずに、ベースバンドＩＣ３００との間でコマンド等のシリアルデータＳＤＡＴＡの送受信のために設けられている端子（図８の符号「３２」の端子）を用いて外部へ読み出すようにしたものである。
図８には示されていないが、制御回路２６０と各ＰＬＬ回路の記憶回路１８等との間にはデータを転送する信号線が設けられる。この信号線は１本でも良いし、レジスタＲＥＧ０〜ＲＥＧ１５のビット数に対応した本数の信号線群（バス）であっても良い。なお、図８において、符号２８１は基準発振回路２６４の一部を構成する水晶振動子や容量素子などの素子からなる外付け回路、２８２はＩＦシンセサイザ２６２とともにＩＦ用ＰＬＬ回路を構成するＩＦ用ループフィルタである。
ベースバンドＩＣ３００が内部メモリを有する場合には高周波ＩＣ２００から読み出されたデータはベースバンドＩＣ３００の内部メモリ３１０に格納しても良いし、ベースバンドＩＣ３００が内部メモリを有していない場合や内部メモリがあってもその記憶容量が充分でない場合にはベースバンドＩＣ３００を経由してＣＰＵ４００へ転送しＣＰＵの内部メモリ４１０に格納するようにしても良い。ベースバンドＩＣの機能をＣＰＵにより行なうシステムでは、高周波ＩＣ２００の電源オフ時に高周波ＩＣ２００から読み出されたデータはベースバンドＩＣ３００の内部メモリ３１０に格納される。
上記のようにして高周波ＩＣ２００の電源オフ時に外部のメモリに退避された周波数測定値は、高周波ＩＣ２００への電源再投入時に上記と逆のルートで元の記憶回路１８等に復帰される。第１の実施例とはデータ（測定値）のルートが異なるだけで、データの退避／復帰の手順は図６に示されているフローチャートと同一とされる。記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等に記憶されている周波数測定値の読出しと書込みは、例えばデータのリード／ライトを示すコマンド“Ｗｏｒｄ０”に設けられているデータ格納フィールドに入れて行なうようにすることができる。
なお、図８において、符号ＤＩＶＯＮが付された端子「４２」は、基準発振回路２６４で生成され外部端子２７１に出力されるクロックをそのまま出力するか１／２分周して出力するか制御する信号もしくは電圧が印加される端子であり、これにより外部端子２７１に出力されるクロックの周波数を１３ＭＨｚまたは２６ＭＨｚのいずれかに設定することができる。
図９には、本発明を適用した高周波ＩＣ２００の第３の実施例を示す。図９においては、図５に示されている回路や信号と同一の回路や信号には同一の符号を付して重複した説明は省略する。この実施例の高周波ＩＣ２００は、電源オフ時に保護したいデータが格納されている記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等の記憶回路および基準発振回路２６４と、それ以外の回路とで電源ラインおよび電源端子を分離したものである。
また、これに応じて、この高周波ＩＣ２００を用いた通信システムではレギュレータに関しても、記憶回路用の電源電圧Ｖｃｃ１を供給する第１のレギュレータ５００の他に、記憶回路以外の回路に電源電圧Ｖｃｃ２を供給する第２のレギュレータ５１０とを設けられている。ベースバンドＩＣ３００には、記憶回路用の第１のレギュレータ５００で生成された電源電圧Ｖｃｃ１が供給される。待ち受け時等消費電力を下げたい場合においては、ベースバンドＩＣ３００から第２のレギュレータ５１０に対してのみオフ信号Ｐ−ＯＦＦが与えられて、第２のレギュレータ５１０が動作を停止して電源電圧Ｖｃｃ２の供給を停止する。
この実施例においては、記憶回路１８等の電源電圧がチップの電源オフ時にも供給されバックアップされるので、電源オフ時に記憶回路に格納されている周波数測定値をチップ外部へ退避する必要がない。そのため、記憶回路１８から順次データを読み出すための信号を生成するカウンタ３１やシリアル／パラレル変換回路３２、データを入出力する外部端子２７２も不要とされる。
さらに、本実施例の高周波ＩＣ２００は基準発振回路２６４に対しても記憶回路１８等バックアップされる回路と同一の電源電圧Ｖｃｃ１が供給され、高周波ＩＣ２００の電源オフ時にもクロック信号を生成して外部のチップの動作クロックとして外部端子２７１より出力するように構成されている。従って、この外部端子２７１より出力されるクロック（１３ＭＨｚまたは２６ＭＨｚ）をベースバンドＩＣ３００やＣＰＵ４００の動作クロックとして使用することで、別途ベースバンドＩＣ３００やＣＰＵ４００の動作クロックを生成する回路を設けなくて済むという利点がある。
図１０には、図９の実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および測定結果に基づく周波数特性の補正（使用バンドの決定）の手順および待ち受け時等における高周波ＩＣの電源遮断／復帰動作の手順が示されている。図１０の手順は、図６に示されている第１実施例の高周波ＩＣを用いた無線通信システムにおける各ＶＣＯの周波数測定および高周波ＩＣの電源遮断／復帰動作の手順とほぼ同じである。
図１０の手順が図６の手順と異なる点は、高周波ＩＣの電源オフの直前に記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等に格納されているデータを読み出すステップＳ８と、高周波ＩＣの電源再投入後に外部メモリから退避データを記憶回路１８（レジスタＲＥＧ０〜ＲＥＧ１５）等に復帰させるステップＳ１４，Ｓ１５がない点と、電源オフ・ステップＳ９ではレギュレータ５１０のみをオフし、その後電源再投入のステップＳ１１ではレギュレータ５１０をオンさせる点にある。この実施例ではステップＳ７の［ｗｒ］の判定は省略することができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記第１の実施例では、記憶回路１８等に記憶されているデータを外部へリードし、かつ外部からライトするための端子２７２を設けているが、この端子はデータのリードのみ可能であるように構成してもよい。この場合、記憶回路１８等への退避データのライトは、例えばベースバンドＩＣ３００からシリアルデータＳＤＡＴＡ，クロックＣＬＫおよび制御信号ＬＥを使用して行なうようにすることができる。端子２７２がデータのリードのみ可能に構成された高周波ＩＣ２００であっても、読み出されたデータを解析して内蔵ＶＣＯの特性を解析するのに利用することができるという利点がある。
また、前記実施例では、受信用ＶＣＯと送信用ＶＣＯと中間周波数用ＶＣＯの３つのＶＣＯが変復調回路と共に１つの半導体チップ上に形成された高周波ＩＣについて説明したが、本発明はいずれか１つのＶＣＯが変復調回路と共に１つの半導体チップ上に形成された高周波ＩＣにおいても適用することができる。
さらに、前記実施例では、記憶回路１８にはＲＦＶＣＯ２５０の１６バンドのそれぞれについて測定された周波数を記憶するため１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられているとしたが、１５個のレジスタＲＥＧ０〜ＲＥＧ１４を設けて１５個のバンドＢａｎｄ０〜Ｂａｎｄ１４についてのみ測定を行なって記憶させ、外部からの周波数設定値に対応する測定値がレジスタＲＥＧ０〜ＲＥＧ１４に存在しない場合には自動的に１６番目のバンドＢａｎｄ１５が選択されるように構成しても良い。ＩＦＶＣＯおよびＴＸＶＣＯについても同様である。このようにレジスタの数を減らすことによりチップサイズを低減できるとともに、測定値の読出し書込み時間も短縮できる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、ＧＳＭにおける位相変調に振幅変調を加えたようなＱＰＳＫ変調モードを有するＥＤＧＥと呼ばれる通信方式にも対応可能な携帯電話機に用いられる高周波ＩＣやＣＤＭＡ方式の携帯電話機あるいは無線ＬＡＮやブルートゥースと呼ばれる無線通信システムおよびそれを構成する高周波ＩＣに対しても本発明を適用することができる。
Claims (12)
- 受信用発振回路と送信用発振回路と中間周波数用発振回路のうち少なくとも１つの発振回路が変復調回路と共に１つの半導体チップに形成された通信用半導体集積回路であって、
半導体チップに形成された上記発振回路は複数の周波数帯で動作可能に構成され、該発振回路の発振周波数を測定する回路および測定された値を記憶する記憶回路と、該記憶回路に記憶されている測定値と外部からの設定値とを比較して上記発振回路の使用周波数帯を決定する回路とを備え、上記記憶回路の記憶データを外部へ読み出すことができるように構成されてなることを特徴とする通信用半導体集積回路。 - 上記記憶回路へ外部からデータを格納することができるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
- 上記記憶回路の記憶データを外部へ読み出す経路と上記記憶回路へ外部からデータを格納する経路とは同一であることを特徴とする請求項２に記載の通信用半導体集積回路。
- 外部から入力されたコマンドを解読して内部の制御信号を生成する制御回路を備え、該制御回路は外部から所定のコマンドが入力されたことに応じて上記記憶回路の記憶データを外部へ出力するように構成されていることを特徴とする請求項１〜３のいずれかに記載の通信用半導体集積回路。
- 外部から上記記憶回路へ格納されるデータは、上記コマンドが入力される経路と同一の経路を介して入力されるように構成されていることを特徴とする請求項４に記載の通信用半導体集積回路。
- 上記記憶回路の記憶データを外部へ出力する専用の経路を備えていることを特徴とする請求項１〜５のいずれかに記載の通信用半導体集積回路。
- 請求項１〜６のいずれかに記載の通信用半導体集積回路と、
該通信用半導体集積回路によって所望の周波数までダウンコンバートされた受信信号からデータを抽出したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路と、
内部メモリを備え、システム全体を制御するマイクロプロセッサと、
上記通信用半導体集積回路の電源電圧を生成する電圧発生回路と、
を含む無線通信システムであって、
上記記憶回路の記憶データが外部へ出力され上記マイクロプロセッサの上記内部メモリに退避された後で、上記ベースバンド回路または上記マイクロプロセッサからの指令により上記電圧発生回路の動作が停止されるように構成されてなることを特徴とする無線通信システム。 - 請求項１〜６のいずれかに記載の通信用半導体集積回路と、
内部メモリを備え、上記通信用半導体集積回路によって所望の周波数までダウンコンバートされた受信信号からデータを抽出したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路と、
システム全体を制御するマイクロプロセッサと、
上記通信用半導体集積回路の電源電圧を生成する電圧発生回路と、
を含む無線通信システムであって、
上記記憶回路の記憶データが外部へ出力され上記ベースバンド回路の上記内部メモリに退避された後で、上記ベースバンド回路または上記マイクロプロセッサからの指令により上記電圧発生回路の動作が停止されるように構成されてなることを特徴とする無線通信システム。 - 上記ベースバンド回路または上記マイクロプロセッサからの指令により上記電圧発生回路が再起動された後、上記内部メモリに退避されていたデータが上記記憶回路に復帰された後に、送受信動作が可能にされるように構成されてなることを特徴とする請求項７または８に記載の無線通信システム。
- 受信用発振回路と送信用発振回路と中間周波数用発振回路のうち少なくとも１つの発振回路が変復調回路と共に１つの半導体チップに形成された通信用半導体集積回路であって、
半導体チップに形成された上記発振回路は複数の周波数帯で動作可能に構成され、該発振回路の発振周波数を測定する回路および測定された値を記憶する記憶回路と、該記憶回路に記憶されている測定値と外部からの設定値とを比較して上記発振回路の使用周波数帯を決定する回路とを備え、上記記憶回路へ電源電圧を供給する給電線が該記憶回路以外の回路へ電源電圧を供給する給電線と分離されていることを特徴とする通信用半導体集積回路。 - 基準となる発振信号を生成する基準発振回路および該基準発振回路の発振信号に基づいて所定の周波数のクロック信号を生成して出力するクロック生成回路を備え、上記基準発振回路およびクロック生成回路は上記記憶回路と同一の給電線により供給される電源電圧で動作されるように構成されていることを特徴とする請求項１０に記載の通信用半導体集積回路。
- 請求項１０または１１に記載の通信用半導体集積回路と、
該通信用半導体集積回路によって所望の周波数までダウンコンバートされた受信信号からデータを抽出したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路と、
システム全体を制御するマイクロプロセッサと、
上記記憶回路の電源電圧を生成する第１の電圧発生回路と、
上記記憶回路以外の回路の電源電圧を生成する第２の電圧発生回路と、
を含む無線通信システムであって、
上記第２の電圧発生回路は、上記第１の電圧発生回路の動作中においても、上記ベースバンド回路または上記マイクロプロセッサからの指令により動作が停止可能に構成されていることを特徴とする無線通信システム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2002/009394 WO2004025849A1 (ja) | 2002-09-13 | 2002-09-13 | 通信用半導体集積回路および無線通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004025849A1 JPWO2004025849A1 (ja) | 2006-01-12 |
| JP3831908B2 true JP3831908B2 (ja) | 2006-10-11 |
Family
ID=31986100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004535848A Expired - Fee Related JP3831908B2 (ja) | 2002-09-13 | 2002-09-13 | 通信用半導体集積回路および無線通信システム |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3831908B2 (ja) |
| TW (1) | TWI227968B (ja) |
| WO (1) | WO2004025849A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4186970B2 (ja) | 2005-06-30 | 2008-11-26 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| CN100446080C (zh) * | 2005-06-30 | 2008-12-24 | 精工爱普生株式会社 | 集成电路装置及电子设备 |
| JP4968146B2 (ja) | 2008-03-31 | 2012-07-04 | ソニー株式会社 | 放送信号受信機およびその受信制御方法、並びにｉｃ |
| JP4968145B2 (ja) | 2008-03-31 | 2012-07-04 | ソニー株式会社 | 放送信号受信機およびその受信制御方法、並びにｉｃ |
| JP5029467B2 (ja) * | 2008-03-31 | 2012-09-19 | ソニー株式会社 | 電子機器、電子機器のｉｃ内部構成部のばらつき調整方法およびｉｃ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3034319B2 (ja) * | 1991-03-04 | 2000-04-17 | 株式会社東芝 | 移動無線通信装置 |
| JPH11196139A (ja) * | 1997-12-26 | 1999-07-21 | Seiko Epson Corp | 送信機及び受信機並びに送受信機 |
| JP2001244416A (ja) * | 2000-02-29 | 2001-09-07 | Hitachi Ltd | 信号処理用半導体集積回路 |
-
2002
- 2002-09-13 WO PCT/JP2002/009394 patent/WO2004025849A1/ja active Application Filing
- 2002-09-13 JP JP2004535848A patent/JP3831908B2/ja not_active Expired - Fee Related
- 2002-10-25 TW TW091125246A patent/TWI227968B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI227968B (en) | 2005-02-11 |
| JPWO2004025849A1 (ja) | 2006-01-12 |
| WO2004025849A1 (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4018393B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7313369B2 (en) | Communication semiconductor integrated circuit and radio communication system | |
| JP3997525B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7242916B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| US7689191B2 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
| US7301416B2 (en) | Semiconductor integrated circuit for wireless communication | |
| JP5005455B2 (ja) | 半導体集積回路 | |
| JP4076350B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7154341B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| JP3831908B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| JP2006157767A (ja) | 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法 | |
| US7050779B2 (en) | Semiconductor integrated circuit device | |
| JP2006041580A (ja) | 通信用半導体集積回路 | |
| US20060209990A1 (en) | Communication semiconductor integrated circuit device incorporating a PLL circuit therein | |
| JP2007228339A (ja) | 発振回路を内蔵した通信用半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |