JPH11196139A - 送信機及び受信機並びに送受信機 - Google Patents

Abstract

(57)【要約】 【目的】 低コスト化、低電力消費化、小型化を図れる
通信機の主要構成を１チップに搭載した通信ユニットを
提供する。 【構成】 通信機における主要な回路要素を、ＣＭＯＳ
プロセスで１チップ化し、該チップに、より高い周波数
を利用可能に、任意に選択する周波数倍加手段や、発振
子の温度依存性を補償する温度補償手段を、追加搭載し
たり、該チップと、発振子とを１パッケージ化したし
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、小型軽量な送信機
又は、並びに受信機に関し、これらは、無線情報機器、
特に携帯用情報機器端末に用いられ、例えば、通信機能
を有した腕時計、離れた所からドアを施錠する装置や、
装置を制御する端末機器に最適なものである。

【０００２】

【従来の技術】一般に、無線通信技術は、多様な産業分
野や、家庭用に用いられており、各種の多様な提案が行
なわれている。

【０００３】特に、例えば、近年、携帯電話やＰＨＳ等
が急速に普及して移動体通信分野、活発化しており、こ
の技術的な成果が波及的に、微弱無線を用いた屋内無線
データ伝送や識別装置、各種の遠隔測定や遠隔制御の分
野にも、影響を及ぼしている。

【０００４】また、高周波を利用する無線機器におい
て、携帯機器や小型機器に用いるために、ＧａＡｓ（ガ
リウム、ひ素）等を素材に、バイポーラ・プロセスを用
いて、通信機の主要構成要素を１チップ化したものが提
案されている（例えば、特開平５−１２２２５９号）。

【０００５】

【発明が解決しようとする課題】ところが、上記バイポ
ーラ・タイプの通信チップにおいては、コストが嵩み、
電力消費が比較的に多く、更に、小型化の面で不十分で
あり、さらなる高性能化が望まれている。

【０００６】また、ＧａＡｓは、さらに高価であり、環
境保護するリサイクル性の面でも、好ましくない。

【０００７】そこで、本発明は、低コスト化、低電力消
費化、小型化を図れる通信機の主要構成を１チップに搭
載した通信ユニットを提供することを目的としている。

【０００８】

【課題を解決するための手段】本願第１請求項に記載し
た発明は、ＳＡＷ発振子と、前記発振子と発振回路を構
成する発振器と、前記発振器の出力信号を変調する変調
器と、前記変調器の出力信号を増幅する増幅器と、増幅
器の出力信号を電波として放出するアンテナを備えた送
信機において、少なくとも、前記発振器、前記変調器、
前記増幅器を、ＣＭＯＳプロセスで１チップ化した構成
とされている。

【０００９】本願第２請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を倍加する周波数倍加手段と、前
記発振器の出力信号を変調する変調器と、変調された出
力信号を増幅する増幅器と、増幅器の出力信号を電波と
して放出するアンテナを備えた送信機において、少なく
とも、前記発振器、前記周波数倍加手段、前記変調器、
前記増幅器を、ＣＭＯＳプロセスで１チップ化した構成
とされている。

【００１０】本願第３請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を変調する変調器と、変調された
出力信号を増幅する増幅器と、増幅器の出力信号を電波
として放出するアンテナと、ＳＡＷ発振子における周波
数の温度依存特性を補償する温度補償手段を備えた送信
機において、少なくとも、前記発振器、前記変調器、前
記増幅器、前記温度補償手段を、ＣＭＯＳプロセスで１
チップ化した構成とされている。

【００１１】本願第４請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を倍加する周波数倍加手段と、前
記発振器の出力信号を変調する変調器と、変調された出
力信号を増幅する増幅器と、増幅器の出力信号を電波と
して放出するアンテナと、ＳＡＷ発振子における周波数
の温度依存特性を補償する温度補償手段とを備えた送信
機において、少なくとも、前記発振器、前記周波数倍加
手段、前記変調器、前記増幅器、前記温度補償手段を、
ＣＭＯＳプロセスで１チップ化した構成とされている。

【００１２】本願第５請求項に記載した発明は、前記第
１発明乃至第４発明における変調回路において、振幅シ
フトキーイング、又は周波数シフトキーイング、又は位
相シフトキーイングを用いた構成とされている。

【００１３】本願第６請求項に記載した発明は、前記第
１発明乃至第４発明における周波数倍加手段に、周波数
てい倍方式、又は、ＰＬＬ方式を用いた構成とされてい
る。

【００１４】本願第７請求項に記載した発明は、前記第
１発明乃至第４発明におけるＣＭＯＳプロセスで１チッ
プ化されたＩＣと、ＳＡＷ発振子とを１パッケージ化し
た構成とされている。

【００１５】本願第８請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を増幅する第１増幅器と、電波を
受信するアンテナと、前記アンテナで受信された微弱信
号を増幅する低雑音増幅器と、前記低雑音増幅器の出力
と前記第１増幅器の周波数を混合する混合器と、前記混
合器の出力信号を増幅する第２増幅器と、前記第２増幅
器からの出力信号を復調する復調器とを備えた受信機に
おいて、少なくとも、前記発振器、前記第１増幅器、前
記低雑音増幅器、前記混合器、前記第２増幅器、前記復
調器を、ＣＭＯＳプロセスで１チップ化した構成とされ
ている。

【００１６】本願第９請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を倍加する周波数倍加手段と、前
記周波数倍加手段の出力信号を増幅する第１増幅器と、
電波を受信するアンテナと、前記アンテナで受信された
微弱信号を増幅する低雑音増幅器と、前記低雑音増幅器
の出力と前記第１増幅器の周波数を混合する混合器と、
前記混合器の出力信号を増幅する第２増幅器と、前記第
２増幅器からの出力信号を復調する復調器とを備えた受
信機において、少なくとも、前記発振器、前記周波数倍
加手段、前記第１増幅器、前記低雑音増幅器、前記混合
器、前記第２増幅器、前記復調器を、ＣＭＯＳプロセス
で１チップ化した構成とされている。

【００１７】本願第１０請求項に記載した発明は、ＳＡ
Ｗ発振子と、前記発振子と発振回路を構成する発振器
と、前記発振器の出力信号を増幅する第１増幅器と、電
波を受信するアンテナと、前記アンテナで受信された微
弱信号を増幅する低雑音増幅器と、前記低雑音増幅器の
出力と前記第１増幅器の周波数を混合する混合器と、前
記混合器の出力信号を増幅する第２増幅器と、前記第２
増幅器からの出力信号を復調する復調器と、ＳＡＷ発振
子の周波数に対する温度特性を補償する温度補償手段と
を備えた受信機において、少なくとも、前記発振器、前
記第１増幅器、前記低雑音増幅器、前記混合器、前記第
２増幅器、前記復調器、前記温度補償手段を、ＣＭＯＳ
プロセスで１チップ化した構成とされている。

【００１８】本願第１１請求項に記載した発明は、ＳＡ
Ｗ発振子と、前記発振子と発振回路を構成する発振器
と、前記発振器の出力信号を倍加する周波数倍加手段
と、前記周波数倍加手段の出力信号を増幅する第１増幅
器と、電波を受信するアンテナと、前記アンテナで受信
された微弱信号を増幅する低雑音増幅器と、前記低雑音
増幅器の出力信号と前記第１増幅器の周波数とを混合す
る混合器と、前記混合器の出力信号を増幅する第２増幅
器と、前記第２増幅器からの出力信号を復調する復調器
と、ＳＡＷ発振子の周波数に対する温度特性を補償する
温度補償手段とを備えた受信機において、少なくとも、
前記発振器、前記周波数倍加手段、前記第１増幅器、前
記低雑音増幅器、前記混合器、前記第２増幅器、前記復
調器、前記温度補償手段を、ＣＭＯＳプロセスで１チッ
プ化した構成とされている。

【００１９】本願第１２請求項に記載した発明は、前記
第８発明乃至第１１発明におけるＣＭＯＳプロセスで１
チップ化されたＩＣと、ＳＡＷ発振子とを１パッケージ
化した構成とされている。

【００２０】本願第１３請求項に記載した発明は、前記
第８発明乃至第１１発明における復調回路に、振幅シフ
トキーイング、又は周波数シフトキーイング、又は位相
シフトキーイングを用いた構成とされている。

【００２１】本願第１４請求項に記載した発明は、前記
第８発明乃至第１１発明における周波数倍加手段に、周
波数てい倍方式又はＰＬＬ方式を用いた構成とされてい
る。

【００２２】本願第１５請求項に記載した発明は、送受
信機において、前記第１発明乃至第７発明における送信
機と、前記第８発明乃至第１１発明における受信機とを
１パッケージ化した構成とされている。

【００２３】本願第１６請求項に記載した発明は、送受
信機において、前記第１発明乃至第７発明における送信
機と、前記第８発明乃至第１１発明における受信機とを
１チップ化した構成とされている。

【００２４】本願第１７請求項に記載した発明は、送受
信機において、送信機側の発振周波数を、周波数変換手
段により変換して、受信機側の基準周波数として、用い
た構成とされている。

【００２５】本願第１８請求項に記載した発明は、送受
信機において、受信機側の発振周波数を、周波数変換手
段により変換して、送信機側の基準周波数として、用い
た構成とされている。

【００２６】このように、本発明によれば、ＣＭＯＳプ
ロセスを用いて、このような通信機の主要な回路を１チ
ップに集約化しているので、従来のＧａＡｓ，バイポー
ラ・プロセスを用いた回路構成に比べて、大幅な低コス
ト化及び低電力消費化を図ることができ、更に、より小
型化も達成でき、これらに基づいた、効果を奏すること
ができる。

【００２７】また、１チップ化しているので、使用者の
利便性や、高性能化、安定動作化を図ることが可能とな
る。

【００２８】

【発明の実施の形態】以下に、本発明に係わる各具体例
を、順次、説明するが、まず、第１具体例から第５具体
例までの送信機の構成を説明し、次に、第６具体例から
第１０具体例までの受信機の構成を説明し、更に、第１
１具体例から第１３具体例までの送受信機の構成を説明
することにする。

【００２９】まず、本発明に係わる無線を用いた送信機
の第１具体例を、図１及び図２に基いて説明する。

【００３０】尚、後述する各具体例において、基本的に
共通する回路の構成要素は、説明を簡略化することにす
る。

【００３１】すなわち、本第１具体例の送信機は、図１
に示すように、所定の基準周波数を生成する局所発振子
であるＳＡＷ発振子１１と、この基準周波数を安定化す
る発振回路を備えた発振器１２と、この安定化された基
準周波数を、送信する内容を反映した信号に変調する変
調器１３と、送信内容を反映して変調された信号を、所
定強度に増幅する増幅器１４と、この増幅された送信信
号を、電波として空中に送出する送信アンテナＡとから
構成され、発振器１２、変調器１３、増幅器１４を、Ｃ
ＭＯＳプロセスを用いて、単一チップ１０上に形成し、
１チップ化したものである。

【００３２】すなわち、図２に示すように、これらの回
路が実際に搭載された小片であるチップ・ダイ１０は、
所定素材のパッケージＰに封入され、同パッケージＰに
埋設され規格化された配列の外部端子と電気的に接続さ
れている。

【００３３】再び図１に示すように、このＳＡＷ発振子
１１とは、表面弾性波（Surface Acoustic Wave)発振子
の略称であり、所定形状に形成された水晶等の圧電基板
に設けたすだれ状の電極と、格子状の反射器とから構成
され、これらの電極に所定電圧を印加すると、電極間で
電気信号が多重反射され、定在波が生起し、この定在波
を用いて、外部に安定した一定周波数を出力する発振子
である。また、このＳＡＷ発振子１１からは、基本的
に、数百ＭＨｚ以上の発振周波数を得ることができる。

【００３４】尚、変調器１３の変調方式としては、適
宜、送信条件に応じて、振幅シフト・キーイング方式、
周波数シフト・キーイング方式、位相シフト・キーイン
グ方式のいずれから選択したものを用いて良い。

【００３５】すなわち、一般的に、送信内容が反映され
た符号化されたデータを送信するためには、デジタル変
調を行なう必要があり、このデジタル変調方式として
は、振幅の大小または有無によって符号化を行なう振幅
シフト・キーイング方式（ＡＳＫ）、異なる２波の周波
数により符号化を行なう周波数シフト・キーイング方式
（ＦＳＫ）、位相のずれた２波の信号により符号化を行
なう位相シフト・キーイング方式（ＰＳＫ）等が、代表
的である。そして、それぞれ、送信データの転送レート
や、送受信感度の条件等に応じて、適宜、最適なものを
用いている。

【００３６】従って、ＣＭＯＳプロセスを用いて、この
ような回路を形成しているので、従来のＧａＡｓ，バイ
ポーラ・プロセスを用いた回路構成に比べて、大幅な低
コスト化を図ることができる。

【００３７】すなわち、ＧａＡｓ，バイポーラの製造プ
ロセスに比べて、ＣＭＯＳの製造プロセスは、大幅な簡
略化が可能で、プロセスコストを安価に抑えられる。

【００３８】また、このＣＭＯＳプロセスによれば、回
路の集積密度を向上することができ、小型化を図ること
ができる。

【００３９】すなわち、チップ・ダイ・サイズも、例え
ば、従来の２ｍｍ角のものに対して、本例のＣＭＯＳタ
イプにすれば、約１ｍｍ角未満のものにでき、このチッ
プ・ダイを収納するパッケージＰ本体のサイズも、外部
の接続端子の配置等の制約に応じた可能な限り、小さな
ものにすることができる。

【００４０】これは、近年、各種の情報機器産業で、処
理能力を向上するため、より大規模且つ高密度な集積回
路を製作する必要が有り、このために、回路パターンの
配線幅の微細化が進められたことに他ならない。そし
て、このような大規模且つ高密度化を可能とした微細化
プロセス技術の副産物として、回路内の配線インダクタ
ンスや容量の低減効果をもたらし、結果的に、デバイス
としての高周波特性を向上させることに寄与している。
例えば、最近、一般的になってきたゲート長０．３５μ
ｍレベルの遮断周波数は、数十ＧＨｚに到達しており、
この数十ＧＨｚの遮断周波数は、高周波デバイスの性能
特性としては、十分であり、少なくとも、１ＧＨｚ〜２
ＧＨｚ帯の高周波通信機に、十分に用いることができ
る。

【００４１】また、ＣＭＯＳ構造の大きな特徴である低
電力消費化を図れるとともに、電気的な回路の動作に悪
影響を与える回路自体による動作時の発熱量も減少する
ことができる。

【００４２】特に、例えば、電池等の内蔵電源を使用す
る携帯機器に、本例を用いた場合には、同一容量の電源
を用いても、その携帯機器における動作可能時間を長時
間化することができ、基本性能を向上できる。また、低
電力消費化している同様な理由から、より小型軽量の内
蔵電源で済み、特に、携帯機器における重量の主要な部
分を占める内蔵電源を軽量化できるので、携帯機器全体
としての小型軽量化を図ることもできる。

【００４３】また、このように、送信機の主要な構成要
素を、１チップに集約化したことにより、各種の影響を
受けやすい高周波回路においても、製品バラツキの少な
い良好な品質を確保でき、且つ、安定した十分に設計通
りの性能発揮が期待できる。

【００４４】すなわち、構成要素の各回路群を接続する
配線を不要としているので、配線の接続不良や断線等に
よる障害を未然に回避することができるとともに、回路
の動作に悪影響を与える配線による容量性成分や誘導性
成分が低減され、十分に設計通りの安定した性能発揮が
期待できる。

【００４５】特に、このような、高い周波数を用いる回
路においては、人的な要因や、様々な外部的な要因によ
って、その回路動作に悪影響を受けやすいが、１チップ
に集約化しているので、人的な要因が介在することを除
去できるとともに、使用者の利便性を向上することがで
きる。

【００４６】すなわち、高周波送信機の主要な構成要素
に、別部品を用いて、送信機を形成した場合には、各部
品毎の性能特性や品質バラツキによって、良好な動作を
妨げられたり、各部品の配置による配線長さや、配線同
士の干渉によって、設計通りの性能が発揮できなかった
りして、その回路設計は困難であり、組立て取扱い性等
も劣っている。

【００４７】しかし、あらかじめ正常な動作が確保され
ている１チップに集約化していることにより、これらを
未然に回避でき、容易に取扱うことができるとともに、
高い信頼性を確保することができる。

【００４８】次に、本発明に係わる第２具体例の送信機
を、図３に基づき説明する。

【００４９】本例の送信機は、上述した第１具体例の１
チップ構成に、周波数倍加手段１５を追加したものであ
り、固定された周波数による送信のみならず、送信周波
数を可変に構成し、使用者等によって任意の送信周波数
を選択可能にしたものであるとともに、この周波数倍加
手段１５により送信周波数を倍加し、第１具体例よりも
高い周波数で、送信できるようにしたものである。

【００５０】すなわち、図３に示すように、発振器１２
と、増幅器１４との間に、周波数倍加手段１５を介装し
た構成とされ、これらの発振器１２、変調器１３、増幅
器１４、周波数倍加手段１５を、ＣＭＯＳプロセスを用
いて、単一チップ１０上に形成し、１チップ化したもの
である。

【００５１】また、この周波数倍加手段１５は、図示を
省略したが、使用者等が任意の送信周波数を入力設定す
る外部の入力手段や、予め設定された特定の送信周波数
に自動設定する自動設定手段に、電気的に接続されてい
る。

【００５２】尚、周波数倍加手段１５の周波数可変方式
としては、適宜、使用条件に応じて、入力された信号に
対して、そのｎ倍の周波数を出力する周波数てい倍方
式、ＰＬＬ（フェイズ・ロックト・ループ）方式から選
択したものを用いて良い。

【００５３】このＰＬＬ方式とは、位相比較器（フェー
ズ・コンパレータ）と、ループ・フィルタと、ＶＣＯ
（電圧制御発振器）と、分周器とをループ状に接続した
構成とされ、ＶＣＯの出力周波数を、位相比較器に入力
された入力周波数に対して、分周器に設定された比率に
応じて、倍加する回路動作を行なう。つまり、例えば、
分周器の分周比が１／２の場合には、入力周波数の２倍
の周波数を、ＶＣＯの出力周波数として、取り出すこと
ができる。

【００５４】従って、上述した第１具体例に説明したよ
うに、ＣＭＯＳプロセス用いて１チップ化した効果を奏
するのみならず、本例の送信機によれば、より高い周波
数を任意に選択でき、送信機としての使用範囲を拡大で
きる。

【００５５】次に、本発明に係わる第３具体例の送信機
を、図４及び図５に基づき説明する。

【００５６】本例は、図４に示すように、上述した第１
具体例の１チップ構成に、温度補償手段１６を追加し
て、ＳＡＷ発振子１１の発振周波数を、その動作時にお
ける周囲の温度環境に拘らず、一定に安定化できるよう
にしたものである。

【００５７】すなわち、図５のグラフに示すように、一
般に、ＳＡＷ発振子１１においては、その発振周波数
が、２０℃から３０℃附近を基準の頂点として、温度に
依存した特性を有し、一定の発振周波数を発振するよう
に設定しても、ある程度は温度環境により、周波数が変
動してしまう。

【００５８】そこで、本例においては、ＳＡＷ発振子１
１の温度依存特性を、所定の許容範囲に収めるように、
このＳＡＷ発振子１１の温度依存特性と逆特性の温度補
償手段１６を、追加した構成とされている。

【００５９】すなわち、再び図４に示すように、新たな
温度補償手段１６を追加して設け、温度補償手段１６を
発振器１２に接続するとともに、これらの発振器１２、
変調器１３、増幅器１４、温度補償手段１６を、ＣＭＯ
Ｓプロセスを用いて、単一チップ１０上に形成し、１チ
ップ化したものである。

【００６０】尚、このような発振子の周波数−温度特性
を、補正する温度補償手段１６として、一般的に、１）
直接補償型、２）間接補償型（アナログ）、３）間接補
償型（デジタル）の３タイプが有るが、適宜、使用条件
に応じて、いずれかを用いて良い。

【００６１】従って、上述した各具体例に説明したよう
に、ＣＭＯＳプロセス用いて１チップ化した効果を奏す
るのみならず、ＳＡＷ発振子１１から得られる発振周波
数を、使用時における温度環境の変化に拘らず、所定に
安定化できるので、送信機としての性能や信頼性が向上
できるとともに、使用する温度条件の制約を緩和するこ
とができる。

【００６２】次に、本発明に係わる第４具体例の送信機
を図６に基づき、説明する。

【００６３】本例は、上述した第１具体例の１チップ構
成に、第２具体例で追加した周波数倍加手段１５と、第
３具体例で追加した温度補償手段１６とを、両方同時に
追加搭載したものである。

【００６４】すなわち、送信機の主要な構成要素である
発振器１２、変調器１３、周波数倍加手段１５、増幅器
１４、温度補償手段１６を、ＣＭＯＳプロセスを用い
て、単一チップ１０上に形成し、１チップ化したもので
ある。

【００６５】従って、第２具体例及び第３具体例の効果
を奏するのみならず、これらの構成要素を１チップ上に
配置しているので、使用者の利便性や、製品部品として
の信頼性を向上することができる。

【００６６】次に、本発明に係わる第５具体例の送信機
を、図７乃至図９に基づき説明する。

【００６７】本例は、上述した第４具体例と同一な回路
構成を、１チップ上に配置しており、このチップ１０を
封入した単一パッケージＰ内に、新たにＳＡＷ発振子１
１も、同時に収納したものである。

【００６８】すなわち、図７及び図８に示すように、送
信機の主要な構成要素である発振器１２、変調器１３、
周波数倍加手段１５、増幅器１４、温度補償手段１６
を、ＣＭＯＳプロセスを用いて、単一チップ１０上に形
成し、１チップ化するとともに、このチップ１０と、Ｓ
ＡＷ発振子１１とを同一パッケージＰ内に封入した構成
とされている。

【００６９】従って、このように送信機の主要な回路構
成を搭載した１チップ１０と、ＳＡＷ発振子１１とを、
１パッケージ化したものにおいては、温度補償手段１６
が、ＳＡＷ発振子１１の近傍箇所で、且つ同一素材で同
一な厚みのパッケージＰ内に、封入されることにより、
同一に周囲温度環境の影響を受けることになり、温度補
償手段１６による補償感度や補償精度を向上することが
でき、周囲の変動する温度環境に対して、より安定した
周波数を確保でき、送信機としての性能向上を図ること
ができる。

【００７０】尚、図９に示すように、チップ１０上にＳ
ＡＷ発振子１１を直接的に実装することによって、より
安定動作化及び高性能化を図るようにしても良い。

【００７１】すなわち、図８に示すチップ１０とＳＡＷ
発振子１１とは、一般的なワイヤボンディングの手法を
用いて、結線接続されているが、図９に示すチップ１０
とＳＡＷ発振子１１とは、このワイヤボンディング手法
を用いずに、直接的に接続されている。

【００７２】従って、ワイヤボンディングの不良に基づ
く動作不良を防止できるとともに、ワイヤ部分自体を不
要にしているので、このワイヤ部分による容量性成分や
誘導性成分が削除され、回路的な不安定要素を除去でき
るので、より高い高周波性能に対応することができる。

【００７３】更に、発振子を含めた送信機における主要
な構成要素を、１パッケージ内に集約して単一部品化し
ているので、使用者等が実装を行なっても、各個人によ
り異なる個性的な特性差が生ぜずに済み、良好な組立て
性や取扱い性を確保でき、組立てコストを減少できると
ともに、安定した取り替え交換性を確保することがで
き、迅速且つ容易に故障対策を行なうことができる。

【００７４】また、このように１パッケージに単一部品
化したので、送信機の主要構成を搭載した１チップとＳ
ＡＷ発振子１１との間の結線、配線不良や、互いに別部
品の場合に生じる実装上の問題を未然に回避することが
でき、より設計通りの安定した性能発揮を期待すること
ができる。

【００７５】尚、温度補償手段１６を有無に拘わらず、
上述した第１具体例乃至第３具体例においても、本例と
同様に１パッケージ化することにより、少なくとも、送
信機の主要構成を搭載した１チップとＳＡＷ発振子１１
と間の信号伝達経路を安定確保したことによる効果を奏
するようにしても良い。

【００７６】次に、本発明に係わる第６具体例の受信機
を、図１０に基づき説明する。

【００７７】本例は、この受信機は、所定の基準周波数
を生成する局所発振子であるＳＡＷ発振子２１と、この
基準周波数を安定化する発振回路を備えた発振器２２
と、この安定化された基準周波数を、所定強度に増幅す
る第１増幅器２３と、送信された電波を受信するアンテ
ナＡ’と、アンテナＡ’で受信された微弱な受信信号
を、所定強度に増幅する低雑音性能の増幅器２４と、こ
の増幅器２４の受信信号出力と第１増幅器２３の基準周
波数を混合する混合器２５と、混合器２５の出力信号を
増幅する第２増幅器２６、第２増幅器２６からの出力信
号を復調する復調器２７とから構成され、発振器２２、
第１増幅器２３、低雑音増幅器２４、混合器２５、第２
増幅器２６、復調器２７を、ＣＭＯＳプロセスを用い
て、単一チップ２０上に形成し、１チップ化したもので
ある。

【００７８】尚、復調器２７の変調方式としては、適
宜、使用条件に応じて、周波数シフト・キーイング方
式、振幅シフト・キーイング方式、位相シフト・キーイ
ング方式から選択したものを用いて良い。

【００７９】従って、上述した第１具体例と基本的に同
様に、受信機の主要な構成要素を、ＣＭＯＳプロセスを
用いて、１チップ化したことによる効果を、奏すること
ができる。

【００８０】すなわち、ＣＭＯＳプロセスを用いて、こ
のような回路を形成しているので、従来のＧａＡｓ，バ
イポーラ・プロセスを用いた回路構成に比べて、大幅な
低コスト化及び低電力消費化を図ることができ、更に、
より小型化も達成でき、これらに基づいた、効果を奏す
ることができる。

【００８１】また、このように１チップ化しているの
で、使用者の利便性と信頼性が向上を図ることができ
る。

【００８２】更に、構成要素の各回路群を接続する配線
を不要としているので、配線の接続不良や断線等による
障害を未然に回避することができるとともに、回路の動
作に悪影響を与える配線による容量性成分や誘導性成分
が低減され、十分に設計通りの安定した性能発揮が期待
できる。

【００８３】次に、本発明に係わる第７具体例の受信機
を、図１１に基づき説明する。

【００８４】本例の受信機は、第６具体例の構成に、周
波数倍加手段を追加したものであり、固定された周波数
による受信のみならず、受信周波数を可変に構成し、使
用者等によって任意の受信周波数を選択可能にしたもの
であるとともに、この周波数倍加手段により受信周波数
を倍加し、第６具体例よりも高い周波数で、受信できる
ようにしたものである。

【００８５】すなわち、図１１に示すように、第６具体
例と同様な回路構成における発振器２２と第１増幅器２
３との間に、周波数倍加手段２８を介装した構成とさ
れ、これらの発振器２２、周波数倍加手段２８、第１増
幅器２３、低雑音増幅器２４、混合器２５、第２増幅器
２６、復調器２７を、ＣＭＯＳプロセスを用いて、単一
チップ２０上に形成し、１チップ化したものである。

【００８６】また、この周波数倍加手段２８は、図示を
省略したが、使用者等が任意の受信周波数を入力設定す
る外部の入力手段や、予め設定された特定の受信周波数
に自動設定する自動設定手段に、電気的に接続されてい
る。

【００８７】尚、周波数倍加手段２８の周波数可変方式
としては、適宜、使用条件に応じて、入力された信号に
対して、そのｎ倍の周波数を出力する周波数てい倍方
式、ＰＬＬ（フェイズ・ロックト・ループ）方式から選
択したものを用いて良い。

【００８８】従って、上述した第６具体例に説明したよ
うに、ＣＭＯＳプロセス用いて１チップ化した効果を奏
するのみならず、本例の受信機によれば、より高い周波
数を任意に選択でき、受信機としての使用範囲を拡大で
きる。

【００８９】次に、本発明に係わる第８具体例の受信機
を、図１２に基づき説明する。

【００９０】本例は、上述した第３具体例と同様に、上
記第６具体例の１チップ構成に、温度補償手段２９を追
加して、ＳＡＷ発振子２１の発振周波数を、その動作時
における周囲の温度環境に拘らず、一定に安定化できる
ようにしたものである。

【００９１】すなわち、図１２に示すように、第６具体
例と同様な回路構成における発振器２２に、新たな温度
補償手段２９を設けて、接続し、これらの発振器２２、
温度補償手段２９、第１増幅器２３、低雑音増幅器２
４、混合器２５、第２増幅器２６、復調器２７を、ＣＭ
ＯＳプロセスを用いて、単一チップ２０上に形成し、１
チップ化したものである。

【００９２】尚、温度補償手段２９単体の構成は、基本
的に、第３具体例と同一なので、説明を省略する。

【００９３】従って、上述した各具体例に説明したよう
に、ＣＭＯＳプロセス用いて１チップ化した効果を奏す
るのみならず、ＳＡＷ発振子２１から得られる発振周波
数を、使用時における温度環境の変化に拘らず、所定に
安定化できるので、受信機としての性能や信頼性が向上
できるとともに、使用する温度条件の制約を緩和するこ
とができる。

【００９４】次に、本発明に係わる第９具体例の受信機
を、図１３に基づき説明する。

【００９５】本例は、上述した第６具体例の１チップ構
成に、第７具体例で追加した周波数倍加手段２８と、第
８具体例で追加した温度補償手段２９とを、両方同時に
追加搭載したものである。

【００９６】すなわち、受信機の主要な構成要素である
発振器２２、温度補償手段２９、周波数倍加手段２８、
第１増幅器２３、低雑音増幅器２４、混合器２５、第２
増幅器２６、復調器２７を、ＣＭＯＳプロセスを用い
て、単一チップ２０上に形成し、１チップ化したもので
ある。

【００９７】従って、第７具体例及び第８具体例の効果
を奏するのみならず、これらの構成要素を１チップ上に
配置しているので、使用者の利便性や、製品部品として
の信頼性を向上することができる。

【００９８】次に、本発明に係わる第１０具体例の受信
機を、図１４に基づき説明する。

【００９９】上述した第９具体例と同一な回路構成を、
１チップ上に配置しており、このチップを封入した単一
パッケージＰ内に、新たにＳＡＷ発振子２１も、同時に
収納したものである。

【０１００】すなわち、送信機の主要な構成要素である
受信機の主要な構成要素である発振器２２、温度補償手
段２９、周波数倍加手段２８、第１増幅器２３、低雑音
増幅器２４、混合器２５、第２増幅器２６、復調器２７
を、ＣＭＯＳプロセスを用いて、単一チップ２０上に形
成し、１チップ化するとともに、このチップと、ＳＡＷ
発振子２１とを同一パッケージＰ内に封入した構成とさ
れている。

【０１０１】従って、このように受信機の主要な回路構
成を搭載した１チップと、ＳＡＷ発振子２１とを、１パ
ッケージ化したものにおいては、温度補償手段２９が、
ＳＡＷ発振子２１の近傍箇所で、且つ同一素材で同一な
厚みのパッケージ内に、封入されることにより、同一に
周囲温度環境の影響を受けることになり、温度補償手段
２９による補償感度や補償精度を向上することができ、
周囲の変動する温度環境に対して、より安定した周波数
を確保でき、受信機としての性能向上を図ることができ
る。

【０１０２】更に、発振子を含めた受信機における主要
な構成要素を、１パッケージ内に集約して単一部品化し
ているので、使用者等が実装を行なっても、各個人によ
り異なる個性的な特性差が生ぜずに済み、良好な組立て
性や取扱い性を確保でき、組立てコストを減少できると
ともに、安定した取り替え交換性を確保することがで
き、迅速且つ容易に故障対策を行なうことができる。

【０１０３】また、このように１パッケージの単一部品
化したので、受信機の主要構成を搭載した１チップとＳ
ＡＷ発振子２１との間の結線、配線不良や、互いに別部
品の場合に生じる実装上の問題を未然に回避することが
でき、より設計通りの安定した性能発揮を期待すること
ができる。

【０１０４】尚、温度補償手段２９の有無に拘わらず、
上述した第６具体例乃至第８具体例においても、本例と
同様に１パッケージ化することにより、少なくとも、受
信機の主要構成を搭載した１チップとＳＡＷ発振子と間
の信号伝達経路を安定確保したことによる効果を奏する
ようにしても良い。

【０１０５】次に、本発明に係わる第１１具体例の送受
信機を、図１５に基づき説明する。

【０１０６】本例は、上述した送信機の主要な構成要素
と、受信機の主要な構成要素とを、ＣＭＯＳプロセスを
用いて、単一チップ上に形成し、同一なパッケージ内に
収納したものである。

【０１０７】すなわち、図１５に示すように、第１具体
例の送信機と同様な回路構成における発振器１２、変調
器１３、増幅器１４と、第６具体例の受信機と同様な回
路構成における発振器２２、第１増幅器２３、低雑音増
幅器２４、混合器２５、第２増幅器２６、復調器２７
を、ＣＭＯＳプロセスを用いて、単一チップ３０上に形
成し、１チップ化した構成とされるとともに、この１チ
ップに集約化された送受信機チップ３０と、各送信機及
び受信機専用の２つのＳＡＷ発振子１１，２１を、同一
のパッケージＰ内に収納した構成とされている。

【０１０８】尚、これに限らず、上述した送信機におい
て、周波数倍加手段や温度補償手段２９を追加搭載も
の、及び、上述した受信機において、周波数倍加手段２
８や温度補償手段２９を追加搭載ものを、更に、これら
を組合せたものを、適宜、使用条件等に応じて、１チッ
プ３０上に形成しても良く、これは、後述する第１３具
体例及び第１４具体例においても、同様である。

【０１０９】すなわち、送信機においては、上記第１具
体例乃至第４具体例から選択したものと、受信機におい
ては、上記第６具体例乃至第９具体例から選択したもの
とを、適宜、組合せて１チップ化することにより、各具
体例の効果を奏することができる。

【０１１０】また、本例においては、送信機や受信機の
回路構成を１チップ化したものを、パッケージ内に収納
した構成としたが、送信機及び受信機において、それぞ
れ、個別にチップ化されたものを、同一パッケージ内に
収納した構成としても、ほぼ、同一な効果を奏するのみ
ならず、適宜、使用条件等に応じて、性能特性が異なる
送信機及び受信機を選択して、簡易に組合せることがで
き、コストダウンを図ったり、使用条件に最適化した構
成とすることが可能となる。

【０１１１】更に、１チップ化された送受信機とＳＡＷ
発振子とを、同一のパッケージＰ内に収納したが、これ
に限らず、別部品としても良い。

【０１１２】また更に、１チップ化された送受信機とＳ
ＡＷ発振子とを、同一のパッケージＰ内に収納した構成
の場合にも、第５具体例の送信機における図９に示すよ
うに、チップ１０上にＳＡＷ発振子１１を、ワイヤボン
ディングの手法を用いずに、直接的に実装することによ
って、より安定動作化及び高性能化を図るようにしても
良く、これは、後述する第１３具体例及び第１４具体例
においても、同様である。

【０１１３】従って、これらの結果、より送受信機とし
ての信頼性や、使用者の利便性を向上することができ
る。

【０１１４】次に、本発明に係わる送受信機の第１２具
体例を、図１６に基づき説明する。

【０１１５】本例は、送信機側の発振周波数を、周波数
変換手段により変換して、受信機側の基準周波数とし
て、用いることにより、受信機用のＳＡＷ発振子を不要
としたものである。

【０１１６】すなわち、図１６に示すように、第１具体
例の送信機と同様な回路構成における発振器１２、変調
器１３、増幅器１４と、この発振器１２用のＳＡＷ発振
子１１からの発振周波数を、所定に変換して、受信機用
の基準周波数とする周波数変換手段３１と、第６具体例
の受信機と基本的な同様な回路構成における、周波数変
換手段３１からの周波数を用いる発振器２２、第１増幅
器２３、低雑音増幅器２４、混合器２５、第２増幅器２
６、復調器２７を、ＣＭＯＳプロセスを用いて、単一チ
ップ３０上に形成し、１チップ化した構成とされるとと
もに、この１チップ化された送受信機と、送信機用の単
独のＳＡＷ発振子１１を、同一のパッケージＰ内に収納
した構成とされている。

【０１１７】従って、本例の送受信機によれば、上記第
１１具体例と同様な効果を奏するのみならず、受信機用
のＳＡＷ発振子を不要として、単一のＳＡＷ発振子のみ
を用いるようにしているので、部品コストが削減でき、
低コスト化を図れる。

【０１１８】次に、本発明に係わる第１３具体例の送受
信機を、図１７に基づき説明する。

【０１１９】本例は、受信機側の発振周波数を、周波数
変換手段により変換して、送信機側の基準周波数とし
て、用いることにより、送信機用のＳＡＷ発振子を不要
としたものである。

【０１２０】すなわち、図１７に示すように、受信機用
のＳＡＷ発振子２１からの発振周波数を、所定に変換し
て、送信機用の基準周波数とする周波数変換手段３１
と、第１具体例の送信機と同様な回路構成における、周
波数変換手段３１からの周波数を用いる変調器１３、増
幅器１４と、第６具体例の受信機と基本的な同様な回路
構成における発振器２２、第１増幅器２３、低雑音増幅
器２４、混合器２５、第２増幅器２６、復調器２７を、
ＣＭＯＳプロセスを用いて、単一チップ３０上に形成
し、１チップ化した構成とされるとともに、この１チッ
プ化された送受信機と、受信機用の単独のＳＡＷ発振子
２１を、同一のパッケージＰ内に収納した構成とされて
いる。

【０１２１】従って、本例の送受信機によれば、上記第
１１具体例と同様な効果を奏するのみならず、送信機用
のＳＡＷ発振子を不要として、単一のＳＡＷ発振子のみ
を用いるようにしているので、部品コストが削減でき、
低コスト化を図れる。

【０１２２】

【発明の効果】本願第１請求項に記載した発明は、ＳＡ
Ｗ発振子と、前記発振子と発振回路を構成する発振器
と、前記発振器の出力信号を変調する変調器と、前記変
調器の出力信号を増幅する増幅器と、増幅器の出力信号
を電波として放出するアンテナを備えた送信機におい
て、少なくとも、前記発振器、前記変調器、前記増幅器
を、ＣＭＯＳプロセスで１チップ化した構成とされてい
る。

【０１２３】本願第２請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を倍加する周波数倍加手段と、前
記発振器の出力信号を変調する変調器と、変調された出
力信号を増幅する増幅器と、増幅器の出力信号を電波と
して放出するアンテナを備えた送信機において、少なく
とも、前記発振器、前記周波数倍加手段、前記変調器、
前記増幅器を、ＣＭＯＳプロセスで１チップ化した構成
とされている。

【０１２４】本願第３請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を変調する変調器と、変調された
出力信号を増幅する増幅器と、増幅器の出力信号を電波
として放出するアンテナと、ＳＡＷ発振子における周波
数の温度依存特性を補償する温度補償手段を備えた送信
機において、少なくとも、前記発振器、前記変調器、前
記増幅器、前記温度補償手段を、ＣＭＯＳプロセスで１
チップ化した構成とされている。

【０１２５】本願第４請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を倍加する周波数倍加手段と、前
記発振器の出力信号を変調する変調器と、変調された出
力信号を増幅する増幅器と、増幅器の出力信号を電波と
して放出するアンテナと、ＳＡＷ発振子における周波数
の温度依存特性を補償する温度補償手段とを備えた送信
機において、少なくとも、前記発振器、前記周波数倍加
手段、前記変調器、前記増幅器、前記温度補償手段を、
ＣＭＯＳプロセスで１チップ化した構成とされている。

【０１２６】本願第５請求項に記載した発明は、前記第
１発明乃至第４発明における変調回路において、振幅シ
フトキーイング、又は周波数シフトキーイング、又は位
相シフトキーイングを用いた構成とされている。

【０１２７】本願第６請求項に記載した発明は、前記第
１発明乃至第４発明における周波数倍加手段に、周波数
てい倍方式、又は、ＰＬＬ方式を用いた構成とされてい
る。

【０１２８】本願第７請求項に記載した発明は、前記第
１発明乃至第４発明におけるＣＭＯＳプロセスで１チッ
プ化されたＩＣと、ＳＡＷ発振子とを１パッケージ化し
た構成とされている。

【０１２９】本願第８請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を増幅する第１増幅器と、電波を
受信するアンテナと、前記アンテナで受信された微弱信
号を増幅する低雑音増幅器と、前記低雑音増幅器の出力
と前記第１増幅器の周波数を混合する混合器と、前記混
合器の出力信号を増幅する第２増幅器と、前記第２増幅
器からの出力信号を復調する復調器とを備えた受信機に
おいて、少なくとも、前記発振器、前記第１増幅器、前
記低雑音増幅器、前記混合器、前記第２増幅器、前記復
調器を、ＣＭＯＳプロセスで１チップ化した構成とされ
ている。

【０１３０】本願第９請求項に記載した発明は、ＳＡＷ
発振子と、前記発振子と発振回路を構成する発振器と、
前記発振器の出力信号を倍加する周波数倍加手段と、前
記周波数倍加手段の出力信号を増幅する第１増幅器と、
電波を受信するアンテナと、前記アンテナで受信された
微弱信号を増幅する低雑音増幅器と、前記低雑音増幅器
の出力と前記第１増幅器の周波数を混合する混合器と、
前記混合器の出力信号を増幅する第２増幅器と、前記第
２増幅器からの出力信号を復調する復調器とを備えた受
信機において、少なくとも、前記発振器、前記周波数倍
加手段、前記第１増幅器、前記低雑音増幅器、前記混合
器、前記第２増幅器、前記復調器を、ＣＭＯＳプロセス
で１チップ化した構成とされている。

【０１３１】本願第１０請求項に記載した発明は、ＳＡ
Ｗ発振子と、前記発振子と発振回路を構成する発振器
と、前記発振器の出力信号を増幅する第１増幅器と、電
波を受信するアンテナと、前記アンテナで受信された微
弱信号を増幅する低雑音増幅器と、前記低雑音増幅器の
出力と前記第１増幅器の周波数を混合する混合器と、前
記混合器の出力信号を増幅する第２増幅器と、前記第２
増幅器からの出力信号を復調する復調器と、ＳＡＷ発振
子の周波数に対する温度特性を補償する温度補償手段と
を備えた受信機において、少なくとも、前記発振器、前
記第１増幅器、前記低雑音増幅器、前記混合器、前記第
２増幅器、前記復調器、前記温度補償手段を、ＣＭＯＳ
プロセスで１チップ化した構成とされている。

【０１３２】本願第１１請求項に記載した発明は、ＳＡ
Ｗ発振子と、前記発振子と発振回路を構成する発振器
と、前記発振器の出力信号を倍加する周波数倍加手段
と、前記周波数倍加手段の出力信号を増幅する第１増幅
器と、電波を受信するアンテナと、前記アンテナで受信
された微弱信号を増幅する低雑音増幅器と、前記低雑音
増幅器の出力信号と前記第１増幅器の周波数とを混合す
る混合器と、前記混合器の出力信号を増幅する第２増幅
器と、前記第２増幅器からの出力信号を復調する復調器
と、ＳＡＷ発振子の周波数に対する温度特性を補償する
温度補償手段とを備えた受信機において、少なくとも、
前記発振器、前記周波数倍加手段、前記第１増幅器、前
記低雑音増幅器、前記混合器、前記第２増幅器、前記復
調器、前記温度補償手段を、ＣＭＯＳプロセスで１チッ
プ化した構成とされている。

【０１３３】本願第１２請求項に記載した発明は、前記
第８発明乃至第１１発明におけるＣＭＯＳプロセスで１
チップ化されたＩＣと、ＳＡＷ発振子とを１パッケージ
化した構成とされている。

【０１３４】本願第１３請求項に記載した発明は、前記
第８発明乃至第１１発明における復調回路に、振幅シフ
トキーイング、又は周波数シフトキーイング、又は位相
シフトキーイングを用いた構成とされている。

【０１３５】本願第１４請求項に記載した発明は、前記
第８発明乃至第１１発明における周波数倍加手段に、周
波数てい倍方式又はＰＬＬ方式を用いた構成とされてい
る。

【０１３６】本願第１５請求項に記載した発明は、送受
信機において、前記第１発明乃至第７発明における送信
機と、前記第８発明乃至第１１発明における受信機とを
１パッケージ化した構成とされている。

【０１３７】本願第１６請求項に記載した発明は、送受
信機において、前記第１発明乃至第７発明における送信
機と、前記第８発明乃至第１１発明における受信機とを
１チップ化した構成とされている。

【０１３８】本願第１７請求項に記載した発明は、送受
信機において、送信機側の発振周波数を、周波数変換手
段により変換して、受信機側の基準周波数として、用い
た構成とされている。

【０１３９】本願第１８請求項に記載した発明は、送受
信機において、受信機側の発振周波数を、周波数変換手
段により変換して、送信機側の基準周波数として、用い
た構成とされている。

【０１４０】このように、本発明によれば、ＣＭＯＳプ
ロセスを用いて、このような通信機の主要な回路を１チ
ップに集約化しているので、従来のＧａＡｓ，バイポー
ラ・プロセスを用いた回路構成に比べて、大幅な低コス
ト化及び低電力消費化を図ることができ、更に、より小
型化も達成でき、これらに基づいた、効果を奏すること
ができる。

【０１４１】また、１チップ化しているので、使用者の
利便性や、高性能化、安定動作化を図ることが可能とな
る。

【図面の簡単な説明】

【図１】本発明の第１具体例に係り、送信機の全体構成
を示す回路ブロック図。

【図２】本具体例に係る送信機ユニットの概略斜視図。

【図３】本発明の第２具体例に係り、送信機の全体構成
を示す回路ブロック図。

【図４】本発明の第３具体例に係り、送信機の全体構成
を示す回路ブロック図。

【図５】本具体例に係り、発振器の温度依存特性を示す
グラフ。

【図６】本発明の第４具体例に係り、送信機の全体構成
を示す回路ブロック図。

【図７】本発明の第５具体例に係り、送信機の全体構成
を示す回路ブロック図。

【図８】本具体例に係る送信機ユニットの概略斜視図。

【図９】本具体例の送信機ユニットに係わる他の例の概
略斜視図。

【図１０】本発明の第６具体例に係り、受信機の全体構
成を示す回路ブロック図。

【図１１】本発明の第７具体例に係り、受信機の全体構
成を示す回路ブロック図。

【図１２】本発明の第８具体例に係り、受信機の全体構
成を示す回路ブロック図。

【図１３】本発明の第９具体例に係り、受信機の全体構
成を示す回路ブロック図。

【図１４】本発明の第１０具体例に係り、受信機の全体
構成を示す回路ブロック図。

【図１５】本発明の第１１具体例に係り、受信機の全体
構成を示す回路ブロック図。

【図１６】本発明の第１２具体例に係り、受信機の全体
構成を示す回路ブロック図。

【図１７】本発明の第１３具体例に係り、受信機の全体
構成を示す回路ブロック図。

【符号の説明】

１０ 送信チップ １１ ＳＡＷ発振子 １２ 発振器 １３ 変調器 １４ 増幅器 １５ 周波数倍加手段 １６ 温度補償手段 ２０ 受信チップ ２１ ＳＡＷ発振子 ２２ 発振器 ２３ 第１増幅器 ２４ 低雑音型の増幅器 ２５ 混合器 ２６ 第２増幅器 ２７ 復調器 ２８ 周波数倍加手段 ２９ 温度補償手段 ３０ 送受信チップ ３１ 周波数変換手段 Ａ アンテナ Ａ’ アンテナ Ｐ パッケージ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｌ 27/02 Ｈ０４Ｌ 27/02 Ｚ 27/18 27/18 Ｚ

Claims (18)

【特許請求の範囲】
1. 【請求項１】 ＳＡＷ発振子と、前記発振子と発振回路
   を構成する発振器と、前記発振器の出力信号を変調する
   変調器と、前記変調器の出力信号を増幅する増幅器と、
   増幅器の出力信号を電波として放出するアンテナを備え
   た送信機において、 少なくとも、前記発振器、前記変調器、前記増幅器を、
   ＣＭＯＳプロセスで１チップ化したことを特徴とする送
   信機ユニット。
2. 【請求項２】 ＳＡＷ発振子と、前記発振子と発振回路
   を構成する発振器と、前記発振器の出力信号を倍加する
   周波数倍加手段と、前記発振器の出力信号を変調する変
   調器と、変調された出力信号を増幅する増幅器と、増幅
   器の出力信号を電波として放出するアンテナを備えた送
   信機において、 少なくとも、前記発振器、前記周波数倍加手段、前記変
   調器、前記増幅器を、ＣＭＯＳプロセスで１チップ化し
   たことを特徴とする送信機ユニット。
3. 【請求項３】 ＳＡＷ発振子と、前記発振子と発振回路
   を構成する発振器と、前記発振器の出力信号を変調する
   変調器と、変調された出力信号を増幅する増幅器と、増
   幅器の出力信号を電波として放出するアンテナと、ＳＡ
   Ｗ発振子における周波数の温度依存特性を補償する温度
   補償手段を備えた送信機において、 少なくとも、前記発振器、前記変調器、前記増幅器、前
   記温度補償手段を、ＣＭＯＳプロセスで１チップ化した
   ことを特徴とする送信機ユニット。
4. 【請求項４】 ＳＡＷ発振子と、前記発振子と発振回路
   を構成する発振器と、前記発振器の出力信号を倍加する
   周波数倍加手段と、前記発振器の出力信号を変調する変
   調器と、変調された出力信号を増幅する増幅器と、増幅
   器の出力信号を電波として放出するアンテナと、ＳＡＷ
   発振子における周波数の温度依存特性を補償する温度補
   償手段とを備えた送信機において、 少なくとも、前記発振器、前記周波数倍加手段、前記変
   調器、前記増幅器、前記温度補償手段を、ＣＭＯＳプロ
   セスで１チップ化したことを特徴とする送信機ユニッ
   ト。
5. 【請求項５】 前記変調回路に、振幅シフトキーイン
   グ、又は周波数シフトキーイング、又は位相シフトキー
   イングを用いたことを特徴とする請求項１乃至４記載の
   送信機ユニット。
6. 【請求項６】 前記周波数倍加手段に、周波数てい倍方
   式、又はＰＬＬ方式を用いたことを特長とする請求項１
   乃至４記載の送信機ユニット。
7. 【請求項７】 前記ＣＭＯＳプロセスで１チップ化され
   たＩＣと、ＳＡＷ発振子とを１パッケージ化したことを
   特徴とする請求項１乃至４記載の送信機ユニット。
8. 【請求項８】 ＳＡＷ発振子と、前記発振子と発振回路
   を構成する発振器と、前記発振器の出力信号を増幅する
   第１増幅器と、電波を受信するアンテナと、前記アンテ
   ナで受信された微弱信号を増幅する低雑音増幅器と、前
   記低雑音増幅器の出力と前記第１増幅器の周波数を混合
   する混合器と、前記混合器の出力信号を増幅する第２増
   幅器と、前記第２増幅器からの出力信号を復調する復調
   器とを備えた受信機において、 少なくとも、前記発振器、前記第１増幅器、前記低雑音
   増幅器、前記混合器、前記第２増幅器、前記復調器を、
   ＣＭＯＳプロセスで１チップ化したことを特徴とする受
   信機ユニット。
9. 【請求項９】 ＳＡＷ発振子と、前記発振子と発振回路
   を構成する発振器と、前記発振器の出力信号を倍加する
   周波数倍加手段と、前記周波数倍加手段の出力信号を増
   幅する第１増幅器と、電波を受信するアンテナと、前記
   アンテナで受信された微弱信号を増幅する低雑音増幅器
   と、前記低雑音増幅器の出力と前記第１増幅器の周波数
   を混合する混合器と、前記混合器の出力信号を増幅する
   第２増幅器と、前記第２増幅器からの出力信号を復調す
   る復調器とを備えた受信機において、 少なくとも、前記発振器、前記周波数倍加手段、前記第
   １増幅器、前記低雑音増幅器、前記混合器、前記第２増
   幅器、前記復調器を、ＣＭＯＳプロセスで１チップ化し
   たことを特徴とする受信機ユニット。
10. 【請求項１０】 ＳＡＷ発振子と、前記発振子と発振回
    路を構成する発振器と、前記発振器の出力信号を増幅す
    る第１増幅器と、電波を受信するアンテナと、前記アン
    テナで受信された微弱信号を増幅する低雑音増幅器と、
    前記低雑音増幅器の出力と前記第１増幅器の周波数を混
    合する混合器と、前記混合器の出力信号を増幅する第２
    増幅器と、前記第２増幅器からの出力信号を復調する復
    調器と、ＳＡＷ発振子の周波数に対する温度特性を補償
    する温度補償手段とを備えた受信機において、 少なくとも、前記発振器、前記第１増幅器、前記低雑音
    増幅器、前記混合器、前記第２増幅器、前記復調器、前
    記温度補償手段を、ＣＭＯＳプロセスで１チップ化した
    ことを特徴とする受信機ユニット。
11. 【請求項１１】 ＳＡＷ発振子と、前記発振子と発振回
    路を構成する発振器と、前記発振器の出力信号を倍加す
    る周波数倍加手段と、前記周波数倍加手段の出力信号を
    増幅する第１増幅器と、電波を受信するアンテナと、前
    記アンテナで受信された微弱信号を増幅する低雑音増幅
    器と、前記低雑音増幅器の出力信号と前記第１増幅器の
    周波数とを混合する混合器と、前記混合器の出力信号を
    増幅する第２増幅器と、前記第２増幅器からの出力信号
    を復調する復調器と、ＳＡＷ発振子の周波数に対する温
    度特性を補償する温度補償手段とを備えた受信機におい
    て、 少なくとも、前記発振器、前記周波数倍加手段、前記第
    １増幅器、前記低雑音増幅器、前記混合器、前記第２増
    幅器、前記復調器、前記温度補償手段を、ＣＭＯＳプロ
    セスで１チップ化したことを特徴とする受信機ユニッ
    ト。
12. 【請求項１２】 前記ＣＭＯＳプロセスで１チップ化さ
    れたＩＣと、ＳＡＷ発振子とを１パッケージ化したこと
    を特徴とする請求項８乃至１１記載の送信機ユニット。
13. 【請求項１３】 前記復調回路には、振幅シフトキーイ
    ング、又は周波数シフトキーイング、又は位相シフトキ
    ーイングを用いたことを特徴とする請求項８乃至１１記
    載の受信機ユニット。
14. 【請求項１４】 前記周波数倍加手段には、周波数てい
    倍方式又はＰＬＬ方式を用いたことを特長とする請求項
    ８乃至１１記載の受信機ユニット。
15. 【請求項１５】 請求項１乃至７記載の送信機及び、請
    求項８乃至１４記載の受信機を、１パッケージ化したこ
    とを特徴とする送受信機ユニット。
16. 【請求項１６】 請求項１乃至７記載の送信機及び、請
    求項８乃至１４記載の受信機を、１チップ化したことを
    特徴とする送受信機ユニット。
17. 【請求項１７】 送信機側の発振周波数を、周波数変換
    手段により変換して、受信機側の基準周波数として、用
    いたことを特徴とする送受信機ユニット。
18. 【請求項１８】 受信機側の発振周波数を、周波数変換
    手段により変換して、送信機側の基準周波数として、用
    いたことを特徴とする送受信機ユニット。