JP4076350B2 - 通信用半導体集積回路および無線通信システム - Google Patents
通信用半導体集積回路および無線通信システム Download PDFInfo
- Publication number
- JP4076350B2 JP4076350B2 JP2002011048A JP2002011048A JP4076350B2 JP 4076350 B2 JP4076350 B2 JP 4076350B2 JP 2002011048 A JP2002011048 A JP 2002011048A JP 2002011048 A JP2002011048 A JP 2002011048A JP 4076350 B2 JP4076350 B2 JP 4076350B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- signal
- circuit
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000010355 oscillation Effects 0.000 claims description 40
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 5
- 238000010295 mobile communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＶＣＯ（電圧制御発振器）を備えたＰＬＬ（フェーズ・ロックド・ループ）回路に適用して有効な技術に関し、例えば複数のバンドの信号を送受信可能な携帯電話機などの移動体通信装置において受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路およびそれを備えた高周波用半導体集積回路および無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機には、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＬＳＩと称する）が用いられている。
従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機には、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００３】
【発明が解決しようとする課題】
ところが、携帯電話機にあっては、待受け時にＰＬＬ回路の動作を停止させる制御が行なわれている。また、デュアルバンド方式の携帯電話機にあっては、それぞれのバンドに応じてＰＬＬ回路の周波数を切り替える必要があり、この周波数切り替え時にもＰＬＬ回路の動作を停止させる制御をする場合がある。そして、停止させたＰＬＬ回路は、送信開始時に再起動させる必要があるが、ＰＬＬ回路を構成するＶＣＯ（電圧制御発振器）の制御電圧Ｖｃを徐々にロックアップの電圧に近付ける従来の一般的な方式では、周波数の高い方のバンドによる送受信時におけるＰＬＬ回路のロックアップ時間の方が、周波数の低い方のバンドによる送受信時におけるロックアップ時間よりもどうしても長くなってしまう。
【０００４】
そこで、デュアルバンド方式ではＶＣＯ（電圧制御発振器）の制御電圧Ｖｃを発生するループフィルタの容量を急速にチャージアップする電流源を設け、周波数の高い方のバンド時には、図３（Ｂ）に示すように、ＰＬＬ起動時に制御電圧Ｖｃを一旦電源電圧Ｖｃｃで持って行きそこから徐々に下げることでロックアップさせる方式がある。
しかし、この方式にあっては、ＶＣＯの発振可能な周波数範囲が広い場合、図３（Ｂ）に破線ＩＭＬで示すように、希望の周波数よりも高い周波数でＰＬＬがロックしてしまういわゆるイメージロックが発生することがある。特に、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の携帯電話機用の高周波ＬＳＩにあっては、ＧＳＭとＤＣＳのデュアルバンド方式よりもさらにＶＣＯの発振可能な周波数範囲を広くする設定することが必要になる。
【０００５】
また、携帯電話機用高周波ＬＳＩは今後さらに多くのバンドに対応できるものが要求されることが考えられる。そのため、マルチバンド方式の高周波ＬＳＩにおけるＰＬＬ回路には、上記方式に代わる高速ロックアップ方式が必要となる。一方、高周波ＬＳＩの汎用性を考えた場合、デュアルバンド方式の携帯電話機やトリプルバンド方式の携帯電話機、シングルバンドの携帯電話機のすべてに採用することができれば、携帯電話機のメーカは従来のハードウェアやソフトウェアなどの設計資産を利用することができ、新しい高周波ＬＳＩに応じたシステムを再設計する必要がなく開発コストを抑えることができる。
【０００６】
本発明者らは、ＧＳＭとＤＣＳとＰＣＳの３つの通信方式に準拠した高周波ＬＳＩを開発するにあたり、中間周波数の信号（以下、ＩＦ信号と称する）の生成方式について検討を行なった。その結果、従来のＧＳＭとＤＣＳの２つの方式に準拠した高周波ＬＳＩにおいて行なわれていたＩＦ信号の周波数を切り替える方式の延長上で設計を行なうと、ＩＦ信号を生成するＶＣＯの発振可能な周波数範囲をさらに広げるかＶＣＯを２つあるいは３つ設けて切り替える必要があるため、コストが大幅に上昇するという不具合がある。また、ＩＦ信号の周波数が３つあるとそれぞれの高調波成分をカットするためハーモニックフィルタと呼ばれるフィルタも３つ必要になる。そのため、回路面積が増加し、チップサイズが増大するという不具合があることが明らかとなった。
【０００７】
この発明の目的は、複数の引き込みモードを有し、周波数帯に応じたモードで引き込み動作を行なうことでイメージロックを起こすことなく短時間にロックアップすることができるＰＬＬ回路を備えた通信用半導体集積回路（高周波ＬＳＩ）を提供することにある。 この発明の他の目的は、複数の引き込みモードを有し、システムに適したモードを選択して引き込み動作を行なうＰＬＬ回路を備えることで従来の設計資産を活用することができる通信用半導体集積回路を提供することにある。
【０００８】
この発明のさらに他の目的は、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信方式による通信が可能な高周波ＬＳＩに適した中間周波数信号の周波数の設定方式を提供することにある。
この発明の他の目的は、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信方式による通信が可能な高周波ＬＳＩにおいて、中間周波数信号を生成する発振回路の主要部分を半導体チップ上に形成してワンチップ化を可能にするとともに、必要なフィルタの数を減らし、回路面積を低減できるようにすることにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本願の第１の発明は、ＰＬＬ回路に、フィルタ容量の電圧をロックアップ電圧に引き込むための複数の引き込み動作モードを設けるとともに、これら複数の引き込み動作モードのうちいずれかを指定するためのレジスタを設け、このレジスタの設定に従って引き込み動作を行なうように構成したものである。ここで、望ましくは、上記複数の引き込み動作モードのうち少なくとも１つは、上記ロックアップ電圧よりも低い所定の初期電圧から引き込み動作を開始する動作モードとする。さらに望ましくは、上記複数の引き込み動作モードのうち少なくとも１つは、上記フィルタ容量の電圧を上記ロックアップ電圧よりも高い所定の電圧に持ち上げてから徐々に引き下げる動作モードとする。
【００１０】
上記した手段によれば、レジスタによって複数の引き込み動作モードのうちいずれかを指定することができるため、イメージロックを起こすことなく短時間にＰＬＬ回路をロックアップすることができるとともに、従来と同じ引き込み動作モードを設けておくことにより従来の設計資産を活用することができるようになる。
さらに望ましくは、上記ＰＬＬ回路は上記初期電圧として複数のレベルのいずれかを選択可能な構成とし、これら複数のレベルのうちいずれかを指定する第２のレジスタを設ける。これによって、第２のレジスタの設定により初期電圧を選択することができるため、使用するシステムや周波数帯に応じて最適の引き込み速度でロックアップを行なうことができるようになる。
【００１１】
また、本願の第２の発明は、少なくとも９００ＭＨｚ帯のＧＳＭ方式を含む２以上の周波数帯を使用した通信方式に従った送受信が可能に構成された無線通信システムにおいて、送信データにより変調される中間周波数信号の周波数が上記２以上の周波数帯において同一となるように設定するようにしたものである。これにより、中間周波数信号を発生する発振回路を１つにすることができるため、変調回路を含む通信用半導体集積回路をワンチップ化することができるとともに、周波数帯が変わっても中間周波数信号を発生する発振回路の発振周波数を切り替える必要がないため周波数精度の高い発振信号を発生することができるようになる。
【００１２】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
図１には、本発明を適用した複数の引き込みモードで引き込み動作が可能なＰＬＬ回路を構成するチャージポンプの一実施例が示されている。図において、１０はチャージポンプ、２０はループフィルタであり、このループフィルタ２０のチャージ電圧Ｖｃが図示しないＶＣＯ（電圧制御発振器）の制御電圧として出力される。
【００１３】
図１に示されているように、この実施例のチャージポンプ１０は、図示しない位相検出回路から供給されるアップ信号ＵＰによりオン、オフ制御されるスイッチＳＷ１と、位相検出回路から供給されるダウン信号ＤＯＷＮによりオン、オフ制御されるスイッチＳＷ２と、これらのスイッチＳＷ１，ＳＷ２と直列に接続された定電流源Ｉ１，Ｉ２と、充放電ノードＮ１と接地点との間に接続されたスイッチＳＷ０とを備え、位相検出回路からのアップ信号ＵＰとダウン信号ＤＯＷＮによりスイッチＳＷ１とＳＷ２がオン、オフ制御されてループフィルタ２０の容量Ｃ１，Ｃ２をチャージアップしたり、チャージダウンしたりすることで、ＰＬＬ回路がロックした状態では制御電圧Ｖｃが一定になるように動作する。スイッチＳＷ０は、ＰＬＬ回路の動作停止時にループフィルタ２０の電圧Ｖｃを０にリセットする。
【００１４】
この実施例のチャージポンプ１０は、回路の引き込み動作を速くするため、電源電圧Ｖｃｃと充放電ノードＮ１との間に直列に接続されたスイッチＳＷ３および定電流源Ｉ３と、スイッチＳＷ４および定電流源Ｉ４と、スイッチＳＷ５および定電流源Ｉ５と、スイッチＳＷ６および定電流源Ｉ６と、スイッチＳＷ７および定電流源Ｉ７と、充放電ノードＮ１と接地点との間に直列に接続されたスイッチＳＷ８および定電流源Ｉ８とが設けられている。
上記定電流源Ｉ３〜Ｉ８のうち、Ｉ３は基準となる電流を流す電流源で、比較的低い周波数に引き込みを行なう際に使用される。定電流源Ｉ４は充放電ノードＮ１を電源電圧Ｖｃｃにチャージアップする際に使用される電流源で、Ｉ３よりもずっと大きいすなわちＩ４＞＞Ｉ３である。定電流源Ｉ５はＩ３のａ倍（ａ＞１）の電流ａＩ３（Ｉ５＜Ｉ４）を流す電流源、定電流源Ｉ６はＩ１のａ倍の電流ａＩ１を流す電流源、定電流源Ｉ７はＩ２のａ倍の電流ａＩ２を流す電流源である。また、定電流源Ｉ８は、定電流源Ｉ４により充放電ノードＮ１を一旦電源電圧Ｖｃｃにチャージアップした後、チャージダウンさせて目標の周波数に近付ける際に使用される電流源で、例えば定電流源Ｉ３の電流値とほぼ同じ電流値とされる。
【００１５】
この実施例のＰＬＬ回路においては、起動時におけるスイッチＳＷ３〜ＳＷ８の制御により、以下の４つの引き込みモードが可能である。
第１の引き込みモードは、定電流源Ｉ３のみ用いた通常の引き込みモードであり、図２（Ａ）にそのときの等価回路が、また図２（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、起動信号TXONが立ち上がるとスイッチＳＷ０がオフされるとともに、制御信号PPON３によりスイッチＳＷ３がオンされて定電流源Ｉ３の電流値とループフィルタ２０の時定数によって決まる傾きでノードＮ１の電圧Ｖｃが上昇する。そして、ＰＬＬ制御が働く電圧まで達するとその後は、Ｉ１，Ｉ２によってループが制御され、電圧Ｖｃがロック電圧に固定される。ＰＬＬ起動開始から電圧Ｖｃが固定するまでの所要時間ｔ１がロックアップ時間である。
【００１６】
第２の引き込みモードは、定電流源Ｉ４とＩ８を用いたダウンスウィープ引き込みモードであり、図３（Ａ）にそのときの等価回路が、また図３（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、先ず制御信号PPON４によりスイッチＳＷ４がｔ２時間だけオンされて定電流源Ｉ４によりループフィルタ２０が一旦電源電圧Ｖｃｃにチャージアップされた後、スイッチＳＷ４がオフされ、制御信号PPON８によりスイッチＳＷ８がオンされて定電流源Ｉ８によりノードＮ１がチャージダウンされてロックアップ電圧に達する。
【００１７】
第３の引き込みモードは、定電流源Ｉ３とＩ５を用いたアップスウィープ高速引き込みモードであり、図４（Ａ）にそのときの等価回路が、また図４（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、先ず制御信号PPON３，PPON５によりスイッチＳＷ３，ＳＷ５がｔ４時間だけオンされて定電流源Ｉ５によりループフィルタ２０が目標の電圧の少し手前までチャージアップされた後、スイッチＳＷ５がオフされ、制御信号PPON３によりスイッチＳＷ３がオンされて定電流源Ｉ３によりループフィルタ２０がゆっくりとチャージアップされてロックアップ電圧に達する。これにより第１のモード（ノーマルモード）よりも高速で引き込みを行なうことができ、しかも第２のモードで起き易いイメージロックを回避することができる。また、ロックした時点のＰＬＬループ動作状態（閉ループ帯域幅）はノーマルモードと同じである。
【００１８】
第４の引き込みモードは、定電流源Ｉ５とＩ６とＩ７を用いたアップスウィープ超高速引き込みモードであり、図５（Ａ）にそのときの等価回路が、また図５（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、先ず制御信号TXON ，PPON０によりスイッチＳＷ３，ＳＷ５がオンされて定電流源Ｉ３とＩ５によりループフィルタ２０が電源電圧Ｖｃｃにチャージアップされる。また、このとき、定電流源Ｉ６，Ｉ７は、Ｉ１，Ｉ２と同じ制御信号であるアップ信号ＵＰ，ダウン信号ＤＯＷＮと制御信号PPON０により制御される。
【００１９】
従って、実質的には、定電流源Ｉ３とＩ５すなわち（ａ＋１）Ｉ３の電流によりループフィルタ２０がチャージアップされる。このようにノーマルモードのＩ３よりも大きな（ａ＋１）Ｉ３の電流でスウィープアップさせても、同時に前段の位相検出回路からの信号により動作される定電流源Ｉ１，Ｉ２も（ａ＋１）倍されるため、ＰＬＬループの制御は正常に動作し、ロックすることができる。
ここで、ロック時の閉ループ帯域幅は、位相検出回路からの信号により動作される定電流源Ｉ１，Ｉ２の電流値に比例するので、定電流源Ｉ１，Ｉ２の電流値が大きいままであるとノイズを充分に除去することができないが、この実施例のＰＬＬ回路の第４モードでは、ロック後直ちに制御信号PPON０によりスイッチＳＷ５と一緒にＳＷ６，ＳＷ７をオフさせるようにしている。これにより、ロック後の閉ループ帯域幅は他のモードの時と同じにすることができる。
【００２０】
図６（Ａ），（Ｂ）に、本発明の他の実施例に係るＰＬＬ回路を示す。この実施例は、前記実施例のチャージポンプにおける電流源Ｉ４〜Ｉ８の代わりに、起動時に充放電ノードＮ１のレベルを押し上げるプリチャージ回路ＶＣＰを設けたものである。プリチャージ回路ＶＣＰは、例えば図６（Ａ）のように、電源電圧端子Ｖｃｃと接地点との間に直列に接続されたスイッチＳＷ９と定電流源Ｉ９とダイオードＤ１，Ｄ２と抵抗Ｒ１と、電源電圧端子Ｖｃｃとチャージポンプ１０の充放電ノードＮ１との間に直列に接続されたトランジスタＱ１とダイオードＤ３とからなり、定電流源Ｉ９とダイオードＤ１との接続ノードＮ２の電位が上記トランジスタＱ１のベースに印加されるように構成されている。
【００２１】
さらに、この実施例においては、抵抗Ｒ１と並列に抵抗Ｒ２，Ｒ３が設けられており、これらの抵抗Ｒ２，Ｒ３……にはそれぞれスイッチＳＷ１２，ＳＷ１３……が接続されている。この実施例のプリチャージ回路ＶＣＰは、起動信号TXONによりスイッチＳＷ９がオンされて定電流源Ｉ９に電流が流れると、トランジスタＱ１がオン状態にされることによって、チャージポンプ１０の充放電ノードＮ１の電位は速やかに押し上げられる。
【００２２】
ここで、トランジスタＱ１のベース・エミッタ間電圧はダイオードの順方向電圧と等しいとみなすことができる。すると、トランジスタＱ１がオン状態にされることによってチャージポンプ１０の充放電ノードＮ１の電位は、Ｑ１のベース電位よりもダイオードの順方向電圧２段分低い電位にされる。トランジスタＱ１のベース電位は、抵抗Ｒ１とダイオードＤ２との接続ノードＮ３の電位よりもダイオードの順方向電圧２段分高い電位であるので、図６（Ｂ）のように、チャージポンプ１０の充放電ノードＮ１の電位は起動後速やかにプリチャージ回路ＶＣＰの抵抗Ｒ１とダイオードＤ２との接続ノードＮ３の電位まで押し上げられ、その後、定電流源Ｉ３の電流によって上昇される。そのため、プリチャージ回路ＶＣＰが定電流源Ｉ３の電流のみによってチャージアップされる場合よりも早くロックアップ電圧に到達するようになる。接続ノードＮ３の電位は、抵抗Ｒ１の抵抗値と流れる電流の値によって決定される。
【００２３】
この実施例では、抵抗Ｒ１と並列に抵抗Ｒ２，Ｒ３……が設けられ、スイッチＳＷ１２，ＳＷ１３……により電流が流れる抵抗を選択できるので、スイッチＳＷ１２，ＳＷ１３……を制御することでノードＮ２の電位すなわちチャージポンプ１０の起動時の初期電圧を任意に設定することができる。なお、トランジスタＱ１がオン状態にされることによりＱ１のコレクタ電流によってループフィルタ２０の容量が充電され、チャージポンプ１０の充放電ノードＮ１の電位がプリチャージ回路ＶＣＰのノードＮ３の電位まで上昇するとトランジスタＱ１は自動的にオフ状態になるので、トランジスタＱ１のオン、オフ制御信号PPONのハイレベルの期間ｔ６は比較的短い時間で良い。
【００２４】
なお、図４の引き込みモードも最初の電流源Ｉ３とａＩ３によるチャージアップが引き続き電流源Ｉ３によって行なわれるチャージアップの初期電圧を与えるとみることもできる。つまり図６のプリチャージ回路ＶＣＰは、図４の実施例の変形例とみなすことができる。また、ＰＬＬ起動時のチャージポンプ内に複数の初期電圧の与える方法としては、図６（Ａ）の抵抗Ｒ１，Ｒ２，Ｒ３……の代わりに数が異なるダイオード列に置き換える方法も考えられる。
【００２５】
次に、ＰＬＬ回路を、マルチバンド方式の移動体通信システムを構成する高周波ＬＳＩに適用した場合について説明する。図７には本発明の他の実施例による高周波ＬＳＩの詳細な構成例と通信機の全体の概略構成が示されている。
図７において、１００は信号電波の送受信用アンテナ、２００は高周波ＬＳＩ、１１０は送受信切り替え用のスイッチ、１２０は送信信号を増幅する高周波電力増幅回路、１３０は送信用発振器（ＴＸＶＣＯ）、１４０は送信側ＰＬＬ回路を構成するループフィルタ、１５０は希望バンドに応じた周波数の発振信号を生成する高周波発振器（ＲＦＶＣＯ）、１６０は受信信号から不要波を除去する高周波フィルタ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＬＳＩ２００を制御したりするベースバンド回路（ＬＳＩ）である。特に制限されないが、この実施例では、高周波発振器（ＲＦＶＣＯ）１５０は送信系回路と受信系回路で共用されている。
【００２６】
高周波ＬＳＩ２００は、例えば３２０ＭＨｚのような中間周波数Ｆrfの発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２１０と、該発振回路２１０で生成された発振信号φIFを分周して８０ＭＨｚのような搬送波を生成する分周回路２２０と、分周回路２２０から出力される搬送波をベースバンド回路３００から供給されるＩ信号とＱ信号により直交変調をかける変調回路２３０と、高周波発振器１５０から供給される発振信号φRFを分周する分周回路２５０と、該分周回路２５０で分周された信号φRF’と送信用発振器（ＴＸＶＣＯ）１３０からフィードバックされる送信信号φTXとを合成して２つの信号の周波数差に相当する周波数の信号φmixを生成するミキサ２６０と、該ミキサ２６０から漏れる高調波成分をカットするハーモニックフィルタ２４２と、上記ミキサ２６０からの信号と上記変調回路２３０から変調信号との位相差を検出する位相検出回路２７０と、該位相検出回路２７０から出力される信号（ＵＰ，ＤＯＷＮ）によって動作するチャージポンプ２８０と、モード制御回路２９０などから送信系回路が構成されている。
【００２７】
また、受信系回路として、受信信号を増幅するロウノイズアンプ３１０、受信信号に高周波発振器１５０の発振信号φRFが分周回路２５０で分周された信号を合成することで復調を行なう復調回路３２０、復調された信号を増幅してベースバンド回路３００へ出力するプログラマブル・ゲイン・アンプ３３０等が設けられている。
【００２８】
この実施例においては、上記チャージポンプ２８０およびループフィルタ１４０として図１に示されているような構成を有する回路が使用される。そして、このチャージポンプ２８０と上記位相検出回路２７０、ループフィルタ１４０、送信用発振器（ＴＸＶＣＯ）１３０およびミキサ２６０によって周波数変換を行なう一般にオフセットＰＬＬと呼ばれる送信用ＰＬＬ回路ＴｘＰＬＬが構成される。マルチバンド方式の移動体通信システムでは、使用するバンドに応じて上記高周波発振器１５０の発振周波数ＦRFが、例えばベースバンド回路３００からの指令によって切り替えられることで、送信周波数の切り替えが行なわれる。
【００２９】
モード制御回路２９０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧにはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＬＳＩ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、モード制御回路２９０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００はマイクロプロセッサなどから構成される。
【００３０】
コントロールレジスタＣＲＧは、特に制限されるものでないが、この実施例では、２ビットのＰＬＬ引込みモード選択ビットＰＰ０，ＰＰ１と、図１のチャージポンプ１０内のスイッチＳＷ３〜ＳＷ８をオン、オフ制御する信号PPONのパルス幅すなわちスイッチのオン時間を指定する３ビットのパルス幅指定ビットＴＰ０〜ＴＰ２を有する。次の表１には、上記コントロールレジスタＣＲＧのＰＬＬ引込みモード選択ビットＰＰ０，ＰＰ１と引き込みモードとの関係が、また表２には、パルス幅指定ビットＴＰ０〜ＴＰ２とスイッチＳＷ３〜ＳＷ８のオン、オフ制御信号との関係が示されている。モード制御回路２９０はこれらのビットの状態に応じて、チャージポンプの動作モードとパルス幅の制御を行なう。
【００３１】
モード２を図４（Ａ），（Ｂ）のような電流源Ｉ３，ａＩ３の切り替えにより行なう代わりに、図８のような抵抗の切り替えにより行なうようにしても良い。この場合、パルス幅指定ビットＴＰ０〜ＴＰ２によって、抵抗Ｒ２，Ｒ３……の選択を行なうことで、ＰＬＬ起動時の初期電圧を切り替えるようにすることができる。また、実施例では、表１のような４つの引き込みモードの中から一つを選択するように構成されているが、これら４つのモードの他に例えば図８のような抵抗の切り替えによる引き込みモード等を加えて、５種類以上のモードの中から選択できるように構成しても良い。
【００３２】
【表１】
【００３３】
【表２】
【００３４】
この実施例の高周波用ＬＳＩは、送信用ＰＬＬに複数の引き込みモードを有するので、マルチバンドの無線通信システムでは使用するバンドに応じて引き込みモードを切り替えたり、適用されるシステムに応じて引き込みモードを切り替えたりすることができる。これによって、ＰＬＬ起動後短時間にＰＬＬをロック状態にさせることができるようになる。また、モード１のダウンスウィープ高速ロックアップを使用しないようにすれば、不所望の周波数でロックしてしまうイメージロックを確実に回避しつつ高速ロックアップを行なえるとともに、従来このようなダウンスウィープ高速ロックアップを有する高周波用ＬＳＩを使用したシステム制御プログラムなどの工夫によってイメージロックを回避するようにしたシステムがあった場合に、そのシステムの高周波用ＬＳＩとして本発明の高周波用ＬＳＩを使用する場合には、モード１のダウンスウィープ高速ロックアップを選択すれば、従来の資産をそのまま活用しかつイメージロックを回避できるシステムを構築することができる。
【００３５】
次に、本発明を、８８０〜９１５ＭＨｚの周波数帯のＧＳＭ方式と、１７１０〜１７８５ＭＨｚの周波数帯のＤＣＳ方式と、１８５０〜１９１０ＭＨｚの周波数帯のＰＣＳ方式の３つの信号を扱えるトリプルバンド方式の移動体通信システム用の高周波ＬＳＩに適用した場合を例にとって、発振器特に中間周波数の発振信号を発生する発振器の周波数の設定の仕方を、表３〜表５および図８を用いて説明する。
【００３６】
【表３】
【００３７】
表３は従来のＧＳＭとＤＣＳの２つのバンドに対応可能なデュアルバンド方式の高周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦＶＣＯ）１５０の発振信号φIF，φTX，φRFの周波数の設定例を示す。表３に示されているように、従来は、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧＳＭの場合３６０ＭＨｚに、またＤＣＳの場合３８０ＭＨｚに設定され、これを分周回路２２０でＧＳＭの場合は１／８に分周して４５ＭＨｚの搬送波ＴＸＩＦを、またＤＣＳの場合は１／４に分周して９５ＭＨｚの搬送波ＴＸＩＦを生成して変調をかける。
一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、ＧＳＭの場合３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１０〜３７６０ＭＨｚに設定され、これを分周回路２５０でＧＳＭの場合は１／４に分周し、またＤＣＳの場合は１／２に分周してφRF’としてミキサ２６０に供給する。ミキサ２６０では、このφRF’と送信用発振回路１３０からの送信用発振信号φTXの周波数の差（ＦRF−ＦTX）に相当する信号が出力され、この差信号と変調信号の周波数ＦTXIFと一致するようにＰＬＬが動作する。
【００３８】
表４は従来のデュアルバンド方式の高周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数φIF，φTX，φRFの設定方式の延長上で、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩにおける各発振器の周波数を設定した場合の例を示す。
【００３９】
【表４】
【００４０】
表４から分かるように、従来の延長上で各発振器の周波数を設定した場合、ＰＣＳでは、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数は３２０ＭＨｚに設定され、これを分周回路２２０で１／４に分周して８０ＭＨｚの搬送波ＴＸＩＦを生成して変調をかける。一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、ＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路２５０で１／２に分周されてミキサ２６０に供給される。従って、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数は、使用するバンドに応じて３２０〜３８０ＭＨｚの範囲で発振させる必要がある。つまり約１５〜１８％の変動幅があることになる。
【００４１】
従来、このような大きな変動幅を有しかつ正確な発振周波数で発振する発振器を構成することは困難であるため、各バンド用に３つの発振器を用意してそれらを切り替えて動作させていた。また、中間周波数信号の周波数が３つあるとそれぞれの高調波成分をカットするため、図７の変調回路２３０と位相検出回路２７０との間やミキサ２６０と位相検出回路２７０との間にハーモニックフィルタ２４１，２４２を設ける場合、それぞれ３つのフィルタが必要になる。その結果、回路面積が増加し、チップサイズが増大するため、トリプルバンド用の高周波ＬＳＩをワンチップ化することは困難であった。
【００４２】
表５は、本実施例のトリプルバンド用の高周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦＶＣＯ）１５０の発振信号φIF，φTX，φRFの周波数の設定例を示す。
【００４３】
【表５】
【００４４】
表５に示されているように、本実施例では、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに、これが分周回路２２０で１／８に分周されて８０ＭＨｚの搬送波ＴＸＩＦが生成されて変調が行なわれる。
一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、ＧＳＭの場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３５８０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路２５０でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφRF’としてミキサ２６０に供給される。ミキサ２６０では、このφRF’と送信用発振回路１３０からの送信用発振信号φTXの周波数の差（ＦRF−ＦTX）に相当する信号が出力され、この差信号と変調信号の周波数ＦTXIFと一致するように送信用ＰＬＬ（ＴｘＰＬＬ）が動作する。
【００４５】
表４と表５を比較すると分かるように、この実施例の高周波ＬＳＩでは、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚであるため、従来方式の延長で設計すると３つ必要であった発振器が一つで済むようになる。また、中間周波用発振器（ＩＦＶＣＯ）２１０が１つであると、図８のように、変調回路２３０と位相検出回路２７０との間やミキサ２６０と位相検出回路２７０との間にハーモニックフィルタ２４１，２４２を設ける場合、フィルタはそれぞれ１つで済むようになる。
その結果、回路面積を従来方式に比べて大幅に低減することができ、中間周波用発振器（ＩＦＶＣＯ）２１０を構成する素子のうち容量素子を除いた部分（ＬＣ共振回路を用いたコルピッツ型発振回路ではインダクタンス素子やバリキャップダイオードを含む）を、半導体チップ上に形成して高周波ＬＳＩをワンチップ化することが可能になる。これにより、携帯電話機のような移動体通信装置を構成する部品の点数を減らすことができ、装置を小型化することが可能となる。
【００４６】
ここで、表４と表５を比較すると分かるように、本実施例においては、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、従来の最大変動範囲である３６１０〜３８４０ＭＨｚから３５８０〜３９８０ＭＨｚに増加することになる。従って、高周波用発振器（ＲＦＶＣＯ）１５０は、従来に比べて発振可能範囲を大きくさせる必要がある。しかし、この変動幅は、増加したとしても約１０％に過ぎないので、従来の方式を適用して中間周波用発振器（ＩＦＶＣＯ）２１０の変動範囲を大きくする場合（前述したように約１５〜１８％）に比べると設計は容易である。
【００４７】
なお、この実施例では、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数を６４０ＭＨｚとし、搬送波ＴＸＩＦの周波数を８０ＭＨｚとしたが、これに限定されるものでなく、それらの整数倍の周波数とすることも可能である。例えば、搬送波ＴＸＩＦの周波数を２倍の１６０ＭＨｚとしても回路は正常に動作するが、８０ＭＨｚの方が１６０ＭＨｚの場合よりも消費電力が少なくて済むという利点がある。また、この実施例では、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩに適用したため、搬送波ＴＸＩＦの周波数を８０ＭＨｚとしたが、他のバンドの信号を扱う高周波ＬＳＩにおいては、それに適した周波数に設定されることはいうまでもない。
【００４８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでなく、例えば実施例では、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩに適用した場合を説明したが、ＧＳＭとＤＣＳとＰＣＳのうちいずれか２つの信号を扱えるデュアルバンド方式の高周波ＬＳＩにも適用することができる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられるＰＬＬ回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、ＰＬＬ回路を備えた半導体集積回路特にＰＬＬ回路の動作を一時停止させる状態を有する半導体集積回路一般に広く利用することができる。
【００４９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、周波数帯に応じたモードで引き込み動作を行なうことでイメージロックを起こすことなく短時間にロックアップすることができるとともに、システムに適したモードを選択して引き込み動作を行なうＰＬＬ回路を備えることで従来の設計資産をそのまま活用することができるようになる。
また、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信方式による通信が可能な高周波ＬＳＩに最適な中間周波数信号の周波数設定方式を実現することができ、これによって、中間周波数信号を生成する発振回路の主要部分を半導体チップ上に形成してワンチップ化が可能になるとともに、必要なフィルタの数が少なくて済み回路面積を低減することができるようになるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用したＰＬＬ回路を構成するチャージポンプの一実施例を示す回路図である。
【図２】実施例のＰＬＬ回路における第１の引き込みモード（通常の引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図３】実施例のＰＬＬ回路における第２の引き込みモード（ダウンスウィープ引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図４】実施例のＰＬＬ回路における第３の引き込みモード（アップスウィープ高速引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図５】実施例のＰＬＬ回路における第４の引き込みモード（アップスウィープ超高速引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図６】本発明を適用したＰＬＬ回路を構成するチャージポンプの他の実施例を示す回路図およびタイミングチャートである。
【図７】本発明に係る無線通信システムの一例としての携帯電話機の構成例を示すブロック図である。
【図８】本発明を適用した無線通信システムの一例としての携帯電話機の送信部の構成例を示すブロック図である。
【符号の説明】
１０ チャージポンプ
２０ ループフィルタ
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ 高周波電力増幅器
１３０ 送信用発振器（ＴＸＶＣＯ）
１４０ ループフィルタ
１５０ 高周波発振器（ＲＦＶＣＯ）
１６０ 高周波フィルタ
２００ 高周波ＬＳＩ
２１０ 発振回路
２２０ 分周回路
２３０ 変調回路
２５０ 分周回路
２６０ ミキサ
２７０ 位相検出回路
２８０ チャージポンプ
２９０ モード制御回路
３００ ベースバンドシステム
【発明の属する技術分野】
本発明は、ＶＣＯ（電圧制御発振器）を備えたＰＬＬ（フェーズ・ロックド・ループ）回路に適用して有効な技術に関し、例えば複数のバンドの信号を送受信可能な携帯電話機などの移動体通信装置において受信信号や送信信号と合成される所定の周波数の発振信号を発生するＰＬＬ回路およびそれを備えた高周波用半導体集積回路および無線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機には、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器としてＰＬＬ回路を備え、送信信号の変調や受信信号の復調を行う高周波用半導体集積回路（以下、高周波ＬＳＩと称する）が用いられている。
従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機には、ＰＬＬ回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。
【０００３】
【発明が解決しようとする課題】
ところが、携帯電話機にあっては、待受け時にＰＬＬ回路の動作を停止させる制御が行なわれている。また、デュアルバンド方式の携帯電話機にあっては、それぞれのバンドに応じてＰＬＬ回路の周波数を切り替える必要があり、この周波数切り替え時にもＰＬＬ回路の動作を停止させる制御をする場合がある。そして、停止させたＰＬＬ回路は、送信開始時に再起動させる必要があるが、ＰＬＬ回路を構成するＶＣＯ（電圧制御発振器）の制御電圧Ｖｃを徐々にロックアップの電圧に近付ける従来の一般的な方式では、周波数の高い方のバンドによる送受信時におけるＰＬＬ回路のロックアップ時間の方が、周波数の低い方のバンドによる送受信時におけるロックアップ時間よりもどうしても長くなってしまう。
【０００４】
そこで、デュアルバンド方式ではＶＣＯ（電圧制御発振器）の制御電圧Ｖｃを発生するループフィルタの容量を急速にチャージアップする電流源を設け、周波数の高い方のバンド時には、図３（Ｂ）に示すように、ＰＬＬ起動時に制御電圧Ｖｃを一旦電源電圧Ｖｃｃで持って行きそこから徐々に下げることでロックアップさせる方式がある。
しかし、この方式にあっては、ＶＣＯの発振可能な周波数範囲が広い場合、図３（Ｂ）に破線ＩＭＬで示すように、希望の周波数よりも高い周波数でＰＬＬがロックしてしまういわゆるイメージロックが発生することがある。特に、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の携帯電話機用の高周波ＬＳＩにあっては、ＧＳＭとＤＣＳのデュアルバンド方式よりもさらにＶＣＯの発振可能な周波数範囲を広くする設定することが必要になる。
【０００５】
また、携帯電話機用高周波ＬＳＩは今後さらに多くのバンドに対応できるものが要求されることが考えられる。そのため、マルチバンド方式の高周波ＬＳＩにおけるＰＬＬ回路には、上記方式に代わる高速ロックアップ方式が必要となる。一方、高周波ＬＳＩの汎用性を考えた場合、デュアルバンド方式の携帯電話機やトリプルバンド方式の携帯電話機、シングルバンドの携帯電話機のすべてに採用することができれば、携帯電話機のメーカは従来のハードウェアやソフトウェアなどの設計資産を利用することができ、新しい高周波ＬＳＩに応じたシステムを再設計する必要がなく開発コストを抑えることができる。
【０００６】
本発明者らは、ＧＳＭとＤＣＳとＰＣＳの３つの通信方式に準拠した高周波ＬＳＩを開発するにあたり、中間周波数の信号（以下、ＩＦ信号と称する）の生成方式について検討を行なった。その結果、従来のＧＳＭとＤＣＳの２つの方式に準拠した高周波ＬＳＩにおいて行なわれていたＩＦ信号の周波数を切り替える方式の延長上で設計を行なうと、ＩＦ信号を生成するＶＣＯの発振可能な周波数範囲をさらに広げるかＶＣＯを２つあるいは３つ設けて切り替える必要があるため、コストが大幅に上昇するという不具合がある。また、ＩＦ信号の周波数が３つあるとそれぞれの高調波成分をカットするためハーモニックフィルタと呼ばれるフィルタも３つ必要になる。そのため、回路面積が増加し、チップサイズが増大するという不具合があることが明らかとなった。
【０００７】
この発明の目的は、複数の引き込みモードを有し、周波数帯に応じたモードで引き込み動作を行なうことでイメージロックを起こすことなく短時間にロックアップすることができるＰＬＬ回路を備えた通信用半導体集積回路（高周波ＬＳＩ）を提供することにある。 この発明の他の目的は、複数の引き込みモードを有し、システムに適したモードを選択して引き込み動作を行なうＰＬＬ回路を備えることで従来の設計資産を活用することができる通信用半導体集積回路を提供することにある。
【０００８】
この発明のさらに他の目的は、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信方式による通信が可能な高周波ＬＳＩに適した中間周波数信号の周波数の設定方式を提供することにある。
この発明の他の目的は、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信方式による通信が可能な高周波ＬＳＩにおいて、中間周波数信号を生成する発振回路の主要部分を半導体チップ上に形成してワンチップ化を可能にするとともに、必要なフィルタの数を減らし、回路面積を低減できるようにすることにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本願の第１の発明は、ＰＬＬ回路に、フィルタ容量の電圧をロックアップ電圧に引き込むための複数の引き込み動作モードを設けるとともに、これら複数の引き込み動作モードのうちいずれかを指定するためのレジスタを設け、このレジスタの設定に従って引き込み動作を行なうように構成したものである。ここで、望ましくは、上記複数の引き込み動作モードのうち少なくとも１つは、上記ロックアップ電圧よりも低い所定の初期電圧から引き込み動作を開始する動作モードとする。さらに望ましくは、上記複数の引き込み動作モードのうち少なくとも１つは、上記フィルタ容量の電圧を上記ロックアップ電圧よりも高い所定の電圧に持ち上げてから徐々に引き下げる動作モードとする。
【００１０】
上記した手段によれば、レジスタによって複数の引き込み動作モードのうちいずれかを指定することができるため、イメージロックを起こすことなく短時間にＰＬＬ回路をロックアップすることができるとともに、従来と同じ引き込み動作モードを設けておくことにより従来の設計資産を活用することができるようになる。
さらに望ましくは、上記ＰＬＬ回路は上記初期電圧として複数のレベルのいずれかを選択可能な構成とし、これら複数のレベルのうちいずれかを指定する第２のレジスタを設ける。これによって、第２のレジスタの設定により初期電圧を選択することができるため、使用するシステムや周波数帯に応じて最適の引き込み速度でロックアップを行なうことができるようになる。
【００１１】
また、本願の第２の発明は、少なくとも９００ＭＨｚ帯のＧＳＭ方式を含む２以上の周波数帯を使用した通信方式に従った送受信が可能に構成された無線通信システムにおいて、送信データにより変調される中間周波数信号の周波数が上記２以上の周波数帯において同一となるように設定するようにしたものである。これにより、中間周波数信号を発生する発振回路を１つにすることができるため、変調回路を含む通信用半導体集積回路をワンチップ化することができるとともに、周波数帯が変わっても中間周波数信号を発生する発振回路の発振周波数を切り替える必要がないため周波数精度の高い発振信号を発生することができるようになる。
【００１２】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
図１には、本発明を適用した複数の引き込みモードで引き込み動作が可能なＰＬＬ回路を構成するチャージポンプの一実施例が示されている。図において、１０はチャージポンプ、２０はループフィルタであり、このループフィルタ２０のチャージ電圧Ｖｃが図示しないＶＣＯ（電圧制御発振器）の制御電圧として出力される。
【００１３】
図１に示されているように、この実施例のチャージポンプ１０は、図示しない位相検出回路から供給されるアップ信号ＵＰによりオン、オフ制御されるスイッチＳＷ１と、位相検出回路から供給されるダウン信号ＤＯＷＮによりオン、オフ制御されるスイッチＳＷ２と、これらのスイッチＳＷ１，ＳＷ２と直列に接続された定電流源Ｉ１，Ｉ２と、充放電ノードＮ１と接地点との間に接続されたスイッチＳＷ０とを備え、位相検出回路からのアップ信号ＵＰとダウン信号ＤＯＷＮによりスイッチＳＷ１とＳＷ２がオン、オフ制御されてループフィルタ２０の容量Ｃ１，Ｃ２をチャージアップしたり、チャージダウンしたりすることで、ＰＬＬ回路がロックした状態では制御電圧Ｖｃが一定になるように動作する。スイッチＳＷ０は、ＰＬＬ回路の動作停止時にループフィルタ２０の電圧Ｖｃを０にリセットする。
【００１４】
この実施例のチャージポンプ１０は、回路の引き込み動作を速くするため、電源電圧Ｖｃｃと充放電ノードＮ１との間に直列に接続されたスイッチＳＷ３および定電流源Ｉ３と、スイッチＳＷ４および定電流源Ｉ４と、スイッチＳＷ５および定電流源Ｉ５と、スイッチＳＷ６および定電流源Ｉ６と、スイッチＳＷ７および定電流源Ｉ７と、充放電ノードＮ１と接地点との間に直列に接続されたスイッチＳＷ８および定電流源Ｉ８とが設けられている。
上記定電流源Ｉ３〜Ｉ８のうち、Ｉ３は基準となる電流を流す電流源で、比較的低い周波数に引き込みを行なう際に使用される。定電流源Ｉ４は充放電ノードＮ１を電源電圧Ｖｃｃにチャージアップする際に使用される電流源で、Ｉ３よりもずっと大きいすなわちＩ４＞＞Ｉ３である。定電流源Ｉ５はＩ３のａ倍（ａ＞１）の電流ａＩ３（Ｉ５＜Ｉ４）を流す電流源、定電流源Ｉ６はＩ１のａ倍の電流ａＩ１を流す電流源、定電流源Ｉ７はＩ２のａ倍の電流ａＩ２を流す電流源である。また、定電流源Ｉ８は、定電流源Ｉ４により充放電ノードＮ１を一旦電源電圧Ｖｃｃにチャージアップした後、チャージダウンさせて目標の周波数に近付ける際に使用される電流源で、例えば定電流源Ｉ３の電流値とほぼ同じ電流値とされる。
【００１５】
この実施例のＰＬＬ回路においては、起動時におけるスイッチＳＷ３〜ＳＷ８の制御により、以下の４つの引き込みモードが可能である。
第１の引き込みモードは、定電流源Ｉ３のみ用いた通常の引き込みモードであり、図２（Ａ）にそのときの等価回路が、また図２（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、起動信号TXONが立ち上がるとスイッチＳＷ０がオフされるとともに、制御信号PPON３によりスイッチＳＷ３がオンされて定電流源Ｉ３の電流値とループフィルタ２０の時定数によって決まる傾きでノードＮ１の電圧Ｖｃが上昇する。そして、ＰＬＬ制御が働く電圧まで達するとその後は、Ｉ１，Ｉ２によってループが制御され、電圧Ｖｃがロック電圧に固定される。ＰＬＬ起動開始から電圧Ｖｃが固定するまでの所要時間ｔ１がロックアップ時間である。
【００１６】
第２の引き込みモードは、定電流源Ｉ４とＩ８を用いたダウンスウィープ引き込みモードであり、図３（Ａ）にそのときの等価回路が、また図３（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、先ず制御信号PPON４によりスイッチＳＷ４がｔ２時間だけオンされて定電流源Ｉ４によりループフィルタ２０が一旦電源電圧Ｖｃｃにチャージアップされた後、スイッチＳＷ４がオフされ、制御信号PPON８によりスイッチＳＷ８がオンされて定電流源Ｉ８によりノードＮ１がチャージダウンされてロックアップ電圧に達する。
【００１７】
第３の引き込みモードは、定電流源Ｉ３とＩ５を用いたアップスウィープ高速引き込みモードであり、図４（Ａ）にそのときの等価回路が、また図４（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、先ず制御信号PPON３，PPON５によりスイッチＳＷ３，ＳＷ５がｔ４時間だけオンされて定電流源Ｉ５によりループフィルタ２０が目標の電圧の少し手前までチャージアップされた後、スイッチＳＷ５がオフされ、制御信号PPON３によりスイッチＳＷ３がオンされて定電流源Ｉ３によりループフィルタ２０がゆっくりとチャージアップされてロックアップ電圧に達する。これにより第１のモード（ノーマルモード）よりも高速で引き込みを行なうことができ、しかも第２のモードで起き易いイメージロックを回避することができる。また、ロックした時点のＰＬＬループ動作状態（閉ループ帯域幅）はノーマルモードと同じである。
【００１８】
第４の引き込みモードは、定電流源Ｉ５とＩ６とＩ７を用いたアップスウィープ超高速引き込みモードであり、図５（Ａ）にそのときの等価回路が、また図５（Ｂ）にはこのモードにおけるタイミングチャートが示されている。このモードでは、先ず制御信号TXON ，PPON０によりスイッチＳＷ３，ＳＷ５がオンされて定電流源Ｉ３とＩ５によりループフィルタ２０が電源電圧Ｖｃｃにチャージアップされる。また、このとき、定電流源Ｉ６，Ｉ７は、Ｉ１，Ｉ２と同じ制御信号であるアップ信号ＵＰ，ダウン信号ＤＯＷＮと制御信号PPON０により制御される。
【００１９】
従って、実質的には、定電流源Ｉ３とＩ５すなわち（ａ＋１）Ｉ３の電流によりループフィルタ２０がチャージアップされる。このようにノーマルモードのＩ３よりも大きな（ａ＋１）Ｉ３の電流でスウィープアップさせても、同時に前段の位相検出回路からの信号により動作される定電流源Ｉ１，Ｉ２も（ａ＋１）倍されるため、ＰＬＬループの制御は正常に動作し、ロックすることができる。
ここで、ロック時の閉ループ帯域幅は、位相検出回路からの信号により動作される定電流源Ｉ１，Ｉ２の電流値に比例するので、定電流源Ｉ１，Ｉ２の電流値が大きいままであるとノイズを充分に除去することができないが、この実施例のＰＬＬ回路の第４モードでは、ロック後直ちに制御信号PPON０によりスイッチＳＷ５と一緒にＳＷ６，ＳＷ７をオフさせるようにしている。これにより、ロック後の閉ループ帯域幅は他のモードの時と同じにすることができる。
【００２０】
図６（Ａ），（Ｂ）に、本発明の他の実施例に係るＰＬＬ回路を示す。この実施例は、前記実施例のチャージポンプにおける電流源Ｉ４〜Ｉ８の代わりに、起動時に充放電ノードＮ１のレベルを押し上げるプリチャージ回路ＶＣＰを設けたものである。プリチャージ回路ＶＣＰは、例えば図６（Ａ）のように、電源電圧端子Ｖｃｃと接地点との間に直列に接続されたスイッチＳＷ９と定電流源Ｉ９とダイオードＤ１，Ｄ２と抵抗Ｒ１と、電源電圧端子Ｖｃｃとチャージポンプ１０の充放電ノードＮ１との間に直列に接続されたトランジスタＱ１とダイオードＤ３とからなり、定電流源Ｉ９とダイオードＤ１との接続ノードＮ２の電位が上記トランジスタＱ１のベースに印加されるように構成されている。
【００２１】
さらに、この実施例においては、抵抗Ｒ１と並列に抵抗Ｒ２，Ｒ３が設けられており、これらの抵抗Ｒ２，Ｒ３……にはそれぞれスイッチＳＷ１２，ＳＷ１３……が接続されている。この実施例のプリチャージ回路ＶＣＰは、起動信号TXONによりスイッチＳＷ９がオンされて定電流源Ｉ９に電流が流れると、トランジスタＱ１がオン状態にされることによって、チャージポンプ１０の充放電ノードＮ１の電位は速やかに押し上げられる。
【００２２】
ここで、トランジスタＱ１のベース・エミッタ間電圧はダイオードの順方向電圧と等しいとみなすことができる。すると、トランジスタＱ１がオン状態にされることによってチャージポンプ１０の充放電ノードＮ１の電位は、Ｑ１のベース電位よりもダイオードの順方向電圧２段分低い電位にされる。トランジスタＱ１のベース電位は、抵抗Ｒ１とダイオードＤ２との接続ノードＮ３の電位よりもダイオードの順方向電圧２段分高い電位であるので、図６（Ｂ）のように、チャージポンプ１０の充放電ノードＮ１の電位は起動後速やかにプリチャージ回路ＶＣＰの抵抗Ｒ１とダイオードＤ２との接続ノードＮ３の電位まで押し上げられ、その後、定電流源Ｉ３の電流によって上昇される。そのため、プリチャージ回路ＶＣＰが定電流源Ｉ３の電流のみによってチャージアップされる場合よりも早くロックアップ電圧に到達するようになる。接続ノードＮ３の電位は、抵抗Ｒ１の抵抗値と流れる電流の値によって決定される。
【００２３】
この実施例では、抵抗Ｒ１と並列に抵抗Ｒ２，Ｒ３……が設けられ、スイッチＳＷ１２，ＳＷ１３……により電流が流れる抵抗を選択できるので、スイッチＳＷ１２，ＳＷ１３……を制御することでノードＮ２の電位すなわちチャージポンプ１０の起動時の初期電圧を任意に設定することができる。なお、トランジスタＱ１がオン状態にされることによりＱ１のコレクタ電流によってループフィルタ２０の容量が充電され、チャージポンプ１０の充放電ノードＮ１の電位がプリチャージ回路ＶＣＰのノードＮ３の電位まで上昇するとトランジスタＱ１は自動的にオフ状態になるので、トランジスタＱ１のオン、オフ制御信号PPONのハイレベルの期間ｔ６は比較的短い時間で良い。
【００２４】
なお、図４の引き込みモードも最初の電流源Ｉ３とａＩ３によるチャージアップが引き続き電流源Ｉ３によって行なわれるチャージアップの初期電圧を与えるとみることもできる。つまり図６のプリチャージ回路ＶＣＰは、図４の実施例の変形例とみなすことができる。また、ＰＬＬ起動時のチャージポンプ内に複数の初期電圧の与える方法としては、図６（Ａ）の抵抗Ｒ１，Ｒ２，Ｒ３……の代わりに数が異なるダイオード列に置き換える方法も考えられる。
【００２５】
次に、ＰＬＬ回路を、マルチバンド方式の移動体通信システムを構成する高周波ＬＳＩに適用した場合について説明する。図７には本発明の他の実施例による高周波ＬＳＩの詳細な構成例と通信機の全体の概略構成が示されている。
図７において、１００は信号電波の送受信用アンテナ、２００は高周波ＬＳＩ、１１０は送受信切り替え用のスイッチ、１２０は送信信号を増幅する高周波電力増幅回路、１３０は送信用発振器（ＴＸＶＣＯ）、１４０は送信側ＰＬＬ回路を構成するループフィルタ、１５０は希望バンドに応じた周波数の発振信号を生成する高周波発振器（ＲＦＶＣＯ）、１６０は受信信号から不要波を除去する高周波フィルタ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＬＳＩ２００を制御したりするベースバンド回路（ＬＳＩ）である。特に制限されないが、この実施例では、高周波発振器（ＲＦＶＣＯ）１５０は送信系回路と受信系回路で共用されている。
【００２６】
高周波ＬＳＩ２００は、例えば３２０ＭＨｚのような中間周波数Ｆrfの発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２１０と、該発振回路２１０で生成された発振信号φIFを分周して８０ＭＨｚのような搬送波を生成する分周回路２２０と、分周回路２２０から出力される搬送波をベースバンド回路３００から供給されるＩ信号とＱ信号により直交変調をかける変調回路２３０と、高周波発振器１５０から供給される発振信号φRFを分周する分周回路２５０と、該分周回路２５０で分周された信号φRF’と送信用発振器（ＴＸＶＣＯ）１３０からフィードバックされる送信信号φTXとを合成して２つの信号の周波数差に相当する周波数の信号φmixを生成するミキサ２６０と、該ミキサ２６０から漏れる高調波成分をカットするハーモニックフィルタ２４２と、上記ミキサ２６０からの信号と上記変調回路２３０から変調信号との位相差を検出する位相検出回路２７０と、該位相検出回路２７０から出力される信号（ＵＰ，ＤＯＷＮ）によって動作するチャージポンプ２８０と、モード制御回路２９０などから送信系回路が構成されている。
【００２７】
また、受信系回路として、受信信号を増幅するロウノイズアンプ３１０、受信信号に高周波発振器１５０の発振信号φRFが分周回路２５０で分周された信号を合成することで復調を行なう復調回路３２０、復調された信号を増幅してベースバンド回路３００へ出力するプログラマブル・ゲイン・アンプ３３０等が設けられている。
【００２８】
この実施例においては、上記チャージポンプ２８０およびループフィルタ１４０として図１に示されているような構成を有する回路が使用される。そして、このチャージポンプ２８０と上記位相検出回路２７０、ループフィルタ１４０、送信用発振器（ＴＸＶＣＯ）１３０およびミキサ２６０によって周波数変換を行なう一般にオフセットＰＬＬと呼ばれる送信用ＰＬＬ回路ＴｘＰＬＬが構成される。マルチバンド方式の移動体通信システムでは、使用するバンドに応じて上記高周波発振器１５０の発振周波数ＦRFが、例えばベースバンド回路３００からの指令によって切り替えられることで、送信周波数の切り替えが行なわれる。
【００２９】
モード制御回路２９０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧにはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＬＳＩ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、モード制御回路２９０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００はマイクロプロセッサなどから構成される。
【００３０】
コントロールレジスタＣＲＧは、特に制限されるものでないが、この実施例では、２ビットのＰＬＬ引込みモード選択ビットＰＰ０，ＰＰ１と、図１のチャージポンプ１０内のスイッチＳＷ３〜ＳＷ８をオン、オフ制御する信号PPONのパルス幅すなわちスイッチのオン時間を指定する３ビットのパルス幅指定ビットＴＰ０〜ＴＰ２を有する。次の表１には、上記コントロールレジスタＣＲＧのＰＬＬ引込みモード選択ビットＰＰ０，ＰＰ１と引き込みモードとの関係が、また表２には、パルス幅指定ビットＴＰ０〜ＴＰ２とスイッチＳＷ３〜ＳＷ８のオン、オフ制御信号との関係が示されている。モード制御回路２９０はこれらのビットの状態に応じて、チャージポンプの動作モードとパルス幅の制御を行なう。
【００３１】
モード２を図４（Ａ），（Ｂ）のような電流源Ｉ３，ａＩ３の切り替えにより行なう代わりに、図８のような抵抗の切り替えにより行なうようにしても良い。この場合、パルス幅指定ビットＴＰ０〜ＴＰ２によって、抵抗Ｒ２，Ｒ３……の選択を行なうことで、ＰＬＬ起動時の初期電圧を切り替えるようにすることができる。また、実施例では、表１のような４つの引き込みモードの中から一つを選択するように構成されているが、これら４つのモードの他に例えば図８のような抵抗の切り替えによる引き込みモード等を加えて、５種類以上のモードの中から選択できるように構成しても良い。
【００３２】
【表１】
【表２】
この実施例の高周波用ＬＳＩは、送信用ＰＬＬに複数の引き込みモードを有するので、マルチバンドの無線通信システムでは使用するバンドに応じて引き込みモードを切り替えたり、適用されるシステムに応じて引き込みモードを切り替えたりすることができる。これによって、ＰＬＬ起動後短時間にＰＬＬをロック状態にさせることができるようになる。また、モード１のダウンスウィープ高速ロックアップを使用しないようにすれば、不所望の周波数でロックしてしまうイメージロックを確実に回避しつつ高速ロックアップを行なえるとともに、従来このようなダウンスウィープ高速ロックアップを有する高周波用ＬＳＩを使用したシステム制御プログラムなどの工夫によってイメージロックを回避するようにしたシステムがあった場合に、そのシステムの高周波用ＬＳＩとして本発明の高周波用ＬＳＩを使用する場合には、モード１のダウンスウィープ高速ロックアップを選択すれば、従来の資産をそのまま活用しかつイメージロックを回避できるシステムを構築することができる。
【００３５】
次に、本発明を、８８０〜９１５ＭＨｚの周波数帯のＧＳＭ方式と、１７１０〜１７８５ＭＨｚの周波数帯のＤＣＳ方式と、１８５０〜１９１０ＭＨｚの周波数帯のＰＣＳ方式の３つの信号を扱えるトリプルバンド方式の移動体通信システム用の高周波ＬＳＩに適用した場合を例にとって、発振器特に中間周波数の発振信号を発生する発振器の周波数の設定の仕方を、表３〜表５および図８を用いて説明する。
【００３６】
【表３】
表３は従来のＧＳＭとＤＣＳの２つのバンドに対応可能なデュアルバンド方式の高周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦＶＣＯ）１５０の発振信号φIF，φTX，φRFの周波数の設定例を示す。表３に示されているように、従来は、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧＳＭの場合３６０ＭＨｚに、またＤＣＳの場合３８０ＭＨｚに設定され、これを分周回路２２０でＧＳＭの場合は１／８に分周して４５ＭＨｚの搬送波ＴＸＩＦを、またＤＣＳの場合は１／４に分周して９５ＭＨｚの搬送波ＴＸＩＦを生成して変調をかける。
一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、ＧＳＭの場合３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１０〜３７６０ＭＨｚに設定され、これを分周回路２５０でＧＳＭの場合は１／４に分周し、またＤＣＳの場合は１／２に分周してφRF’としてミキサ２６０に供給する。ミキサ２６０では、このφRF’と送信用発振回路１３０からの送信用発振信号φTXの周波数の差（ＦRF−ＦTX）に相当する信号が出力され、この差信号と変調信号の周波数ＦTXIFと一致するようにＰＬＬが動作する。
【００３８】
表４は従来のデュアルバンド方式の高周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数φIF，φTX，φRFの設定方式の延長上で、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩにおける各発振器の周波数を設定した場合の例を示す。
【００３９】
【表４】
表４から分かるように、従来の延長上で各発振器の周波数を設定した場合、ＰＣＳでは、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数は３２０ＭＨｚに設定され、これを分周回路２２０で１／４に分周して８０ＭＨｚの搬送波ＴＸＩＦを生成して変調をかける。一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、ＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路２５０で１／２に分周されてミキサ２６０に供給される。従って、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数は、使用するバンドに応じて３２０〜３８０ＭＨｚの範囲で発振させる必要がある。つまり約１５〜１８％の変動幅があることになる。
【００４１】
従来、このような大きな変動幅を有しかつ正確な発振周波数で発振する発振器を構成することは困難であるため、各バンド用に３つの発振器を用意してそれらを切り替えて動作させていた。また、中間周波数信号の周波数が３つあるとそれぞれの高調波成分をカットするため、図７の変調回路２３０と位相検出回路２７０との間やミキサ２６０と位相検出回路２７０との間にハーモニックフィルタ２４１，２４２を設ける場合、それぞれ３つのフィルタが必要になる。その結果、回路面積が増加し、チップサイズが増大するため、トリプルバンド用の高周波ＬＳＩをワンチップ化することは困難であった。
【００４２】
表５は、本実施例のトリプルバンド用の高周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦＶＣＯ）１５０の発振信号φIF，φTX，φRFの周波数の設定例を示す。
【００４３】
【表５】
表５に示されているように、本実施例では、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに、これが分周回路２２０で１／８に分周されて８０ＭＨｚの搬送波ＴＸＩＦが生成されて変調が行なわれる。
一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、ＧＳＭの場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３５８０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路２５０でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφRF’としてミキサ２６０に供給される。ミキサ２６０では、このφRF’と送信用発振回路１３０からの送信用発振信号φTXの周波数の差（ＦRF−ＦTX）に相当する信号が出力され、この差信号と変調信号の周波数ＦTXIFと一致するように送信用ＰＬＬ（ＴｘＰＬＬ）が動作する。
【００４５】
表４と表５を比較すると分かるように、この実施例の高周波ＬＳＩでは、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚであるため、従来方式の延長で設計すると３つ必要であった発振器が一つで済むようになる。また、中間周波用発振器（ＩＦＶＣＯ）２１０が１つであると、図８のように、変調回路２３０と位相検出回路２７０との間やミキサ２６０と位相検出回路２７０との間にハーモニックフィルタ２４１，２４２を設ける場合、フィルタはそれぞれ１つで済むようになる。
その結果、回路面積を従来方式に比べて大幅に低減することができ、中間周波用発振器（ＩＦＶＣＯ）２１０を構成する素子のうち容量素子を除いた部分（ＬＣ共振回路を用いたコルピッツ型発振回路ではインダクタンス素子やバリキャップダイオードを含む）を、半導体チップ上に形成して高周波ＬＳＩをワンチップ化することが可能になる。これにより、携帯電話機のような移動体通信装置を構成する部品の点数を減らすことができ、装置を小型化することが可能となる。
【００４６】
ここで、表４と表５を比較すると分かるように、本実施例においては、高周波用発振器（ＲＦＶＣＯ）１５０の発振周波数は、従来の最大変動範囲である３６１０〜３８４０ＭＨｚから３５８０〜３９８０ＭＨｚに増加することになる。従って、高周波用発振器（ＲＦＶＣＯ）１５０は、従来に比べて発振可能範囲を大きくさせる必要がある。しかし、この変動幅は、増加したとしても約１０％に過ぎないので、従来の方式を適用して中間周波用発振器（ＩＦＶＣＯ）２１０の変動範囲を大きくする場合（前述したように約１５〜１８％）に比べると設計は容易である。
【００４７】
なお、この実施例では、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数を６４０ＭＨｚとし、搬送波ＴＸＩＦの周波数を８０ＭＨｚとしたが、これに限定されるものでなく、それらの整数倍の周波数とすることも可能である。例えば、搬送波ＴＸＩＦの周波数を２倍の１６０ＭＨｚとしても回路は正常に動作するが、８０ＭＨｚの方が１６０ＭＨｚの場合よりも消費電力が少なくて済むという利点がある。また、この実施例では、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩに適用したため、搬送波ＴＸＩＦの周波数を８０ＭＨｚとしたが、他のバンドの信号を扱う高周波ＬＳＩにおいては、それに適した周波数に設定されることはいうまでもない。
【００４８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでなく、例えば実施例では、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩに適用した場合を説明したが、ＧＳＭとＤＣＳとＰＣＳのうちいずれか２つの信号を扱えるデュアルバンド方式の高周波ＬＳＩにも適用することができる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられるＰＬＬ回路に適用した場合について説明したが、本発明はそれに限定されるものでなく、ＰＬＬ回路を備えた半導体集積回路特にＰＬＬ回路の動作を一時停止させる状態を有する半導体集積回路一般に広く利用することができる。
【００４９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、周波数帯に応じたモードで引き込み動作を行なうことでイメージロックを起こすことなく短時間にロックアップすることができるとともに、システムに適したモードを選択して引き込み動作を行なうＰＬＬ回路を備えることで従来の設計資産をそのまま活用することができるようになる。
また、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信方式による通信が可能な高周波ＬＳＩに最適な中間周波数信号の周波数設定方式を実現することができ、これによって、中間周波数信号を生成する発振回路の主要部分を半導体チップ上に形成してワンチップ化が可能になるとともに、必要なフィルタの数が少なくて済み回路面積を低減することができるようになるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用したＰＬＬ回路を構成するチャージポンプの一実施例を示す回路図である。
【図２】実施例のＰＬＬ回路における第１の引き込みモード（通常の引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図３】実施例のＰＬＬ回路における第２の引き込みモード（ダウンスウィープ引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図４】実施例のＰＬＬ回路における第３の引き込みモード（アップスウィープ高速引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図５】実施例のＰＬＬ回路における第４の引き込みモード（アップスウィープ超高速引き込みモード）でのチャージポンプの等価回路およびこのモードにおけるタイミングチャートである。
【図６】本発明を適用したＰＬＬ回路を構成するチャージポンプの他の実施例を示す回路図およびタイミングチャートである。
【図７】本発明に係る無線通信システムの一例としての携帯電話機の構成例を示すブロック図である。
【図８】本発明を適用した無線通信システムの一例としての携帯電話機の送信部の構成例を示すブロック図である。
【符号の説明】
１０ チャージポンプ
２０ ループフィルタ
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ 高周波電力増幅器
１３０ 送信用発振器（ＴＸＶＣＯ）
１４０ ループフィルタ
１５０ 高周波発振器（ＲＦＶＣＯ）
１６０ 高周波フィルタ
２００ 高周波ＬＳＩ
２１０ 発振回路
２２０ 分周回路
２３０ 変調回路
２５０ 分周回路
２６０ ミキサ
２７０ 位相検出回路
２８０ チャージポンプ
２９０ モード制御回路
３００ ベースバンドシステム
Claims (4)
- 所定の周波数の信号と帰還信号の位相差を検出する位相検出回路と、該位相検出回路で検出された位相差に応答して電圧を発生するチャージポンプ回路およびフィルタ容量と、該フィルタ容量の電圧に基づいて発振動作する発振回路とを備えたＰＬＬ回路を有する通信用半導体集積回路であって、
上記フィルタ容量の電圧をロックアップ電圧に引き込むための複数の引き込み動作モードのいずれかを設定可能な第１レジスタを有し、
上記チャージポンプ回路は、上記位相検出回路の出力によって制御される複数の第１電流源と、上記第１レジスタによって制御される複数の第２電流源とを含み、
上記第１レジスタは上記複数の第２電流源のうちどの電流源をオンさせるか決定し、
上記ＰＬＬ回路は、上記第１レジスタの設定に応じて上記複数の引き込み動作モードのうちいずれかの動作モードで引き込み動作を行なうように構成され、
上記複数の引き込み動作モードのうち少なくとも１つは、上記ロックアップ電圧よりも低い所定の初期電圧から引き込み動作を開始する動作モードであり、該動作モードが設定されると、
第１段階で上記第１レジスタの設定に応じてオン状態にされる上記第２電流源の第１電流によって上記フィルタ容量の電圧が上記所定の初期電圧に達するまで上昇され、
第２段階で上記第２電流源のうち上記第１レジスタの設定に応じてオン状態にされる第２電流によって上記フィルタ容量の電圧が上記所定の初期電圧から上記ロックアップ電圧に達するまで上昇され、上記第２電流は上記第１電流よりも小さな電流に設定されていることを特徴とする通信用半導体集積回路。 - 上記複数の引き込み動作モードのうち少なくとも１つは、上記フィルタ容量の電圧を上記ロックアップ電圧よりも高い所定の電圧に持ち上げてから徐々に引き下げる動作モードであり、該動作モードが設定されると、第１段階で上記第２電流源のうち上記第１レジスタの設定に応じてオン状態にされるチャージアップ用の電流源の電流によって上記フィルタ容量の電圧が上記所定の電圧に達するまで上昇され、第２段階で上記第２電流源のうち上記第１レジスタの設定に応じてオン状態にされるディスチャージ用の電流源の電流によって上記フィルタ容量の電圧が上記所定の電圧から上記ロックアップ電圧に達するまで降下されることを特徴とする請求項１に記載の通信用半導体集積回路。
- 上記第１レジスタによって制御される上記複数の第２電流源のオン時間を設定する第２レジスタを備えていることを特徴とする請求項１または２に記載の通信用半導体集積回路。
- 上記所定の周波数の信号は送信データにより第１の周波数の信号を変調させた変調信号であり、上記帰還信号は上記発振回路の発振信号と上記第１の周波数の信号よりも高い第２の周波数の信号とを合成するミキサから出力される上記発振信号の周波数と上記第２の周波数の信号の周波数との差に等しい周波数を有する信号であることを特徴とする請求項１〜３のいずれかに記載の通信用半導体集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0126632.9A GB0126632D0 (en) | 2001-11-06 | 2001-11-06 | A communication semiconductor integrated circuit device and a wireless communication system |
| GB0126632.9 | 2001-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158452A JP2003158452A (ja) | 2003-05-30 |
| JP4076350B2 true JP4076350B2 (ja) | 2008-04-16 |
Family
ID=9925252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011048A Expired - Fee Related JP4076350B2 (ja) | 2001-11-06 | 2002-01-21 | 通信用半導体集積回路および無線通信システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7386064B2 (ja) |
| EP (1) | EP1442523A2 (ja) |
| JP (1) | JP4076350B2 (ja) |
| GB (1) | GB0126632D0 (ja) |
| TW (1) | TWI243541B (ja) |
| WO (1) | WO2003041277A2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2416437B (en) | 2004-07-19 | 2007-12-27 | Renesas Tech Corp | A communication semiconductor integrated circuit device and a wireless communication system |
| US7019572B2 (en) * | 2004-07-26 | 2006-03-28 | Kabushiki Kaisha Toshiba | Systems and methods for initializing PLLs and measuring VCO characteristics |
| EP1779543B1 (en) | 2004-07-30 | 2012-04-25 | Andrew Richardson | Signal transmission method from a local network node |
| EP3179775B1 (en) | 2004-07-30 | 2019-01-30 | Commscope Technologies LLC | Method and system of setting transmitter power levels |
| EP1779625B1 (en) | 2004-07-30 | 2018-10-17 | CommScope Technologies LLC | A local network node |
| US7839203B1 (en) * | 2005-01-24 | 2010-11-23 | National Semiconductor Corporation | Adaptive capacitor charge/discharge network |
| JP4638806B2 (ja) * | 2005-03-29 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム |
| DE102006056329A1 (de) * | 2006-11-29 | 2008-06-05 | Robert Bosch Gmbh | Ladungspumpe |
| JP2008252209A (ja) * | 2007-03-29 | 2008-10-16 | Renesas Technology Corp | Ｐｌｌ回路 |
| JP2009049735A (ja) * | 2007-08-21 | 2009-03-05 | Oki Electric Ind Co Ltd | Ｐｌｌ発振回路 |
| US8063686B1 (en) * | 2008-06-27 | 2011-11-22 | Cadence Design Systems, Inc. | Phase interpolator circuit with two phase capacitor charging |
| TW201128918A (en) * | 2010-02-12 | 2011-08-16 | Ind Tech Res Inst | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same |
| WO2012101774A1 (ja) | 2011-01-26 | 2012-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CZ2011330A3 (cs) | 2011-06-02 | 2013-01-16 | VÚTS, a.s. | Zpusob navádení hnacího retezu na retezové kolo a navádecí prostredek |
| CN104143978B (zh) * | 2013-05-08 | 2017-04-05 | 博通集成电路（上海）有限公司 | 电荷泵、锁相环电路以及该电荷泵中的方法 |
| CN104682992B (zh) * | 2015-01-22 | 2017-06-20 | 络达科技股份有限公司 | 无线收发芯片的电路 |
| CN107771374A (zh) * | 2015-06-26 | 2018-03-06 | 奥林巴斯株式会社 | 调谐偏移锁相环发送器 |
| KR102361149B1 (ko) * | 2017-05-17 | 2022-02-11 | 삼성전자주식회사 | 하우징에 포함된 도전성 부재를 이용하는 안테나를 포함하는 전자 장치 |
| WO2019191895A1 (zh) * | 2018-04-03 | 2019-10-10 | 深圳市汇顶科技股份有限公司 | 锁相环和终端设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3318444B2 (ja) * | 1994-10-14 | 2002-08-26 | パイオニア株式会社 | Ｐｌｌ回路の引込回路、ｐｌｌ回路の引込方法及び光ディスク再生装置 |
| US6028905A (en) * | 1997-08-28 | 2000-02-22 | Ericsson Inc. | Charge pump steering systems and methods for loop filters of phase locked loops |
| FR2787259B1 (fr) | 1998-06-05 | 2004-07-09 | Siemens Ag | Boucle a verrouillage de phase pour des signaux a haute frequence |
| JP2001085996A (ja) | 1999-09-09 | 2001-03-30 | Mitsubishi Electric Corp | 高速ロックアップ回路 |
-
2001
- 2001-11-06 GB GBGB0126632.9A patent/GB0126632D0/en not_active Ceased
- 2001-12-31 TW TW090133582A patent/TWI243541B/zh not_active IP Right Cessation
-
2002
- 2002-01-21 JP JP2002011048A patent/JP4076350B2/ja not_active Expired - Fee Related
- 2002-11-06 US US10/494,245 patent/US7386064B2/en not_active Expired - Fee Related
- 2002-11-06 EP EP02772609A patent/EP1442523A2/en not_active Withdrawn
- 2002-11-06 WO PCT/GB2002/004992 patent/WO2003041277A2/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US7386064B2 (en) | 2008-06-10 |
| US20050068074A1 (en) | 2005-03-31 |
| WO2003041277A3 (en) | 2003-10-30 |
| EP1442523A2 (en) | 2004-08-04 |
| TWI243541B (en) | 2005-11-11 |
| WO2003041277A2 (en) | 2003-05-15 |
| JP2003158452A (ja) | 2003-05-30 |
| GB0126632D0 (en) | 2002-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4076350B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7504903B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| US7146143B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| US7301416B2 (en) | Semiconductor integrated circuit for wireless communication | |
| US7454176B2 (en) | Semiconductor integrated circuit for communication and terminal device for mobile communication | |
| US7423493B2 (en) | Wireless communication semiconductor integrated circuit device and mobile communication system | |
| JP3997525B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| TWI420822B (zh) | 振盪寬頻頻率之裝置及方法 | |
| JP2004112749A (ja) | 通信用半導体集積回路および無線通信システム | |
| JP2006279392A (ja) | 通信用半導体集積回路 | |
| US7154341B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| US6850745B2 (en) | Method and apparatus for generating a self-correcting local oscillation | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| JP3831908B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US20230412175A1 (en) | Control and calibration of external oscillators | |
| JP2006041580A (ja) | 通信用半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |