JP2003158452A - 通信用半導体集積回路および無線通信システム - Google Patents
通信用半導体集積回路および無線通信システムInfo
- Publication number
- JP2003158452A JP2003158452A JP2002011048A JP2002011048A JP2003158452A JP 2003158452 A JP2003158452 A JP 2003158452A JP 2002011048 A JP2002011048 A JP 2002011048A JP 2002011048 A JP2002011048 A JP 2002011048A JP 2003158452 A JP2003158452 A JP 2003158452A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- voltage
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 40
- 230000005540 biological transmission Effects 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 15
- 239000000470 constituent Substances 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 17
- 238000010295 mobile communication Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 イメージロックを起こすことなく短時間にロ
ックアップすることができるとともに従来の設計資産を
活用することができる無線通信用の高周波ＬＳＩを提供
する。 【解決手段】 ＰＬＬ回路に、フィルタ容量の電圧をロ
ックアップ電圧に引き込むための複数の引き込み動作モ
ードを設けるとともに、これら複数の引き込み動作モー
ドのうちいずれかを指定するためのレジスタ（ＣＲＧ）
を設け、このレジスタの設定に従って引き込み動作を行
なうように構成した。
ックアップすることができるとともに従来の設計資産を
活用することができる無線通信用の高周波ＬＳＩを提供
する。 【解決手段】 ＰＬＬ回路に、フィルタ容量の電圧をロ
ックアップ電圧に引き込むための複数の引き込み動作モ
ードを設けるとともに、これら複数の引き込み動作モー
ドのうちいずれかを指定するためのレジスタ（ＣＲＧ）
を設け、このレジスタの設定に従って引き込み動作を行
なうように構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、ＶＣＯ（電圧制御
発振器）を備えたＰＬＬ（フェーズ・ロックド・ルー
プ）回路に適用して有効な技術に関し、例えば複数のバ
ンドの信号を送受信可能な携帯電話機などの移動体通信
装置において受信信号や送信信号と合成される所定の周
波数の発振信号を発生するＰＬＬ回路およびそれを備え
た高周波用半導体集積回路および無線通信システムに利
用して有効な技術に関する。
発振器）を備えたＰＬＬ（フェーズ・ロックド・ルー
プ）回路に適用して有効な技術に関し、例えば複数のバ
ンドの信号を送受信可能な携帯電話機などの移動体通信
装置において受信信号や送信信号と合成される所定の周
波数の発振信号を発生するＰＬＬ回路およびそれを備え
た高周波用半導体集積回路および無線通信システムに利
用して有効な技術に関する。
【０００２】
【従来の技術】携帯電話機には、受信信号や送信信号と
合成される所定の周波数の発振信号を発生する局部発振
器としてＰＬＬ回路を備え、送信信号の変調や受信信号
の復調を行う高周波用半導体集積回路（以下、高周波Ｌ
ＳＩと称する）が用いられている。従来、携帯電話機に
おいては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Gl
obal System for Mobile Communication）と１７１０〜
１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular Syste
m）のような２つの周波数帯の信号を扱えるデュアルバ
ンド方式の携帯電話機がある。また、かかるデュアルバ
ンド方式の携帯電話機には、ＰＬＬ回路の周波数を切り
替えることにより一つのＰＬＬ回路で２つのバンドに対
応することができるようにしたものがある。
合成される所定の周波数の発振信号を発生する局部発振
器としてＰＬＬ回路を備え、送信信号の変調や受信信号
の復調を行う高周波用半導体集積回路（以下、高周波Ｌ
ＳＩと称する）が用いられている。従来、携帯電話機に
おいては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Gl
obal System for Mobile Communication）と１７１０〜
１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular Syste
m）のような２つの周波数帯の信号を扱えるデュアルバ
ンド方式の携帯電話機がある。また、かかるデュアルバ
ンド方式の携帯電話機には、ＰＬＬ回路の周波数を切り
替えることにより一つのＰＬＬ回路で２つのバンドに対
応することができるようにしたものがある。
【０００３】
【発明が解決しようとする課題】ところが、携帯電話機
にあっては、待受け時にＰＬＬ回路の動作を停止させる
制御が行なわれている。また、デュアルバンド方式の携
帯電話機にあっては、それぞれのバンドに応じてＰＬＬ
回路の周波数を切り替える必要があり、この周波数切り
替え時にもＰＬＬ回路の動作を停止させる制御をする場
合がある。そして、停止させたＰＬＬ回路は、送信開始
時に再起動させる必要があるが、ＰＬＬ回路を構成する
ＶＣＯ（電圧制御発振器）の制御電圧Ｖｃを徐々にロッ
クアップの電圧に近付ける従来の一般的な方式では、周
波数の高い方のバンドによる送受信時におけるＰＬＬ回
路のロックアップ時間の方が、周波数の低い方のバンド
による送受信時におけるロックアップ時間よりもどうし
ても長くなってしまう。
にあっては、待受け時にＰＬＬ回路の動作を停止させる
制御が行なわれている。また、デュアルバンド方式の携
帯電話機にあっては、それぞれのバンドに応じてＰＬＬ
回路の周波数を切り替える必要があり、この周波数切り
替え時にもＰＬＬ回路の動作を停止させる制御をする場
合がある。そして、停止させたＰＬＬ回路は、送信開始
時に再起動させる必要があるが、ＰＬＬ回路を構成する
ＶＣＯ（電圧制御発振器）の制御電圧Ｖｃを徐々にロッ
クアップの電圧に近付ける従来の一般的な方式では、周
波数の高い方のバンドによる送受信時におけるＰＬＬ回
路のロックアップ時間の方が、周波数の低い方のバンド
による送受信時におけるロックアップ時間よりもどうし
ても長くなってしまう。
【０００４】そこで、デュアルバンド方式ではＶＣＯ
（電圧制御発振器）の制御電圧Ｖｃを発生するループフ
ィルタの容量を急速にチャージアップする電流源を設
け、周波数の高い方のバンド時には、図３（Ｂ）に示す
ように、ＰＬＬ起動時に制御電圧Ｖｃを一旦電源電圧Ｖ
ｃｃで持って行きそこから徐々に下げることでロックア
ップさせる方式がある。しかし、この方式にあっては、
ＶＣＯの発振可能な周波数範囲が広い場合、図３（Ｂ）
に破線ＩＭＬで示すように、希望の周波数よりも高い周
波数でＰＬＬがロックしてしまういわゆるイメージロッ
クが発生することがある。特に、ＧＳＭやＤＣＳの他に
例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal
Communication System）の信号を扱えるトリプルバン
ド方式の携帯電話機用の高周波ＬＳＩにあっては、ＧＳ
ＭとＤＣＳのデュアルバンド方式よりもさらにＶＣＯの
発振可能な周波数範囲を広くする設定することが必要に
なる。
（電圧制御発振器）の制御電圧Ｖｃを発生するループフ
ィルタの容量を急速にチャージアップする電流源を設
け、周波数の高い方のバンド時には、図３（Ｂ）に示す
ように、ＰＬＬ起動時に制御電圧Ｖｃを一旦電源電圧Ｖ
ｃｃで持って行きそこから徐々に下げることでロックア
ップさせる方式がある。しかし、この方式にあっては、
ＶＣＯの発振可能な周波数範囲が広い場合、図３（Ｂ）
に破線ＩＭＬで示すように、希望の周波数よりも高い周
波数でＰＬＬがロックしてしまういわゆるイメージロッ
クが発生することがある。特に、ＧＳＭやＤＣＳの他に
例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal
Communication System）の信号を扱えるトリプルバン
ド方式の携帯電話機用の高周波ＬＳＩにあっては、ＧＳ
ＭとＤＣＳのデュアルバンド方式よりもさらにＶＣＯの
発振可能な周波数範囲を広くする設定することが必要に
なる。
【０００５】また、携帯電話機用高周波ＬＳＩは今後さ
らに多くのバンドに対応できるものが要求されることが
考えられる。そのため、マルチバンド方式の高周波ＬＳ
ＩにおけるＰＬＬ回路には、上記方式に代わる高速ロッ
クアップ方式が必要となる。一方、高周波ＬＳＩの汎用
性を考えた場合、デュアルバンド方式の携帯電話機やト
リプルバンド方式の携帯電話機、シングルバンドの携帯
電話機のすべてに採用することができれば、携帯電話機
のメーカは従来のハードウェアやソフトウェアなどの設
計資産を利用することができ、新しい高周波ＬＳＩに応
じたシステムを再設計する必要がなく開発コストを抑え
ることができる。
らに多くのバンドに対応できるものが要求されることが
考えられる。そのため、マルチバンド方式の高周波ＬＳ
ＩにおけるＰＬＬ回路には、上記方式に代わる高速ロッ
クアップ方式が必要となる。一方、高周波ＬＳＩの汎用
性を考えた場合、デュアルバンド方式の携帯電話機やト
リプルバンド方式の携帯電話機、シングルバンドの携帯
電話機のすべてに採用することができれば、携帯電話機
のメーカは従来のハードウェアやソフトウェアなどの設
計資産を利用することができ、新しい高周波ＬＳＩに応
じたシステムを再設計する必要がなく開発コストを抑え
ることができる。
【０００６】本発明者らは、ＧＳＭとＤＣＳとＰＣＳの
３つの通信方式に準拠した高周波ＬＳＩを開発するにあ
たり、中間周波数の信号（以下、ＩＦ信号と称する）の
生成方式について検討を行なった。その結果、従来のＧ
ＳＭとＤＣＳの２つの方式に準拠した高周波ＬＳＩにお
いて行なわれていたＩＦ信号の周波数を切り替える方式
の延長上で設計を行なうと、ＩＦ信号を生成するＶＣＯ
の発振可能な周波数範囲をさらに広げるかＶＣＯを２つ
あるいは３つ設けて切り替える必要があるため、コスト
が大幅に上昇するという不具合がある。また、ＩＦ信号
の周波数が３つあるとそれぞれの高調波成分をカットす
るためハーモニックフィルタと呼ばれるフィルタも３つ
必要になる。そのため、回路面積が増加し、チップサイ
ズが増大するという不具合があることが明らかとなっ
た。
３つの通信方式に準拠した高周波ＬＳＩを開発するにあ
たり、中間周波数の信号（以下、ＩＦ信号と称する）の
生成方式について検討を行なった。その結果、従来のＧ
ＳＭとＤＣＳの２つの方式に準拠した高周波ＬＳＩにお
いて行なわれていたＩＦ信号の周波数を切り替える方式
の延長上で設計を行なうと、ＩＦ信号を生成するＶＣＯ
の発振可能な周波数範囲をさらに広げるかＶＣＯを２つ
あるいは３つ設けて切り替える必要があるため、コスト
が大幅に上昇するという不具合がある。また、ＩＦ信号
の周波数が３つあるとそれぞれの高調波成分をカットす
るためハーモニックフィルタと呼ばれるフィルタも３つ
必要になる。そのため、回路面積が増加し、チップサイ
ズが増大するという不具合があることが明らかとなっ
た。
【０００７】この発明の目的は、複数の引き込みモード
を有し、周波数帯に応じたモードで引き込み動作を行な
うことでイメージロックを起こすことなく短時間にロッ
クアップすることができるＰＬＬ回路を備えた通信用半
導体集積回路（高周波ＬＳＩ）を提供することにある。
この発明の他の目的は、複数の引き込みモードを有
し、システムに適したモードを選択して引き込み動作を
行なうＰＬＬ回路を備えることで従来の設計資産を活用
することができる通信用半導体集積回路を提供すること
にある。
を有し、周波数帯に応じたモードで引き込み動作を行な
うことでイメージロックを起こすことなく短時間にロッ
クアップすることができるＰＬＬ回路を備えた通信用半
導体集積回路（高周波ＬＳＩ）を提供することにある。
この発明の他の目的は、複数の引き込みモードを有
し、システムに適したモードを選択して引き込み動作を
行なうＰＬＬ回路を備えることで従来の設計資産を活用
することができる通信用半導体集積回路を提供すること
にある。
【０００８】この発明のさらに他の目的は、例えばＧＳ
ＭとＤＣＳとＰＣＳのような複数の通信方式による通信
が可能な高周波ＬＳＩに適した中間周波数信号の周波数
の設定方式を提供することにある。この発明の他の目的
は、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信
方式による通信が可能な高周波ＬＳＩにおいて、中間周
波数信号を生成する発振回路の主要部分を半導体チップ
上に形成してワンチップ化を可能にするとともに、必要
なフィルタの数を減らし、回路面積を低減できるように
することにある。この発明の前記ならびにそのほかの目
的と新規な特徴については、本明細書の記述および添附
図面から明らかになるであろう。
ＭとＤＣＳとＰＣＳのような複数の通信方式による通信
が可能な高周波ＬＳＩに適した中間周波数信号の周波数
の設定方式を提供することにある。この発明の他の目的
は、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通信
方式による通信が可能な高周波ＬＳＩにおいて、中間周
波数信号を生成する発振回路の主要部分を半導体チップ
上に形成してワンチップ化を可能にするとともに、必要
なフィルタの数を減らし、回路面積を低減できるように
することにある。この発明の前記ならびにそのほかの目
的と新規な特徴については、本明細書の記述および添附
図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本願の第１の発明は、ＰＬＬ回
路に、フィルタ容量の電圧をロックアップ電圧に引き込
むための複数の引き込み動作モードを設けるとともに、
これら複数の引き込み動作モードのうちいずれかを指定
するためのレジスタを設け、このレジスタの設定に従っ
て引き込み動作を行なうように構成したものである。こ
こで、望ましくは、上記複数の引き込み動作モードのう
ち少なくとも１つは、上記ロックアップ電圧よりも低い
所定の初期電圧から引き込み動作を開始する動作モード
とする。さらに望ましくは、上記複数の引き込み動作モ
ードのうち少なくとも１つは、上記フィルタ容量の電圧
を上記ロックアップ電圧よりも高い所定の電圧に持ち上
げてから徐々に引き下げる動作モードとする。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本願の第１の発明は、ＰＬＬ回
路に、フィルタ容量の電圧をロックアップ電圧に引き込
むための複数の引き込み動作モードを設けるとともに、
これら複数の引き込み動作モードのうちいずれかを指定
するためのレジスタを設け、このレジスタの設定に従っ
て引き込み動作を行なうように構成したものである。こ
こで、望ましくは、上記複数の引き込み動作モードのう
ち少なくとも１つは、上記ロックアップ電圧よりも低い
所定の初期電圧から引き込み動作を開始する動作モード
とする。さらに望ましくは、上記複数の引き込み動作モ
ードのうち少なくとも１つは、上記フィルタ容量の電圧
を上記ロックアップ電圧よりも高い所定の電圧に持ち上
げてから徐々に引き下げる動作モードとする。
【００１０】上記した手段によれば、レジスタによって
複数の引き込み動作モードのうちいずれかを指定するこ
とができるため、イメージロックを起こすことなく短時
間にＰＬＬ回路をロックアップすることができるととも
に、従来と同じ引き込み動作モードを設けておくことに
より従来の設計資産を活用することができるようにな
る。さらに望ましくは、上記ＰＬＬ回路は上記初期電圧
として複数のレベルのいずれかを選択可能な構成とし、
これら複数のレベルのうちいずれかを指定する第２のレ
ジスタを設ける。これによって、第２のレジスタの設定
により初期電圧を選択することができるため、使用する
システムや周波数帯に応じて最適の引き込み速度でロッ
クアップを行なうことができるようになる。
複数の引き込み動作モードのうちいずれかを指定するこ
とができるため、イメージロックを起こすことなく短時
間にＰＬＬ回路をロックアップすることができるととも
に、従来と同じ引き込み動作モードを設けておくことに
より従来の設計資産を活用することができるようにな
る。さらに望ましくは、上記ＰＬＬ回路は上記初期電圧
として複数のレベルのいずれかを選択可能な構成とし、
これら複数のレベルのうちいずれかを指定する第２のレ
ジスタを設ける。これによって、第２のレジスタの設定
により初期電圧を選択することができるため、使用する
システムや周波数帯に応じて最適の引き込み速度でロッ
クアップを行なうことができるようになる。
【００１１】また、本願の第２の発明は、少なくとも９
００ＭＨｚ帯のＧＳＭ方式を含む２以上の周波数帯を使
用した通信方式に従った送受信が可能に構成された無線
通信システムにおいて、送信データにより変調される中
間周波数信号の周波数が上記２以上の周波数帯において
同一となるように設定するようにしたものである。これ
により、中間周波数信号を発生する発振回路を１つにす
ることができるため、変調回路を含む通信用半導体集積
回路をワンチップ化することができるとともに、周波数
帯が変わっても中間周波数信号を発生する発振回路の発
振周波数を切り替える必要がないため周波数精度の高い
発振信号を発生することができるようになる。
００ＭＨｚ帯のＧＳＭ方式を含む２以上の周波数帯を使
用した通信方式に従った送受信が可能に構成された無線
通信システムにおいて、送信データにより変調される中
間周波数信号の周波数が上記２以上の周波数帯において
同一となるように設定するようにしたものである。これ
により、中間周波数信号を発生する発振回路を１つにす
ることができるため、変調回路を含む通信用半導体集積
回路をワンチップ化することができるとともに、周波数
帯が変わっても中間周波数信号を発生する発振回路の発
振周波数を切り替える必要がないため周波数精度の高い
発振信号を発生することができるようになる。
【００１２】
【発明の実施の形態】次に、本発明の実施例について図
面を用いて説明する。図１には、本発明を適用した複数
の引き込みモードで引き込み動作が可能なＰＬＬ回路を
構成するチャージポンプの一実施例が示されている。図
において、１０はチャージポンプ、２０はループフィル
タであり、このループフィルタ２０のチャージ電圧Ｖｃ
が図示しないＶＣＯ（電圧制御発振器）の制御電圧とし
て出力される。
面を用いて説明する。図１には、本発明を適用した複数
の引き込みモードで引き込み動作が可能なＰＬＬ回路を
構成するチャージポンプの一実施例が示されている。図
において、１０はチャージポンプ、２０はループフィル
タであり、このループフィルタ２０のチャージ電圧Ｖｃ
が図示しないＶＣＯ（電圧制御発振器）の制御電圧とし
て出力される。
【００１３】図１に示されているように、この実施例の
チャージポンプ１０は、図示しない位相検出回路から供
給されるアップ信号ＵＰによりオン、オフ制御されるス
イッチＳＷ１と、位相検出回路から供給されるダウン信
号ＤＯＷＮによりオン、オフ制御されるスイッチＳＷ２
と、これらのスイッチＳＷ１，ＳＷ２と直列に接続され
た定電流源Ｉ１，Ｉ２と、充放電ノードＮ１と接地点と
の間に接続されたスイッチＳＷ０とを備え、位相検出回
路からのアップ信号ＵＰとダウン信号ＤＯＷＮによりス
イッチＳＷ１とＳＷ２がオン、オフ制御されてループフ
ィルタ２０の容量Ｃ１，Ｃ２をチャージアップしたり、
チャージダウンしたりすることで、ＰＬＬ回路がロック
した状態では制御電圧Ｖｃが一定になるように動作す
る。スイッチＳＷ０は、ＰＬＬ回路の動作停止時にルー
プフィルタ２０の電圧Ｖｃを０にリセットする。
チャージポンプ１０は、図示しない位相検出回路から供
給されるアップ信号ＵＰによりオン、オフ制御されるス
イッチＳＷ１と、位相検出回路から供給されるダウン信
号ＤＯＷＮによりオン、オフ制御されるスイッチＳＷ２
と、これらのスイッチＳＷ１，ＳＷ２と直列に接続され
た定電流源Ｉ１，Ｉ２と、充放電ノードＮ１と接地点と
の間に接続されたスイッチＳＷ０とを備え、位相検出回
路からのアップ信号ＵＰとダウン信号ＤＯＷＮによりス
イッチＳＷ１とＳＷ２がオン、オフ制御されてループフ
ィルタ２０の容量Ｃ１，Ｃ２をチャージアップしたり、
チャージダウンしたりすることで、ＰＬＬ回路がロック
した状態では制御電圧Ｖｃが一定になるように動作す
る。スイッチＳＷ０は、ＰＬＬ回路の動作停止時にルー
プフィルタ２０の電圧Ｖｃを０にリセットする。
【００１４】この実施例のチャージポンプ１０は、回路
の引き込み動作を速くするため、電源電圧Ｖｃｃと充放
電ノードＮ１との間に直列に接続されたスイッチＳＷ３
および定電流源Ｉ３と、スイッチＳＷ４および定電流源
Ｉ４と、スイッチＳＷ５および定電流源Ｉ５と、スイッ
チＳＷ６および定電流源Ｉ６と、スイッチＳＷ７および
定電流源Ｉ７と、充放電ノードＮ１と接地点との間に直
列に接続されたスイッチＳＷ８および定電流源Ｉ８とが
設けられている。上記定電流源Ｉ３〜Ｉ８のうち、Ｉ３
は基準となる電流を流す電流源で、比較的低い周波数に
引き込みを行なう際に使用される。定電流源Ｉ４は充放
電ノードＮ１を電源電圧Ｖｃｃにチャージアップする際
に使用される電流源で、Ｉ３よりもずっと大きいすなわ
ちＩ４＞＞Ｉ３である。定電流源Ｉ５はＩ３のａ倍（ａ
＞１）の電流ａＩ３（Ｉ５＜Ｉ４）を流す電流源、定電
流源Ｉ６はＩ１のａ倍の電流ａＩ１を流す電流源、定電
流源Ｉ７はＩ２のａ倍の電流ａＩ２を流す電流源であ
る。また、定電流源Ｉ８は、定電流源Ｉ４により充放電
ノードＮ１を一旦電源電圧Ｖｃｃにチャージアップした
後、チャージダウンさせて目標の周波数に近付ける際に
使用される電流源で、例えば定電流源Ｉ３の電流値とほ
ぼ同じ電流値とされる。
の引き込み動作を速くするため、電源電圧Ｖｃｃと充放
電ノードＮ１との間に直列に接続されたスイッチＳＷ３
および定電流源Ｉ３と、スイッチＳＷ４および定電流源
Ｉ４と、スイッチＳＷ５および定電流源Ｉ５と、スイッ
チＳＷ６および定電流源Ｉ６と、スイッチＳＷ７および
定電流源Ｉ７と、充放電ノードＮ１と接地点との間に直
列に接続されたスイッチＳＷ８および定電流源Ｉ８とが
設けられている。上記定電流源Ｉ３〜Ｉ８のうち、Ｉ３
は基準となる電流を流す電流源で、比較的低い周波数に
引き込みを行なう際に使用される。定電流源Ｉ４は充放
電ノードＮ１を電源電圧Ｖｃｃにチャージアップする際
に使用される電流源で、Ｉ３よりもずっと大きいすなわ
ちＩ４＞＞Ｉ３である。定電流源Ｉ５はＩ３のａ倍（ａ
＞１）の電流ａＩ３（Ｉ５＜Ｉ４）を流す電流源、定電
流源Ｉ６はＩ１のａ倍の電流ａＩ１を流す電流源、定電
流源Ｉ７はＩ２のａ倍の電流ａＩ２を流す電流源であ
る。また、定電流源Ｉ８は、定電流源Ｉ４により充放電
ノードＮ１を一旦電源電圧Ｖｃｃにチャージアップした
後、チャージダウンさせて目標の周波数に近付ける際に
使用される電流源で、例えば定電流源Ｉ３の電流値とほ
ぼ同じ電流値とされる。
【００１５】この実施例のＰＬＬ回路においては、起動
時におけるスイッチＳＷ３〜ＳＷ８の制御により、以下
の４つの引き込みモードが可能である。第１の引き込み
モードは、定電流源Ｉ３のみ用いた通常の引き込みモー
ドであり、図２（Ａ）にそのときの等価回路が、また図
２（Ｂ）にはこのモードにおけるタイミングチャートが
示されている。このモードでは、起動信号TXONが立ち上
がるとスイッチＳＷ０がオフされるとともに、制御信号
PPON３によりスイッチＳＷ３がオンされて定電流源Ｉ３
の電流値とループフィルタ２０の時定数によって決まる
傾きでノードＮ１の電圧Ｖｃが上昇する。そして、ＰＬ
Ｌ制御が働く電圧まで達するとその後は、Ｉ１，Ｉ２に
よってループが制御され、電圧Ｖｃがロック電圧に固定
される。ＰＬＬ起動開始から電圧Ｖｃが固定するまでの
所要時間ｔ１がロックアップ時間である。
時におけるスイッチＳＷ３〜ＳＷ８の制御により、以下
の４つの引き込みモードが可能である。第１の引き込み
モードは、定電流源Ｉ３のみ用いた通常の引き込みモー
ドであり、図２（Ａ）にそのときの等価回路が、また図
２（Ｂ）にはこのモードにおけるタイミングチャートが
示されている。このモードでは、起動信号TXONが立ち上
がるとスイッチＳＷ０がオフされるとともに、制御信号
PPON３によりスイッチＳＷ３がオンされて定電流源Ｉ３
の電流値とループフィルタ２０の時定数によって決まる
傾きでノードＮ１の電圧Ｖｃが上昇する。そして、ＰＬ
Ｌ制御が働く電圧まで達するとその後は、Ｉ１，Ｉ２に
よってループが制御され、電圧Ｖｃがロック電圧に固定
される。ＰＬＬ起動開始から電圧Ｖｃが固定するまでの
所要時間ｔ１がロックアップ時間である。
【００１６】第２の引き込みモードは、定電流源Ｉ４と
Ｉ８を用いたダウンスウィープ引き込みモードであり、
図３（Ａ）にそのときの等価回路が、また図３（Ｂ）に
はこのモードにおけるタイミングチャートが示されてい
る。このモードでは、先ず制御信号PPON４によりスイッ
チＳＷ４がｔ２時間だけオンされて定電流源Ｉ４により
ループフィルタ２０が一旦電源電圧Ｖｃｃにチャージア
ップされた後、スイッチＳＷ４がオフされ、制御信号PP
ON８によりスイッチＳＷ８がオンされて定電流源Ｉ８に
よりノードＮ１がチャージダウンされてロックアップ電
圧に達する。
Ｉ８を用いたダウンスウィープ引き込みモードであり、
図３（Ａ）にそのときの等価回路が、また図３（Ｂ）に
はこのモードにおけるタイミングチャートが示されてい
る。このモードでは、先ず制御信号PPON４によりスイッ
チＳＷ４がｔ２時間だけオンされて定電流源Ｉ４により
ループフィルタ２０が一旦電源電圧Ｖｃｃにチャージア
ップされた後、スイッチＳＷ４がオフされ、制御信号PP
ON８によりスイッチＳＷ８がオンされて定電流源Ｉ８に
よりノードＮ１がチャージダウンされてロックアップ電
圧に達する。
【００１７】第３の引き込みモードは、定電流源Ｉ３と
Ｉ５を用いたアップスウィープ高速引き込みモードであ
り、図４（Ａ）にそのときの等価回路が、また図４
（Ｂ）にはこのモードにおけるタイミングチャートが示
されている。このモードでは、先ず制御信号PPON３，PP
ON５によりスイッチＳＷ３，ＳＷ５がｔ４時間だけオン
されて定電流源Ｉ５によりループフィルタ２０が目標の
電圧の少し手前までチャージアップされた後、スイッチ
ＳＷ５がオフされ、制御信号PPON３によりスイッチＳＷ
３がオンされて定電流源Ｉ３によりループフィルタ２０
がゆっくりとチャージアップされてロックアップ電圧に
達する。これにより第１のモード（ノーマルモード）よ
りも高速で引き込みを行なうことができ、しかも第２の
モードで起き易いイメージロックを回避することができ
る。また、ロックした時点のＰＬＬループ動作状態（閉
ループ帯域幅）はノーマルモードと同じである。
Ｉ５を用いたアップスウィープ高速引き込みモードであ
り、図４（Ａ）にそのときの等価回路が、また図４
（Ｂ）にはこのモードにおけるタイミングチャートが示
されている。このモードでは、先ず制御信号PPON３，PP
ON５によりスイッチＳＷ３，ＳＷ５がｔ４時間だけオン
されて定電流源Ｉ５によりループフィルタ２０が目標の
電圧の少し手前までチャージアップされた後、スイッチ
ＳＷ５がオフされ、制御信号PPON３によりスイッチＳＷ
３がオンされて定電流源Ｉ３によりループフィルタ２０
がゆっくりとチャージアップされてロックアップ電圧に
達する。これにより第１のモード（ノーマルモード）よ
りも高速で引き込みを行なうことができ、しかも第２の
モードで起き易いイメージロックを回避することができ
る。また、ロックした時点のＰＬＬループ動作状態（閉
ループ帯域幅）はノーマルモードと同じである。
【００１８】第４の引き込みモードは、定電流源Ｉ５と
Ｉ６とＩ７を用いたアップスウィープ超高速引き込みモ
ードであり、図５（Ａ）にそのときの等価回路が、また
図５（Ｂ）にはこのモードにおけるタイミングチャート
が示されている。このモードでは、先ず制御信号PPON０
によりスイッチＳＷ５がオンされて定電流源Ｉ３とＩ５
によりループフィルタ２０が電源電圧Ｖｃｃにチャージ
アップされる。また、このとき、定電流源Ｉ６，Ｉ７
は、Ｉ１，Ｉ２と同じ制御信号であるアップ信号ＵＰ，
ダウン信号ＤＯＷＮと制御信号PPON０により制御され
る。
Ｉ６とＩ７を用いたアップスウィープ超高速引き込みモ
ードであり、図５（Ａ）にそのときの等価回路が、また
図５（Ｂ）にはこのモードにおけるタイミングチャート
が示されている。このモードでは、先ず制御信号PPON０
によりスイッチＳＷ５がオンされて定電流源Ｉ３とＩ５
によりループフィルタ２０が電源電圧Ｖｃｃにチャージ
アップされる。また、このとき、定電流源Ｉ６，Ｉ７
は、Ｉ１，Ｉ２と同じ制御信号であるアップ信号ＵＰ，
ダウン信号ＤＯＷＮと制御信号PPON０により制御され
る。
【００１９】従って、実質的には、定電流源Ｉ３とＩ５
すなわち（ａ＋１）Ｉ３の電流によりループフィルタ２
０がチャージアップされる。このようにノーマルモード
のＩ３よりも大きな（ａ＋１）Ｉ３の電流でスウィープ
アップさせても、同時に前段の位相検出回路からの信号
により動作される定電流源Ｉ１，Ｉ２も（ａ＋１）倍さ
れるため、ＰＬＬループの制御は正常に動作し、ロック
することができる。ここで、ロック時の閉ループ帯域幅
は、位相検出回路からの信号により動作される定電流源
Ｉ１，Ｉ２の電流値に比例するので、定電流源Ｉ１，Ｉ
２の電流値が大きいままであるとノイズを充分に除去す
ることができないが、この実施例のＰＬＬ回路の第４モ
ードでは、ロック後直ちに制御信号PPON０によりスイッ
チＳＷ５と一緒にＳＷ６，ＳＷ７をオフさせるようにし
ている。これにより、ロック後の閉ループ帯域幅は他の
モードの時と同じにすることができる。
すなわち（ａ＋１）Ｉ３の電流によりループフィルタ２
０がチャージアップされる。このようにノーマルモード
のＩ３よりも大きな（ａ＋１）Ｉ３の電流でスウィープ
アップさせても、同時に前段の位相検出回路からの信号
により動作される定電流源Ｉ１，Ｉ２も（ａ＋１）倍さ
れるため、ＰＬＬループの制御は正常に動作し、ロック
することができる。ここで、ロック時の閉ループ帯域幅
は、位相検出回路からの信号により動作される定電流源
Ｉ１，Ｉ２の電流値に比例するので、定電流源Ｉ１，Ｉ
２の電流値が大きいままであるとノイズを充分に除去す
ることができないが、この実施例のＰＬＬ回路の第４モ
ードでは、ロック後直ちに制御信号PPON０によりスイッ
チＳＷ５と一緒にＳＷ６，ＳＷ７をオフさせるようにし
ている。これにより、ロック後の閉ループ帯域幅は他の
モードの時と同じにすることができる。
【００２０】図６（Ａ），（Ｂ）に、本発明の他の実施
例に係るＰＬＬ回路を示す。この実施例は、前記実施例
のチャージポンプにおける電流源Ｉ４〜Ｉ８の代わり
に、起動時に充放電ノードＮ１のレベルを押し上げるプ
リチャージ回路ＶＣＰを設けたものである。プリチャー
ジ回路ＶＣＰは、例えば図６（Ａ）のように、電源電圧
端子Ｖｃｃと接地点との間に直列に接続されたスイッチ
ＳＷ９と定電流源Ｉ９とダイオードＤ１，Ｄ２と抵抗Ｒ
１と、電源電圧端子Ｖｃｃとチャージポンプ１０の充放
電ノードＮ１との間に直列に接続されたトランジスタＱ
１とダイオードＤ３とからなり、定電流源Ｉ９とダイオ
ードＤ１との接続ノードＮ２の電位が上記トランジスタ
Ｑ１のベースに印加されるように構成されている。
例に係るＰＬＬ回路を示す。この実施例は、前記実施例
のチャージポンプにおける電流源Ｉ４〜Ｉ８の代わり
に、起動時に充放電ノードＮ１のレベルを押し上げるプ
リチャージ回路ＶＣＰを設けたものである。プリチャー
ジ回路ＶＣＰは、例えば図６（Ａ）のように、電源電圧
端子Ｖｃｃと接地点との間に直列に接続されたスイッチ
ＳＷ９と定電流源Ｉ９とダイオードＤ１，Ｄ２と抵抗Ｒ
１と、電源電圧端子Ｖｃｃとチャージポンプ１０の充放
電ノードＮ１との間に直列に接続されたトランジスタＱ
１とダイオードＤ３とからなり、定電流源Ｉ９とダイオ
ードＤ１との接続ノードＮ２の電位が上記トランジスタ
Ｑ１のベースに印加されるように構成されている。
【００２１】さらに、この実施例においては、抵抗Ｒ１
と並列に抵抗Ｒ２，Ｒ３が設けられており、これらの抵
抗Ｒ２，Ｒ３……にはそれぞれスイッチＳＷ１２，ＳＷ
１３……が接続されている。この実施例のプリチャージ
回路ＶＣＰは、起動信号TXONによりスイッチＳＷ９がオ
ンされて定電流源Ｉ９に電流が流れると、トランジスタ
Ｑ１がオン状態にされることによって、チャージポンプ
１０の充放電ノードＮ１の電位は速やかに押し上げられ
る。
と並列に抵抗Ｒ２，Ｒ３が設けられており、これらの抵
抗Ｒ２，Ｒ３……にはそれぞれスイッチＳＷ１２，ＳＷ
１３……が接続されている。この実施例のプリチャージ
回路ＶＣＰは、起動信号TXONによりスイッチＳＷ９がオ
ンされて定電流源Ｉ９に電流が流れると、トランジスタ
Ｑ１がオン状態にされることによって、チャージポンプ
１０の充放電ノードＮ１の電位は速やかに押し上げられ
る。
【００２２】ここで、トランジスタＱ１のベース・エミ
ッタ間電圧はダイオードの順方向電圧と等しいとみなす
ことができる。すると、トランジスタＱ１がオン状態に
されることによってチャージポンプ１０の充放電ノード
Ｎ１の電位は、Ｑ１のベース電位よりもダイオードの順
方向電圧２段分低い電位にされる。トランジスタＱ１の
ベース電位は、抵抗Ｒ１とダイオードＤ２との接続ノー
ドＮ３の電位よりもダイオードの順方向電圧２段分高い
電位であるので、図６（Ｂ）のように、チャージポンプ
１０の充放電ノードＮ１の電位は起動後速やかにプリチ
ャージ回路ＶＣＰの抵抗Ｒ１とダイオードＤ２との接続
ノードＮ３の電位まで押し上げられ、その後、定電流源
Ｉ３の電流によって上昇される。そのため、プリチャー
ジ回路ＶＣＰが定電流源Ｉ３の電流のみによってチャー
ジアップされる場合よりも早くロックアップ電圧に到達
するようになる。接続ノードＮ３の電位は、抵抗Ｒ１の
抵抗値と流れる電流の値によって決定される。
ッタ間電圧はダイオードの順方向電圧と等しいとみなす
ことができる。すると、トランジスタＱ１がオン状態に
されることによってチャージポンプ１０の充放電ノード
Ｎ１の電位は、Ｑ１のベース電位よりもダイオードの順
方向電圧２段分低い電位にされる。トランジスタＱ１の
ベース電位は、抵抗Ｒ１とダイオードＤ２との接続ノー
ドＮ３の電位よりもダイオードの順方向電圧２段分高い
電位であるので、図６（Ｂ）のように、チャージポンプ
１０の充放電ノードＮ１の電位は起動後速やかにプリチ
ャージ回路ＶＣＰの抵抗Ｒ１とダイオードＤ２との接続
ノードＮ３の電位まで押し上げられ、その後、定電流源
Ｉ３の電流によって上昇される。そのため、プリチャー
ジ回路ＶＣＰが定電流源Ｉ３の電流のみによってチャー
ジアップされる場合よりも早くロックアップ電圧に到達
するようになる。接続ノードＮ３の電位は、抵抗Ｒ１の
抵抗値と流れる電流の値によって決定される。
【００２３】この実施例では、抵抗Ｒ１と並列に抵抗Ｒ
２，Ｒ３……が設けられ、スイッチＳＷ１２，ＳＷ１３
……により電流が流れる抵抗を選択できるので、スイッ
チＳＷ１２，ＳＷ１３……を制御することでノードＮ２
の電位すなわちチャージポンプ１０の起動時の初期電圧
を任意に設定することができる。なお、トランジスタＱ
１がオン状態にされることによりＱ１のコレクタ電流に
よってループフィルタ２０の容量が充電され、チャージ
ポンプ１０の充放電ノードＮ１の電位がプリチャージ回
路ＶＣＰのノードＮ３の電位まで上昇するとトランジス
タＱ１は自動的にオフ状態になるので、トランジスタＱ
１のオン、オフ制御信号PPONのハイレベルの期間ｔ６は
比較的短い時間で良い。
２，Ｒ３……が設けられ、スイッチＳＷ１２，ＳＷ１３
……により電流が流れる抵抗を選択できるので、スイッ
チＳＷ１２，ＳＷ１３……を制御することでノードＮ２
の電位すなわちチャージポンプ１０の起動時の初期電圧
を任意に設定することができる。なお、トランジスタＱ
１がオン状態にされることによりＱ１のコレクタ電流に
よってループフィルタ２０の容量が充電され、チャージ
ポンプ１０の充放電ノードＮ１の電位がプリチャージ回
路ＶＣＰのノードＮ３の電位まで上昇するとトランジス
タＱ１は自動的にオフ状態になるので、トランジスタＱ
１のオン、オフ制御信号PPONのハイレベルの期間ｔ６は
比較的短い時間で良い。
【００２４】なお、図４の引き込みモードも最初の電流
源Ｉ３とａＩ３によるチャージアップが引き続き電流源
Ｉ３によって行なわれるチャージアップの初期電圧を与
えるとみることもできる。つまり図６のプリチャージ回
路ＶＣＰは、図４の実施例の変形例とみなすことができ
る。また、ＰＬＬ起動時のチャージポンプ内に複数の初
期電圧の与える方法としては、図６（Ａ）の抵抗Ｒ１，
Ｒ２，Ｒ３……の代わりに数が異なるダイオード列に置
き換える方法も考えられる。
源Ｉ３とａＩ３によるチャージアップが引き続き電流源
Ｉ３によって行なわれるチャージアップの初期電圧を与
えるとみることもできる。つまり図６のプリチャージ回
路ＶＣＰは、図４の実施例の変形例とみなすことができ
る。また、ＰＬＬ起動時のチャージポンプ内に複数の初
期電圧の与える方法としては、図６（Ａ）の抵抗Ｒ１，
Ｒ２，Ｒ３……の代わりに数が異なるダイオード列に置
き換える方法も考えられる。
【００２５】次に、ＰＬＬ回路を、マルチバンド方式の
移動体通信システムを構成する高周波ＬＳＩに適用した
場合について説明する。図７には本発明の他の実施例に
よる高周波ＬＳＩの詳細な構成例と通信機の全体の概略
構成が示されている。図７において、１００は信号電波
の送受信用アンテナ、２００は高周波ＬＳＩ、１１０は
送受信切り替え用のスイッチ、１２０は送信信号を増幅
する高周波電力増幅回路、１３０は送信用発振器（ＴＸ
ＶＣＯ）、１４０は送信側ＰＬＬ回路を構成するループ
フィルタ、１５０は希望バンドに応じた周波数の発振信
号を生成する高周波発振器（ＲＦＶＣＯ）、１６０は受
信信号から不要波を除去する高周波フィルタ、３００は
送信データをＩ，Ｑ信号に変換したり高周波ＬＳＩ２０
０を制御したりするベースバンド回路（ＬＳＩ）であ
る。特に制限されないが、この実施例では、高周波発振
器（ＲＦＶＣＯ）１５０は送信系回路と受信系回路で共
用されている。
移動体通信システムを構成する高周波ＬＳＩに適用した
場合について説明する。図７には本発明の他の実施例に
よる高周波ＬＳＩの詳細な構成例と通信機の全体の概略
構成が示されている。図７において、１００は信号電波
の送受信用アンテナ、２００は高周波ＬＳＩ、１１０は
送受信切り替え用のスイッチ、１２０は送信信号を増幅
する高周波電力増幅回路、１３０は送信用発振器（ＴＸ
ＶＣＯ）、１４０は送信側ＰＬＬ回路を構成するループ
フィルタ、１５０は希望バンドに応じた周波数の発振信
号を生成する高周波発振器（ＲＦＶＣＯ）、１６０は受
信信号から不要波を除去する高周波フィルタ、３００は
送信データをＩ，Ｑ信号に変換したり高周波ＬＳＩ２０
０を制御したりするベースバンド回路（ＬＳＩ）であ
る。特に制限されないが、この実施例では、高周波発振
器（ＲＦＶＣＯ）１５０は送信系回路と受信系回路で共
用されている。
【００２６】高周波ＬＳＩ２００は、例えば３２０ＭＨ
ｚのような中間周波数Ｆrfの発振信号φIFを生成する発
振回路（ＩＦＶＣＯ）２１０と、該発振回路２１０で生
成された発振信号φIFを分周して８０ＭＨｚのような搬
送波を生成する分周回路２２０と、分周回路２２０から
出力される搬送波をベースバンド回路３００から供給さ
れるＩ信号とＱ信号により直交変調をかける変調回路２
３０と、高周波発振器１５０から供給される発振信号φ
RFを分周する分周回路２５０と、該分周回路２５０で分
周された信号φRF’と送信用発振器（ＴＸＶＣＯ）１３
０からフィードバックされる送信信号φTXとを合成して
２つの信号の周波数差に相当する周波数の信号φmixを
生成するミキサ２６０と、該ミキサ２６０から漏れる高
調波成分をカットするハーモニックフィルタ２４２と、
上記ミキサ２６０からの信号と上記変調回路２３０から
変調信号との位相差を検出する位相検出回路２７０と、
該位相検出回路２７０から出力される信号（ＵＰ，ＤＯ
ＷＮ）によって動作するチャージポンプ２８０と、モー
ド制御回路２９０などから送信系回路が構成されてい
る。
ｚのような中間周波数Ｆrfの発振信号φIFを生成する発
振回路（ＩＦＶＣＯ）２１０と、該発振回路２１０で生
成された発振信号φIFを分周して８０ＭＨｚのような搬
送波を生成する分周回路２２０と、分周回路２２０から
出力される搬送波をベースバンド回路３００から供給さ
れるＩ信号とＱ信号により直交変調をかける変調回路２
３０と、高周波発振器１５０から供給される発振信号φ
RFを分周する分周回路２５０と、該分周回路２５０で分
周された信号φRF’と送信用発振器（ＴＸＶＣＯ）１３
０からフィードバックされる送信信号φTXとを合成して
２つの信号の周波数差に相当する周波数の信号φmixを
生成するミキサ２６０と、該ミキサ２６０から漏れる高
調波成分をカットするハーモニックフィルタ２４２と、
上記ミキサ２６０からの信号と上記変調回路２３０から
変調信号との位相差を検出する位相検出回路２７０と、
該位相検出回路２７０から出力される信号（ＵＰ，ＤＯ
ＷＮ）によって動作するチャージポンプ２８０と、モー
ド制御回路２９０などから送信系回路が構成されてい
る。
【００２７】また、受信系回路として、受信信号を増幅
するロウノイズアンプ３１０、受信信号に高周波発振器
１５０の発振信号φRFが分周回路２５０で分周された信
号を合成することで復調を行なう復調回路３２０、復調
された信号を増幅してベースバンド回路３００へ出力す
るプログラマブル・ゲイン・アンプ３３０等が設けられ
ている。
するロウノイズアンプ３１０、受信信号に高周波発振器
１５０の発振信号φRFが分周回路２５０で分周された信
号を合成することで復調を行なう復調回路３２０、復調
された信号を増幅してベースバンド回路３００へ出力す
るプログラマブル・ゲイン・アンプ３３０等が設けられ
ている。
【００２８】この実施例においては、上記チャージポン
プ２８０およびループフィルタ１４０として図１に示さ
れているような構成を有する回路が使用される。そし
て、このチャージポンプ２８０と上記位相検出回路２７
０、ループフィルタ１４０、送信用発振器（ＴＸＶＣ
Ｏ）１３０およびミキサ２６０によって周波数変換を行
なう一般にオフセットＰＬＬと呼ばれる送信用ＰＬＬ回
路ＴｘＰＬＬが構成される。マルチバンド方式の移動体
通信システムでは、使用するバンドに応じて上記高周波
発振器１５０の発振周波数ＦRFが、例えばベースバンド
回路３００からの指令によって切り替えられることで、
送信周波数の切り替えが行なわれる。
プ２８０およびループフィルタ１４０として図１に示さ
れているような構成を有する回路が使用される。そし
て、このチャージポンプ２８０と上記位相検出回路２７
０、ループフィルタ１４０、送信用発振器（ＴＸＶＣ
Ｏ）１３０およびミキサ２６０によって周波数変換を行
なう一般にオフセットＰＬＬと呼ばれる送信用ＰＬＬ回
路ＴｘＰＬＬが構成される。マルチバンド方式の移動体
通信システムでは、使用するバンドに応じて上記高周波
発振器１５０の発振周波数ＦRFが、例えばベースバンド
回路３００からの指令によって切り替えられることで、
送信周波数の切り替えが行なわれる。
【００２９】モード制御回路２９０には、コントロール
レジスタＣＲＧが設けられ、このレジスタＣＲＧにはベ
ースバンド回路３００からの信号に基づいて設定が行な
われる。具体的には、ベースバンド回路３００から高周
波用ＬＳＩ２００に対して同期用のクロック信号ＣＬＫ
と、データ信号ＳＤＡＴＡと、制御信号としてロードイ
ネーブル信号ＬＥＮとが供給されており、モード制御回
路２９０は、ロードイネーブル信号ＬＥＮが有効レベル
にアサートされると、ベースバンド回路３００から伝送
されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫ
に同期して順次取り込んで、上記コントロールレジスタ
ＣＲＧにセットする。特に制限されるものでないが、デ
ータ信号ＳＤＡＴＡはシリアルで伝送される。ベースバ
ンド回路３００はマイクロプロセッサなどから構成され
る。
レジスタＣＲＧが設けられ、このレジスタＣＲＧにはベ
ースバンド回路３００からの信号に基づいて設定が行な
われる。具体的には、ベースバンド回路３００から高周
波用ＬＳＩ２００に対して同期用のクロック信号ＣＬＫ
と、データ信号ＳＤＡＴＡと、制御信号としてロードイ
ネーブル信号ＬＥＮとが供給されており、モード制御回
路２９０は、ロードイネーブル信号ＬＥＮが有効レベル
にアサートされると、ベースバンド回路３００から伝送
されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫ
に同期して順次取り込んで、上記コントロールレジスタ
ＣＲＧにセットする。特に制限されるものでないが、デ
ータ信号ＳＤＡＴＡはシリアルで伝送される。ベースバ
ンド回路３００はマイクロプロセッサなどから構成され
る。
【００３０】コントロールレジスタＣＲＧは、特に制限
されるものでないが、この実施例では、２ビットのＰＬ
Ｌ引込みモード選択ビットＰＰ０，ＰＰ１と、図１のチ
ャージポンプ１０内のスイッチＳＷ３〜ＳＷ８をオン、
オフ制御する信号PPONのパルス幅すなわちスイッチのオ
ン時間を指定する３ビットのパルス幅指定ビットＴＰ０
〜ＴＰ２を有する。次の表１には、上記コントロールレ
ジスタＣＲＧのＰＬＬ引込みモード選択ビットＰＰ０，
ＰＰ１と引き込みモードとの関係が、また表２には、パ
ルス幅指定ビットＴＰ０〜ＴＰ２とスイッチＳＷ３〜Ｓ
Ｗ８のオン、オフ制御信号との関係が示されている。モ
ード制御回路２９０はこれらのビットの状態に応じて、
チャージポンプの動作モードとパルス幅の制御を行な
う。
されるものでないが、この実施例では、２ビットのＰＬ
Ｌ引込みモード選択ビットＰＰ０，ＰＰ１と、図１のチ
ャージポンプ１０内のスイッチＳＷ３〜ＳＷ８をオン、
オフ制御する信号PPONのパルス幅すなわちスイッチのオ
ン時間を指定する３ビットのパルス幅指定ビットＴＰ０
〜ＴＰ２を有する。次の表１には、上記コントロールレ
ジスタＣＲＧのＰＬＬ引込みモード選択ビットＰＰ０，
ＰＰ１と引き込みモードとの関係が、また表２には、パ
ルス幅指定ビットＴＰ０〜ＴＰ２とスイッチＳＷ３〜Ｓ
Ｗ８のオン、オフ制御信号との関係が示されている。モ
ード制御回路２９０はこれらのビットの状態に応じて、
チャージポンプの動作モードとパルス幅の制御を行な
う。
【００３１】モード２を図４（Ａ），（Ｂ）のような電
流源Ｉ３，ａＩ３の切り替えにより行なう代わりに、図
８のような抵抗の切り替えにより行なうようにしても良
い。この場合、パルス幅指定ビットＴＰ０〜ＴＰ２によ
って、抵抗Ｒ２，Ｒ３……の選択を行なうことで、ＰＬ
Ｌ起動時の初期電圧を切り替えるようにすることができ
る。また、実施例では、表１のような４つの引き込みモ
ードの中から一つを選択するように構成されているが、
これら４つのモードの他に例えば図８のような抵抗の切
り替えによる引き込みモード等を加えて、５種類以上の
モードの中から選択できるように構成しても良い。
流源Ｉ３，ａＩ３の切り替えにより行なう代わりに、図
８のような抵抗の切り替えにより行なうようにしても良
い。この場合、パルス幅指定ビットＴＰ０〜ＴＰ２によ
って、抵抗Ｒ２，Ｒ３……の選択を行なうことで、ＰＬ
Ｌ起動時の初期電圧を切り替えるようにすることができ
る。また、実施例では、表１のような４つの引き込みモ
ードの中から一つを選択するように構成されているが、
これら４つのモードの他に例えば図８のような抵抗の切
り替えによる引き込みモード等を加えて、５種類以上の
モードの中から選択できるように構成しても良い。
【００３２】
【表１】
【００３３】
【表２】
【００３４】この実施例の高周波用ＬＳＩは、送信用Ｐ
ＬＬに複数の引き込みモードを有するので、マルチバン
ドの無線通信システムでは使用するバンドに応じて引き
込みモードを切り替えたり、適用されるシステムに応じ
て引き込みモードを切り替えたりすることができる。こ
れによって、ＰＬＬ起動後短時間にＰＬＬをロック状態
にさせることができるようになる。また、モード１のダ
ウンスウィープ高速ロックアップを使用しないようにす
れば、不所望の周波数でロックしてしまうイメージロッ
クを確実に回避しつつ高速ロックアップを行なえるとと
もに、従来このようなダウンスウィープ高速ロックアッ
プを有する高周波用ＬＳＩを使用したシステム制御プロ
グラムなどの工夫によってイメージロックを回避するよ
うにしたシステムがあった場合に、そのシステムの高周
波用ＬＳＩとして本発明の高周波用ＬＳＩを使用する場
合には、モード１のダウンスウィープ高速ロックアップ
を選択すれば、従来の資産をそのまま活用しかつイメー
ジロックを回避できるシステムを構築することができ
る。
ＬＬに複数の引き込みモードを有するので、マルチバン
ドの無線通信システムでは使用するバンドに応じて引き
込みモードを切り替えたり、適用されるシステムに応じ
て引き込みモードを切り替えたりすることができる。こ
れによって、ＰＬＬ起動後短時間にＰＬＬをロック状態
にさせることができるようになる。また、モード１のダ
ウンスウィープ高速ロックアップを使用しないようにす
れば、不所望の周波数でロックしてしまうイメージロッ
クを確実に回避しつつ高速ロックアップを行なえるとと
もに、従来このようなダウンスウィープ高速ロックアッ
プを有する高周波用ＬＳＩを使用したシステム制御プロ
グラムなどの工夫によってイメージロックを回避するよ
うにしたシステムがあった場合に、そのシステムの高周
波用ＬＳＩとして本発明の高周波用ＬＳＩを使用する場
合には、モード１のダウンスウィープ高速ロックアップ
を選択すれば、従来の資産をそのまま活用しかつイメー
ジロックを回避できるシステムを構築することができ
る。
【００３５】次に、本発明を、８８０〜９１５ＭＨｚの
周波数帯のＧＳＭ方式と、１７１０〜１７８５ＭＨｚの
周波数帯のＤＣＳ方式と、１８５０〜１９１０ＭＨｚの
周波数帯のＰＣＳ方式の３つの信号を扱えるトリプルバ
ンド方式の移動体通信システム用の高周波ＬＳＩに適用
した場合を例にとって、発振器特に中間周波数の発振信
号を発生する発振器の周波数の設定の仕方を、表３〜表
５および図８を用いて説明する。
周波数帯のＧＳＭ方式と、１７１０〜１７８５ＭＨｚの
周波数帯のＤＣＳ方式と、１８５０〜１９１０ＭＨｚの
周波数帯のＰＣＳ方式の３つの信号を扱えるトリプルバ
ンド方式の移動体通信システム用の高周波ＬＳＩに適用
した場合を例にとって、発振器特に中間周波数の発振信
号を発生する発振器の周波数の設定の仕方を、表３〜表
５および図８を用いて説明する。
【００３６】
【表３】
【００３７】表３は従来のＧＳＭとＤＣＳの２つのバン
ドに対応可能なデュアルバンド方式の高周波ＬＳＩにお
ける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発
振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦ
ＶＣＯ）１５０の発振信号φIF，φTX，φRFの周波数の
設定例を示す。表３に示されているように、従来は、中
間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧ
ＳＭの場合３６０ＭＨｚに、またＤＣＳの場合３８０Ｍ
Ｈｚに設定され、これを分周回路２２０でＧＳＭの場合
は１／８に分周して４５ＭＨｚの搬送波ＴＸＩＦを、ま
たＤＣＳの場合は１／４に分周して９５ＭＨｚの搬送波
ＴＸＩＦを生成して変調をかける。一方、高周波用発振
器（ＲＦＶＣＯ）１５０の発振周波数は、ＧＳＭの場合
３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１
０〜３７６０ＭＨｚに設定され、これを分周回路２５０
でＧＳＭの場合は１／４に分周し、またＤＣＳの場合は
１／２に分周してφRF’としてミキサ２６０に供給す
る。ミキサ２６０では、このφRF’と送信用発振回路１
３０からの送信用発振信号φTXの周波数の差（ＦRF−Ｆ
TX）に相当する信号が出力され、この差信号と変調信号
の周波数ＦTXIFと一致するようにＰＬＬが動作する。
ドに対応可能なデュアルバンド方式の高周波ＬＳＩにお
ける中間周波用発振器（ＩＦＶＣＯ）２１０、送信用発
振器（ＴＸＶＣＯ）１３０および高周波用発振器（ＲＦ
ＶＣＯ）１５０の発振信号φIF，φTX，φRFの周波数の
設定例を示す。表３に示されているように、従来は、中
間周波用発振器（ＩＦＶＣＯ）２１０の発振周波数はＧ
ＳＭの場合３６０ＭＨｚに、またＤＣＳの場合３８０Ｍ
Ｈｚに設定され、これを分周回路２２０でＧＳＭの場合
は１／８に分周して４５ＭＨｚの搬送波ＴＸＩＦを、ま
たＤＣＳの場合は１／４に分周して９５ＭＨｚの搬送波
ＴＸＩＦを生成して変調をかける。一方、高周波用発振
器（ＲＦＶＣＯ）１５０の発振周波数は、ＧＳＭの場合
３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１
０〜３７６０ＭＨｚに設定され、これを分周回路２５０
でＧＳＭの場合は１／４に分周し、またＤＣＳの場合は
１／２に分周してφRF’としてミキサ２６０に供給す
る。ミキサ２６０では、このφRF’と送信用発振回路１
３０からの送信用発振信号φTXの周波数の差（ＦRF−Ｆ
TX）に相当する信号が出力され、この差信号と変調信号
の周波数ＦTXIFと一致するようにＰＬＬが動作する。
【００３８】表４は従来のデュアルバンド方式の高周波
ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１
０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用
発振器（ＲＦＶＣＯ）１５０の発振周波数φIF，φTX，
φRFの設定方式の延長上で、ＧＳＭとＤＣＳとＰＣＳの
３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩ
における各発振器の周波数を設定した場合の例を示す。
ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２１
０、送信用発振器（ＴＸＶＣＯ）１３０および高周波用
発振器（ＲＦＶＣＯ）１５０の発振周波数φIF，φTX，
φRFの設定方式の延長上で、ＧＳＭとＤＣＳとＰＣＳの
３つの信号を扱えるトリプルバンド方式の高周波ＬＳＩ
における各発振器の周波数を設定した場合の例を示す。
【００３９】
【表４】
【００４０】表４から分かるように、従来の延長上で各
発振器の周波数を設定した場合、ＰＣＳでは、中間周波
用発振器（ＩＦＶＣＯ）２１０の発振周波数は３２０Ｍ
Ｈｚに設定され、これを分周回路２２０で１／４に分周
して８０ＭＨｚの搬送波ＴＸＩＦを生成して変調をかけ
る。一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振
周波数は、ＰＣＳの場合３８６０〜３９８０ＭＨｚに設
定され、これが分周回路２５０で１／２に分周されてミ
キサ２６０に供給される。従って、中間周波用発振器
（ＩＦＶＣＯ）２１０の発振周波数は、使用するバンド
に応じて３２０〜３８０ＭＨｚの範囲で発振させる必要
がある。つまり約１５〜１８％の変動幅があることにな
る。
発振器の周波数を設定した場合、ＰＣＳでは、中間周波
用発振器（ＩＦＶＣＯ）２１０の発振周波数は３２０Ｍ
Ｈｚに設定され、これを分周回路２２０で１／４に分周
して８０ＭＨｚの搬送波ＴＸＩＦを生成して変調をかけ
る。一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振
周波数は、ＰＣＳの場合３８６０〜３９８０ＭＨｚに設
定され、これが分周回路２５０で１／２に分周されてミ
キサ２６０に供給される。従って、中間周波用発振器
（ＩＦＶＣＯ）２１０の発振周波数は、使用するバンド
に応じて３２０〜３８０ＭＨｚの範囲で発振させる必要
がある。つまり約１５〜１８％の変動幅があることにな
る。
【００４１】従来、このような大きな変動幅を有しかつ
正確な発振周波数で発振する発振器を構成することは困
難であるため、各バンド用に３つの発振器を用意してそ
れらを切り替えて動作させていた。また、中間周波数信
号の周波数が３つあるとそれぞれの高調波成分をカット
するため、図７の変調回路２３０と位相検出回路２７０
との間やミキサ２６０と位相検出回路２７０との間にハ
ーモニックフィルタ２４１，２４２を設ける場合、それ
ぞれ３つのフィルタが必要になる。その結果、回路面積
が増加し、チップサイズが増大するため、トリプルバン
ド用の高周波ＬＳＩをワンチップ化することは困難であ
った。
正確な発振周波数で発振する発振器を構成することは困
難であるため、各バンド用に３つの発振器を用意してそ
れらを切り替えて動作させていた。また、中間周波数信
号の周波数が３つあるとそれぞれの高調波成分をカット
するため、図７の変調回路２３０と位相検出回路２７０
との間やミキサ２６０と位相検出回路２７０との間にハ
ーモニックフィルタ２４１，２４２を設ける場合、それ
ぞれ３つのフィルタが必要になる。その結果、回路面積
が増加し、チップサイズが増大するため、トリプルバン
ド用の高周波ＬＳＩをワンチップ化することは困難であ
った。
【００４２】表５は、本実施例のトリプルバンド用の高
周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２
１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波
用発振器（ＲＦＶＣＯ）１５０の発振信号φIF，φTX，
φRFの周波数の設定例を示す。
周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２
１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波
用発振器（ＲＦＶＣＯ）１５０の発振信号φIF，φTX，
φRFの周波数の設定例を示す。
【００４３】
【表５】
【００４４】表５に示されているように、本実施例で
は、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波
数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０Ｍ
Ｈｚに、これが分周回路２２０で１／８に分周されて８
０ＭＨｚの搬送波ＴＸＩＦが生成されて変調が行なわれ
る。一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振
周波数は、ＧＳＭの場合３８４０〜３９８０ＭＨｚに、
またＤＣＳの場合３５８０〜３７３０ＭＨｚに、さらに
ＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、こ
れが分周回路２５０でＧＳＭの場合は１／４に分周さ
れ、またＤＣＳとＰＣＳの場合は１／２に分周されてφ
RF’としてミキサ２６０に供給される。ミキサ２６０で
は、このφRF’と送信用発振回路１３０からの送信用発
振信号φTXの周波数の差（ＦRF−ＦTX）に相当する信号
が出力され、この差信号と変調信号の周波数ＦTXIFと一
致するように送信用ＰＬＬ（ＴｘＰＬＬ）が動作する。
は、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波
数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０Ｍ
Ｈｚに、これが分周回路２２０で１／８に分周されて８
０ＭＨｚの搬送波ＴＸＩＦが生成されて変調が行なわれ
る。一方、高周波用発振器（ＲＦＶＣＯ）１５０の発振
周波数は、ＧＳＭの場合３８４０〜３９８０ＭＨｚに、
またＤＣＳの場合３５８０〜３７３０ＭＨｚに、さらに
ＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、こ
れが分周回路２５０でＧＳＭの場合は１／４に分周さ
れ、またＤＣＳとＰＣＳの場合は１／２に分周されてφ
RF’としてミキサ２６０に供給される。ミキサ２６０で
は、このφRF’と送信用発振回路１３０からの送信用発
振信号φTXの周波数の差（ＦRF−ＦTX）に相当する信号
が出力され、この差信号と変調信号の周波数ＦTXIFと一
致するように送信用ＰＬＬ（ＴｘＰＬＬ）が動作する。
【００４５】表４と表５を比較すると分かるように、こ
の実施例の高周波ＬＳＩでは、中間周波用発振器（ＩＦ
ＶＣＯ）２１０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳ
いずれの場合にも６４０ＭＨｚであるため、従来方式の
延長で設計すると３つ必要であった発振器が一つで済む
ようになる。また、中間周波用発振器（ＩＦＶＣＯ）２
１０が１つであると、図８のように、変調回路２３０と
位相検出回路２７０との間やミキサ２６０と位相検出回
路２７０との間にハーモニックフィルタ２４１，２４２
を設ける場合、フィルタはそれぞれ１つで済むようにな
る。その結果、回路面積を従来方式に比べて大幅に低減
することができ、中間周波用発振器（ＩＦＶＣＯ）２１
０を構成する素子のうち容量素子を除いた部分（ＬＣ共
振回路を用いたコルピッツ型発振回路ではインダクタン
ス素子やバリキャップダイオードを含む）を、半導体チ
ップ上に形成して高周波ＬＳＩをワンチップ化すること
が可能になる。これにより、携帯電話機のような移動体
通信装置を構成する部品の点数を減らすことができ、装
置を小型化することが可能となる。
の実施例の高周波ＬＳＩでは、中間周波用発振器（ＩＦ
ＶＣＯ）２１０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳ
いずれの場合にも６４０ＭＨｚであるため、従来方式の
延長で設計すると３つ必要であった発振器が一つで済む
ようになる。また、中間周波用発振器（ＩＦＶＣＯ）２
１０が１つであると、図８のように、変調回路２３０と
位相検出回路２７０との間やミキサ２６０と位相検出回
路２７０との間にハーモニックフィルタ２４１，２４２
を設ける場合、フィルタはそれぞれ１つで済むようにな
る。その結果、回路面積を従来方式に比べて大幅に低減
することができ、中間周波用発振器（ＩＦＶＣＯ）２１
０を構成する素子のうち容量素子を除いた部分（ＬＣ共
振回路を用いたコルピッツ型発振回路ではインダクタン
ス素子やバリキャップダイオードを含む）を、半導体チ
ップ上に形成して高周波ＬＳＩをワンチップ化すること
が可能になる。これにより、携帯電話機のような移動体
通信装置を構成する部品の点数を減らすことができ、装
置を小型化することが可能となる。
【００４６】ここで、表４と表５を比較すると分かるよ
うに、本実施例においては、高周波用発振器（ＲＦＶＣ
Ｏ）１５０の発振周波数は、従来の最大変動範囲である
３６１０〜３８４０ＭＨｚから３５８０〜３９８０ＭＨ
ｚに増加することになる。従って、高周波用発振器（Ｒ
ＦＶＣＯ）１５０は、従来に比べて発振可能範囲を大き
くさせる必要がある。しかし、この変動幅は、増加した
としても約１０％に過ぎないので、従来の方式を適用し
て中間周波用発振器（ＩＦＶＣＯ）２１０の変動範囲を
大きくする場合（前述したように約１５〜１８％）に比
べると設計は容易である。
うに、本実施例においては、高周波用発振器（ＲＦＶＣ
Ｏ）１５０の発振周波数は、従来の最大変動範囲である
３６１０〜３８４０ＭＨｚから３５８０〜３９８０ＭＨ
ｚに増加することになる。従って、高周波用発振器（Ｒ
ＦＶＣＯ）１５０は、従来に比べて発振可能範囲を大き
くさせる必要がある。しかし、この変動幅は、増加した
としても約１０％に過ぎないので、従来の方式を適用し
て中間周波用発振器（ＩＦＶＣＯ）２１０の変動範囲を
大きくする場合（前述したように約１５〜１８％）に比
べると設計は容易である。
【００４７】なお、この実施例では、中間周波用発振器
（ＩＦＶＣＯ）２１０の発振周波数を６４０ＭＨｚと
し、搬送波ＴＸＩＦの周波数を８０ＭＨｚとしたが、こ
れに限定されるものでなく、それらの整数倍の周波数と
することも可能である。例えば、搬送波ＴＸＩＦの周波
数を２倍の１６０ＭＨｚとしても回路は正常に動作する
が、８０ＭＨｚの方が１６０ＭＨｚの場合よりも消費電
力が少なくて済むという利点がある。また、この実施例
では、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるト
リプルバンド方式の高周波ＬＳＩに適用したため、搬送
波ＴＸＩＦの周波数を８０ＭＨｚとしたが、他のバンド
の信号を扱う高周波ＬＳＩにおいては、それに適した周
波数に設定されることはいうまでもない。
（ＩＦＶＣＯ）２１０の発振周波数を６４０ＭＨｚと
し、搬送波ＴＸＩＦの周波数を８０ＭＨｚとしたが、こ
れに限定されるものでなく、それらの整数倍の周波数と
することも可能である。例えば、搬送波ＴＸＩＦの周波
数を２倍の１６０ＭＨｚとしても回路は正常に動作する
が、８０ＭＨｚの方が１６０ＭＨｚの場合よりも消費電
力が少なくて済むという利点がある。また、この実施例
では、ＧＳＭとＤＣＳとＰＣＳの３つの信号を扱えるト
リプルバンド方式の高周波ＬＳＩに適用したため、搬送
波ＴＸＩＦの周波数を８０ＭＨｚとしたが、他のバンド
の信号を扱う高周波ＬＳＩにおいては、それに適した周
波数に設定されることはいうまでもない。
【００４８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えば実施例では、ＧＳＭとＤＣＳと
ＰＣＳの３つの信号を扱えるトリプルバンド方式の高周
波ＬＳＩに適用した場合を説明したが、ＧＳＭとＤＣＳ
とＰＣＳのうちいずれか２つの信号を扱えるデュアルバ
ンド方式の高周波ＬＳＩにも適用することができる。以
上の説明では主として本発明者によってなされた発明を
その背景となった利用分野である携帯電話機のような無
線通信システムに用いられるＰＬＬ回路に適用した場合
について説明したが、本発明はそれに限定されるもので
なく、ＰＬＬ回路を備えた半導体集積回路特にＰＬＬ回
路の動作を一時停止させる状態を有する半導体集積回路
一般に広く利用することができる。
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えば実施例では、ＧＳＭとＤＣＳと
ＰＣＳの３つの信号を扱えるトリプルバンド方式の高周
波ＬＳＩに適用した場合を説明したが、ＧＳＭとＤＣＳ
とＰＣＳのうちいずれか２つの信号を扱えるデュアルバ
ンド方式の高周波ＬＳＩにも適用することができる。以
上の説明では主として本発明者によってなされた発明を
その背景となった利用分野である携帯電話機のような無
線通信システムに用いられるＰＬＬ回路に適用した場合
について説明したが、本発明はそれに限定されるもので
なく、ＰＬＬ回路を備えた半導体集積回路特にＰＬＬ回
路の動作を一時停止させる状態を有する半導体集積回路
一般に広く利用することができる。
【００４９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、周波数帯
に応じたモードで引き込み動作を行なうことでイメージ
ロックを起こすことなく短時間にロックアップすること
ができるとともに、システムに適したモードを選択して
引き込み動作を行なうＰＬＬ回路を備えることで従来の
設計資産をそのまま活用することができるようになる。
また、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通
信方式による通信が可能な高周波ＬＳＩに最適な中間周
波数信号の周波数設定方式を実現することができ、これ
によって、中間周波数信号を生成する発振回路の主要部
分を半導体チップ上に形成してワンチップ化が可能にな
るとともに、必要なフィルタの数が少なくて済み回路面
積を低減することができるようになるという効果があ
る。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、周波数帯
に応じたモードで引き込み動作を行なうことでイメージ
ロックを起こすことなく短時間にロックアップすること
ができるとともに、システムに適したモードを選択して
引き込み動作を行なうＰＬＬ回路を備えることで従来の
設計資産をそのまま活用することができるようになる。
また、例えばＧＳＭとＤＣＳとＰＣＳのような複数の通
信方式による通信が可能な高周波ＬＳＩに最適な中間周
波数信号の周波数設定方式を実現することができ、これ
によって、中間周波数信号を生成する発振回路の主要部
分を半導体チップ上に形成してワンチップ化が可能にな
るとともに、必要なフィルタの数が少なくて済み回路面
積を低減することができるようになるという効果があ
る。
【図１】本発明を適用したＰＬＬ回路を構成するチャー
ジポンプの一実施例を示す回路図である。
ジポンプの一実施例を示す回路図である。
【図２】実施例のＰＬＬ回路における第１の引き込みモ
ード（通常の引き込みモード）でのチャージポンプの等
価回路およびこのモードにおけるタイミングチャートで
ある。
ード（通常の引き込みモード）でのチャージポンプの等
価回路およびこのモードにおけるタイミングチャートで
ある。
【図３】実施例のＰＬＬ回路における第２の引き込みモ
ード（ダウンスウィープ引き込みモード）でのチャージ
ポンプの等価回路およびこのモードにおけるタイミング
チャートである。
ード（ダウンスウィープ引き込みモード）でのチャージ
ポンプの等価回路およびこのモードにおけるタイミング
チャートである。
【図４】実施例のＰＬＬ回路における第３の引き込みモ
ード（アップスウィープ高速引き込みモード）でのチャ
ージポンプの等価回路およびこのモードにおけるタイミ
ングチャートである。
ード（アップスウィープ高速引き込みモード）でのチャ
ージポンプの等価回路およびこのモードにおけるタイミ
ングチャートである。
【図５】実施例のＰＬＬ回路における第４の引き込みモ
ード（アップスウィープ超高速引き込みモード）でのチ
ャージポンプの等価回路およびこのモードにおけるタイ
ミングチャートである。
ード（アップスウィープ超高速引き込みモード）でのチ
ャージポンプの等価回路およびこのモードにおけるタイ
ミングチャートである。
【図６】本発明を適用したＰＬＬ回路を構成するチャー
ジポンプの他の実施例を示す回路図およびタイミングチ
ャートである。
ジポンプの他の実施例を示す回路図およびタイミングチ
ャートである。
【図７】本発明に係る無線通信システムの一例としての
携帯電話機の構成例を示すブロック図である。
携帯電話機の構成例を示すブロック図である。
【図８】本発明を適用した無線通信システムの一例とし
ての携帯電話機の送信部の構成例を示すブロック図であ
る。
ての携帯電話機の送信部の構成例を示すブロック図であ
る。
１０ チャージポンプ
２０ ループフィルタ
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ 高周波電力増幅器
１３０ 送信用発振器（ＴＸＶＣＯ）
１４０ ループフィルタ
１５０ 高周波発振器（ＲＦＶＣＯ）
１６０ 高周波フィルタ
２００ 高周波ＬＳＩ
２１０ 発振回路
２２０ 分周回路
２３０ 変調回路
２５０ 分周回路
２６０ ミキサ
２７０ 位相検出回路
２８０ チャージポンプ
２９０ モード制御回路
３００ ベースバンドシステム
─────────────────────────────────────────────────────
フロントページの続き
(71)出願人 500385980
ティーティーピー コム リミテッド
イギリス国、ハートフォードシャー エス
ジー８ ６イーイー、ロイストン、メルボ
ルン、ケンブリッジ ロード、メルボルン
サイエンス パーク （番地なし)
(72)発明者 矢萩 孝一
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 古屋 良治
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立画像情報システム内
(72)発明者 松崎 文昭
東京都小平市上水本町５丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
(72)発明者 ロバート・アストル・ヘンシャウ
イギリス国、ハートフォードシャー エス
ジー８ ６イーイー、ロイストン、メルボ
ルン、ケンブリッジ ロード、メルボルン
サイエンス パーク、ティーティーピー
コム リミテッド内
Ｆターム(参考） 5J106 AA04 BB01 BB10 CC01 CC24
CC41 CC53 CC55 DD32 DD33
DD38 GG07 HH10 JJ08 KK03
KK30 LL04
5K011 DA03 DA06 DA07 DA13 EA01
JA01 KA13 KA18
Claims (10)
- 【請求項１】 所定の周波数の信号と帰還信号の位相差
を検出する位相検出回路と、該位相検出回路で検出され
た位相差に応答して電圧を発生するチャージポンプおよ
びフィルタ容量と、該フィルタ容量の電圧に基づいて発
振動作する発振回路とを備えたＰＬＬ回路を有する通信
用半導体集積回路であって、 上記ＰＬＬ回路は、上記フィルタ容量の電圧をロックア
ップ電圧に引き込むための複数の引き込み動作モードを
有し、これら複数の引き込み動作モードのうちいずれか
を指定するための第１レジスタの設定に従って引き込み
動作を行なうように構成されていることを特徴とする通
信用半導体集積回路。 - 【請求項２】 上記複数の引き込み動作モードのうち少
なくとも１つは、上記ロックアップ電圧よりも低い所定
の初期電圧から引き込み動作を開始する動作モードであ
ることを特徴とする請求項１に記載の通信用半導体集積
回路。 - 【請求項３】 上記複数の引き込み動作モードのうち少
なくとも１つは、上記フィルタ容量の電圧を上記ロック
アップ電圧よりも高い所定の電圧に持ち上げてから徐々
に引き下げる動作モードであることを特徴とする請求項
２に記載の通信用半導体集積回路。 - 【請求項４】 上記ＰＬＬ回路は上記初期電圧として複
数のレベルのいずれかを選択可能であって、これら複数
のレベルのうちいずれかを指定する第２レジスタを備え
ていることを特徴とする請求項２に記載の通信用半導体
集積回路。 - 【請求項５】 起動時に上記フィルタ容量の電圧をチャ
ージアップさせる第１電流源と、該第１電流源の電流値
よりも大きな電流値を有し上記フィルタ容量の電圧をチ
ャージアップさせる第２電流源とを備え、上記第２レジ
スタの設定値により上記第２電流源が上記フィルタ容量
の電圧をチャージアップさせる時間が変化されるように
構成されていることを特徴とする請求項４に記載の通信
用半導体集積回路。 - 【請求項６】 上記所定の周波数の信号は送信データに
より第１の周波数の信号を変調させた変調信号であり、
上記帰還信号は上記発振回路の発振信号と上記第１の周
波数の信号よりも高い第２の周波数の信号とを合成する
ミキサから出力される上記発振信号の周波数と上記第２
の周波数の信号の周波数との差に等しい周波数を有する
信号であることを特徴とする請求項１〜５のいずれかに
記載の通信用半導体集積回路。 - 【請求項７】 少なくとも９００ＭＨｚ帯のＧＳＭ方式
を含む２以上の周波数帯を使用した通信方式に従った送
受信が可能に構成された無線通信システムであって、送
信データにより変調される中間周波数信号の周波数が上
記２以上の周波数帯において同一となるように設定され
ていることを特徴とする無線通信システム。 - 【請求項８】 上記２以上の周波数帯を使用した通信方
式は、９００ＭＨｚ帯のＧＳＭ方式と、１８００ＭＨｚ
帯のＤＣＳ方式と、１９００ＭＨｚ帯のＰＣＳ方式であ
ることを特徴とする請求項７に記載の無線通信システ
ム。 - 【請求項９】 上記中間周波数信号の周波数は８０ＭＨ
ｚであることを特徴とする請求項７に記載の無線通信シ
ステム。 - 【請求項１０】 上記中間周波数信号を生成する発振回
路はＬＣ共振回路を用いたコルピッツ型発振回路であ
り、該発振回路の構成素子のうちＬＣ共振回路を構成す
る容量素子以外の素子が、上記中間周波数信号を送信デ
ータにより変調させる変調回路と同一の半導体チップ上
に形成されていることを特徴とする請求項７〜９のいず
れかに記載の無線通信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0126632.9 | 2001-11-06 | ||
| GBGB0126632.9A GB0126632D0 (en) | 2001-11-06 | 2001-11-06 | A communication semiconductor integrated circuit device and a wireless communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158452A true JP2003158452A (ja) | 2003-05-30 |
| JP4076350B2 JP4076350B2 (ja) | 2008-04-16 |
Family
ID=9925252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011048A Expired - Fee Related JP4076350B2 (ja) | 2001-11-06 | 2002-01-21 | 通信用半導体集積回路および無線通信システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7386064B2 (ja) |
| EP (1) | EP1442523A2 (ja) |
| JP (1) | JP4076350B2 (ja) |
| GB (1) | GB0126632D0 (ja) |
| TW (1) | TWI243541B (ja) |
| WO (1) | WO2003041277A2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019572B2 (en) * | 2004-07-26 | 2006-03-28 | Kabushiki Kaisha Toshiba | Systems and methods for initializing PLLs and measuring VCO characteristics |
| JP2006311489A (ja) * | 2005-03-29 | 2006-11-09 | Renesas Technology Corp | 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム |
| US7205850B2 (en) | 2004-07-19 | 2007-04-17 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
| JP2008252209A (ja) * | 2007-03-29 | 2008-10-16 | Renesas Technology Corp | Ｐｌｌ回路 |
| JP2009049735A (ja) * | 2007-08-21 | 2009-03-05 | Oki Electric Ind Co Ltd | Ｐｌｌ発振回路 |
| EP2530357A1 (en) | 2011-06-02 | 2012-12-05 | VÚTS, a.s. | Method for the guidance of the drive chain to the chain wheel and the guidance means |
| US9154143B2 (en) | 2011-01-26 | 2015-10-06 | Renesas Electronics Corporation | Semiconductor device |
| JP2018528635A (ja) * | 2015-06-26 | 2018-09-27 | オリンパス株式会社 | 調整されるオフセット位相ロックループ送信機 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006010953A2 (en) | 2004-07-30 | 2006-02-02 | Andrew Richardson | A local network node |
| US8503342B2 (en) | 2004-07-30 | 2013-08-06 | Airvana Llc | Signal transmission method from a local network node |
| EP1782551B1 (en) | 2004-07-30 | 2016-10-05 | CommScope Technologies LLC | Power control in a local network node (lnn) |
| US7839203B1 (en) * | 2005-01-24 | 2010-11-23 | National Semiconductor Corporation | Adaptive capacitor charge/discharge network |
| DE102006056329A1 (de) * | 2006-11-29 | 2008-06-05 | Robert Bosch Gmbh | Ladungspumpe |
| US8063686B1 (en) * | 2008-06-27 | 2011-11-22 | Cadence Design Systems, Inc. | Phase interpolator circuit with two phase capacitor charging |
| TW201128918A (en) * | 2010-02-12 | 2011-08-16 | Ind Tech Res Inst | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same |
| CN104143978B (zh) * | 2013-05-08 | 2017-04-05 | 博通集成电路（上海）有限公司 | 电荷泵、锁相环电路以及该电荷泵中的方法 |
| CN104682992B (zh) * | 2015-01-22 | 2017-06-20 | 络达科技股份有限公司 | 无线收发芯片的电路 |
| KR102361149B1 (ko) * | 2017-05-17 | 2022-02-11 | 삼성전자주식회사 | 하우징에 포함된 도전성 부재를 이용하는 안테나를 포함하는 전자 장치 |
| WO2019191895A1 (zh) * | 2018-04-03 | 2019-10-10 | 深圳市汇顶科技股份有限公司 | 锁相环和终端设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3318444B2 (ja) * | 1994-10-14 | 2002-08-26 | パイオニア株式会社 | Ｐｌｌ回路の引込回路、ｐｌｌ回路の引込方法及び光ディスク再生装置 |
| US6028905A (en) * | 1997-08-28 | 2000-02-22 | Ericsson Inc. | Charge pump steering systems and methods for loop filters of phase locked loops |
| FR2787259B1 (fr) | 1998-06-05 | 2004-07-09 | Siemens Ag | Boucle a verrouillage de phase pour des signaux a haute frequence |
| JP2001085996A (ja) | 1999-09-09 | 2001-03-30 | Mitsubishi Electric Corp | 高速ロックアップ回路 |
-
2001
- 2001-11-06 GB GBGB0126632.9A patent/GB0126632D0/en not_active Ceased
- 2001-12-31 TW TW090133582A patent/TWI243541B/zh not_active IP Right Cessation
-
2002
- 2002-01-21 JP JP2002011048A patent/JP4076350B2/ja not_active Expired - Fee Related
- 2002-11-06 EP EP02772609A patent/EP1442523A2/en not_active Withdrawn
- 2002-11-06 WO PCT/GB2002/004992 patent/WO2003041277A2/en not_active Application Discontinuation
- 2002-11-06 US US10/494,245 patent/US7386064B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205850B2 (en) | 2004-07-19 | 2007-04-17 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
| US7499689B2 (en) | 2004-07-19 | 2009-03-03 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
| US7499688B2 (en) | 2004-07-19 | 2009-03-03 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and a wireless communication system |
| US7019572B2 (en) * | 2004-07-26 | 2006-03-28 | Kabushiki Kaisha Toshiba | Systems and methods for initializing PLLs and measuring VCO characteristics |
| JP2006311489A (ja) * | 2005-03-29 | 2006-11-09 | Renesas Technology Corp | 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム |
| JP4638806B2 (ja) * | 2005-03-29 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム |
| JP2008252209A (ja) * | 2007-03-29 | 2008-10-16 | Renesas Technology Corp | Ｐｌｌ回路 |
| JP2009049735A (ja) * | 2007-08-21 | 2009-03-05 | Oki Electric Ind Co Ltd | Ｐｌｌ発振回路 |
| US9154143B2 (en) | 2011-01-26 | 2015-10-06 | Renesas Electronics Corporation | Semiconductor device |
| EP2530357A1 (en) | 2011-06-02 | 2012-12-05 | VÚTS, a.s. | Method for the guidance of the drive chain to the chain wheel and the guidance means |
| JP2018528635A (ja) * | 2015-06-26 | 2018-09-27 | オリンパス株式会社 | 調整されるオフセット位相ロックループ送信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003041277A2 (en) | 2003-05-15 |
| US20050068074A1 (en) | 2005-03-31 |
| EP1442523A2 (en) | 2004-08-04 |
| WO2003041277A3 (en) | 2003-10-30 |
| GB0126632D0 (en) | 2002-01-02 |
| TWI243541B (en) | 2005-11-11 |
| US7386064B2 (en) | 2008-06-10 |
| JP4076350B2 (ja) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4076350B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7504903B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| US7301416B2 (en) | Semiconductor integrated circuit for wireless communication | |
| JP3818624B2 (ja) | 無線通信システム | |
| US7454176B2 (en) | Semiconductor integrated circuit for communication and terminal device for mobile communication | |
| TWI420822B (zh) | 振盪寬頻頻率之裝置及方法 | |
| JP3997525B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| JP2003318732A (ja) | 通信用半導体集積回路および無線通信システム | |
| US20060028255A1 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
| JP2005109618A (ja) | 通信用半導体集積回路および携帯端末システム | |
| JP2008510333A (ja) | 類似の共振回路トポロジーを有し、同じ較正信号を用いてプロセス変動を補償する単一チップのｌｎａ及びｖｃｏ | |
| WO2007108534A1 (ja) | 電圧制御発振回路 | |
| JP2001358532A (ja) | 電圧制御発振回路 | |
| US7154341B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| WO2008107736A1 (en) | Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| JP2003087116A (ja) | Ｐｌｌシンセサイザ | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP3831908B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| JP2008514163A (ja) | 広帯域周波数を発振する装置および方法 | |
| JP2004282223A (ja) | 周波数シンセサイザ | |
| CN116325513A (zh) | 外部振荡器的控制和校准 | |
| EP1908186A2 (en) | Semiconductor device for a tuner and diversity receiver | |
| JPH10303744A (ja) | Ｐｌｌ回路における制御電圧感度切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |