JP2018528635A - 調整されるオフセット位相ロックループ送信機 - Google Patents

調整されるオフセット位相ロックループ送信機 Download PDF

Info

Publication number
JP2018528635A
JP2018528635A JP2017566116A JP2017566116A JP2018528635A JP 2018528635 A JP2018528635 A JP 2018528635A JP 2017566116 A JP2017566116 A JP 2017566116A JP 2017566116 A JP2017566116 A JP 2017566116A JP 2018528635 A JP2018528635 A JP 2018528635A
Authority
JP
Japan
Prior art keywords
signal
antenna
phase
controlled oscillator
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017566116A
Other languages
English (en)
Inventor
グロウ・ジョン・ビー
ラマ・ラオ・キショア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of JP2018528635A publication Critical patent/JP2018528635A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

オフセット位相ロックループ(PLL)システムを無線周波数送信機の一部として構成することができるシステムおよび方法が提供される。PLLは、情報信号を受信するように構成された第1の入力およびフィードバック信号を受信するように構成された第2の入力を含む位相検出回路と、位相検出回路に結合された入力、および出力を含むチャージポンプと、チャージポンプの出力に結合された入力を含むフィルタと、チャージポンプに結合され、誘導性素子および容量性素子を備えるLCタンク回路を含む電圧制御発振器であって、LCタンク回路の誘導性素子が、アンテナを備える、電圧制御発振器と、フィードバック経路とを含むことができる。

Description

開示される技術は、一般に通信システムに関し、より詳細には、いくつかの実施形態は、自動的および連続的調整機能を有するオフセット位相ロックループ(PLL)無線周波数送信機のためのシステムおよび方法に関する。
ワイヤレス通信デバイスは今日の社会に定着している。実際、通信技術の多くの継続的な進歩につれて、ますます多くのデバイスが、高度な通信機能で消費者、商業、および政府部門のいずれにも導入されている。さらに、処理能力および低消費電力技術の発達、ならびにデータ符号化および変調技術の発達により、有線およびワイヤレス通信機能の普及がより広い範囲でもたらされている。
例えば、通信ネットワークは、今や多くの家庭およびオフィス環境において当たり前のものとなっている。そのようなネットワークにより、これまで独立していた様々なデバイスがデータおよび他の情報を共有して、生産性を高め、または単純にそれらのユーザに対する利便性を改善することが可能となる。例示的なネットワークには、2〜3例を挙げると、Bluetooth(登録商標)通信ネットワーク、ならびに802.11および802.16通信ネットワークなどの様々なIEEE標準に基づくネットワークが含まれる。
さらに、多くの分野および産業で使用される道具、器具類、および他の機器が、それらのルーチン機能の一部としてワイヤレス通信機能を含むように進化している。これらの通信機能により、例えば、機器を制御するためのコマンドおよび制御情報；機器によって集められた遠隔測定情報、データ、または他の情報；状態、レポート、および他の同様の「ハウスキーピング」情報；ならびに機器の動作、使用、配備および保守において有用または必要であり得る他の情報などの情報を含む情報交換が可能になり得る。
図1は、上述のタイプの機器を含むいくつかのワイヤレスデバイスのうちのいずれかに使用することができる送信機および受信機の例を示す簡略化されたブロック図である。所望の機能により、これらのデバイスは、送信機、受信機、または両方(送受信機と称する)を含むことができる。送信機は、情報122を送信のために調整し、プリコーダ132と、変調器134と、増幅器136と、アンテナ138とを含むことができる。ワイヤレス送信機が他の機能も含むことができることを当業者は理解するであろう。プリコーダ132は、例えば、チャネルパラメータまたは特性を考慮に入れることによって性能を最適化するようにデータをプリコードするために含むことができる。
変調器134は、送信すべき情報を受信し、無線周波数(RF)変調信号を出力する。変調は、典型的には、情報信号122(プリコードされているかどうかにかかわらず)を所望の搬送周波数における搬送信号に印加することによって実現される。変調は、送信すべき情報によりアナログまたはデジタル領域において実施することができる。基本的なデジタル変調技法の例には、他のデジタル変調技法も知られているが、位相偏移キーイング(PSK)、周波数偏移キーイング(FSK)、直交振幅変調(QAM)、およびこれらの変形が含まれ、使用することができる。
変調器134における変調に続いて、従来の送信機は、増幅器136を使用して信号を増幅し、変調信号を送信のためにアンテナ138に結合する。増幅器136により、有利には、送信機がアンテナ138において広範囲の出力電力レベルに適応することが可能になる。アンテナ138は、変調信号を通信チャネル124(例えば、空気)にわたる電磁波として放射する。同様に、アンテナ148も受信機に含まれる。受信側において、アンテナ148は、通信チャネルにわたって放射された電磁信号を捕捉するのに使用される。送受信機を使用する実施形態において、送受信機の送信および受信動作は、同じまたは別々のアンテナを使用することができる。
上記のように、変調器134および復調器144は、いくつかの所望の変調技法のうちのいずれかを実装するように選ぶことができ、そのうちの1つがPSK変調である。PSK変調は、搬送信号の位相の変化を使用して、送信すべき情報を表すデジタル変調技法である。PSK変調は、有限数の位相を使用して、情報データにおけるビットまたはシンボルを表す。したがって、入力情報ストリーム122は、典型的には、特定の位相にマッピングされる。受信機において、復調器は、受信信号の位相を決定し、その位相をそれが表すシンボルにまたマッピングする。このようにして、オリジナル情報122を復元することができる。PSK変調は、2つ以上の位相を使用して実装することができる(例えば、QPSK)。
PSK変調は、いくつかの異なるやり方で達成することができる。RF搬送周波数においてPSK変調を生成する1つのやり方は、位相ロックループを使用することである。位相ロックループは、フィードバックを使用して、その出力位相を駆動し、それによってその入力位相を追跡する。次いで、入力位相を位相ロックループに設定することによりPSK変調をRF搬送波に印加することになる。
図2は、典型的な位相ロックループ(PLL)アーキテクチャを示すブロック図である。位相ロックループ200は、通常、位相/周波数検出器(PFD: phase/frequency detector)204と、チャージポンプ(CP: charge pump)208と、低域通過フィルタ(LPF: low-pass filter)212と、電圧制御発振器(VCO: voltage-controlled oscillator)216と、分配器218とを含む。
動作において、位相/周波数検出器204が、入力信号202(本明細書では「基準信号」とも称する)と、分配器218からの分割された電圧制御発振器出力信号とを比較するために接続される。位相/周波数検出器204は、入力信号202の位相および/または周波数を、分割された電圧制御発振器216信号の位相および/または周波数と比較し、入力信号202と分割された電圧制御発振器216信号との間の位相および/または周波数の差に比例した差信号を生成する。位相/周波数検出器204は、基準信号202の位相が電圧制御発振器216からの分割された出力信号の位相より進むときUP信号を生じ、基準信号202の位相が電圧制御発振器216からの分割された出力信号の位相より遅れるときDOWN信号を生じる。
チャージポンプ208は、出力信号を位相/周波数検出器204から受信し、位相/周波数検出器204の出力信号を対応するチャージポンプ208出力電流に変換するように構成される。チャージポンプ208は、位相/周波数検出器204出力信号に比例したチャージポンプ電流を生じる。チャージポンプ208によって生成された出力電流は、低域通過フィルタ212に提供され、通過フィルタ212は、不要な雑音を除去し、電圧制御発振器216の周波数を調整するのに使用される電圧を生成する。
動作において、低域通過フィルタ212は、それがチャージポンプ208から受信する不要な雑音をフィルタリングし、電圧制御発振器216を調整するのに使用される電圧信号を出力する。理想的な低域通過フィルタ212は、追加の電荷電流がチャージポンプ208によって何も印加されない限り定電圧を出力する(すなわち、低域通過フィルタ212電圧は、印加されたチャージポンプ208電流がゼロであるとき一定である)。実際には、低域通過フィルタ212は、電圧制御発振器216を調整するのに使用される電圧がどのくらい迅速に変化することができるのかを制限する。これは主として位相ロックループ200の周りのフィードバックループの安定性による。その結果、低域通過フィルタ212は、位相ロックループ200によって追跡することができる入力基準信号の帯域幅を制限し、それによって、電圧制御発振器216によって生じたPSK変調信号の帯域幅を制限する。
従来の解決策は、オフセット位相ロックループも使用してきた。オフセット位相ロックループは、通常、位相/周波数検出器と、チャージポンプと、第1の低域通過フィルタと、電圧制御発振器と、ダウンコンバートミキサを含むフィードバック経路とを含む。オフセットPLLは、送信すべき信号を直接無線周波数(RF)信号に変換し、従来のアップコンバージョンミキサを使用することを回避するように実装することができる。
図3は、典型的な電圧制御発振器366を示す回路図である。電圧制御発振器は、典型的には、通常LCタンク354と称する共振器回路を用いて構成される。トランジスタ351、352、361、362は、エネルギーをタンクに加えて、非理想的および不要な寄生素子による損失を補充する。LCタンク354は、誘導子356と、通常、直列または並列のいずれかで接続された可変コンデンサ358であるコンデンサとを有する電気回路である。LCタンク354は、可変コンデンサ358にわたって提供される電圧によって指示された周波数において信号を生成するVCO366の共振器ユニットとして動作する。生成された周波数は、LCタンク354内の可変コンデンサ358の容量に関連する。伝統的には、可変コンデンサ358は、しばしば、バラクタダイオードによって実現され、バラクタダイオードは、逆バイアスのpn接合として実装することができる。任意の逆バイアスされた半導体ダイオードは、ダイオードに印加された入力電圧(すなわち、制御電圧)を変えることによって変更することができる電圧依存容量の大きさを示すことはよく知られている。したがって、入力電圧の変化は、LCタンク354の容量を変更するのに使用することができ、それによって、LCタンク354が共振する周波数が変更される。
図2に示す例において、電圧制御発振器216からの出力信号は、位相ロックループフィードバックループを通してまた結合される。図2に示すように、位相ロックループは、通常、電圧制御発振器216と位相/周波数検出器204に入力されたフィードバックとの間に周波数分配器218を含む。
従来の位相ロックループの主目的は、送信機内の任意の1つまたは複数の素子(例えば、電圧制御発振器216、位相/周波数検出器204、チャージポンプ208、および/または低域通過フィルタ212)によって生成された雑音を補正することである。最終的に、電圧制御発振器216によって生成された信号と入力信号との間の差は、フィードバックループを介して戻された情報を使用して定量化され、測定され、調整される。すなわち、位相ロックループ200は、その構成要素の任意の非理想的挙動を反映したフィードバックを受信し(すなわち、検出された位相オフセットの形で)、このフィードバックを使用して自己補正する。しかし、雑音によっては依然としてシステム内にとどまることがある。位相ロックループシステム内のこれらの要素のうちの任意の1つまたはこれらの要素の組合せからの雑音により、基準信号の位相およびVCO信号の位相が、たとえ2つの信号の位相が初めは揃っていたとしても、離れていく(すなわち、位相ドリフトする)。この差は、基準信号とVCO出力信号との間の位相/周波数オフセットが低域通過フィルタ212の帯域幅の制限により増加するにつれて増加する。位相ドリフトおよび位相雑音は、例えば、ビット誤りの増加、位相追跡精度の低下、および製造/操業費の上昇などの問題を生じることがある。
上記のように、情報信号は、VCOによって生成されたRF信号(すなわち、搬送波)上に変調される。従来の送信機は、通常、VCO出力信号をアンテナを介して送信するために増幅器に提供する。送信機の効率を最適化するために、増幅器からの出力信号のインピーダンスは、アンテナの入力におけるインピーダンスと共役に整合するはずである。より厳密な整合は、結果として増幅器とアンテナとの間のより大きな電力伝達効率となるが、これは、理論上は最高25%に達する。他方、インピーダンス不整合は、結果として、負荷(アンテナ)から信号源(増幅器)に向かって反射される信号の一部となる。これは結果として電力損失および送信エラーとなる。
したがって、アンテナは、典型的には、整合ネットワークを使用して増幅器に結合される。整合ネットワークは、送信機のインピーダンスを負荷(例えば、アンテナ整合ネットワーク)のインピーダンスと整合させる。整合ネットワークは、電力伝達を改善し、アンテナへの伝送線に沿って定在波比(SWR)を最小にするために重要である。いくつかのシステムにおいて、インピーダンス整合が、負荷インピーダンスを信号源インピーダンスに整合させることによって反射を最小にするのに使用される。これらの素子が純粋に抵抗性である場合、反射を最小にするための整合が、一般に、電力伝達を最適化するのに十分である。しかし、無効分が関与する場合、複素共役整合を使用することができる。複素共役整合は、負荷インピーダンスが以下に示す信号源インピーダンスの複素共役に整合する状況を実現しようと試みる。
Figure 2018528635
上記のように増幅器を使用してアンテナを駆動することにより、送信機は広範囲の出力電力レベルに適応することが可能になる。整合ネットワークはインピーダンス不整合を改善するが、残念ながら、最高電力伝達は依然として制限される。
整合ネットワークの帯域幅はいくつかの要因による。単純な整合ネットワークの品質係数またはQは、次式で与えられる。
Figure 2018528635
ここで、RmaxおよびRminは、増幅器出力およびアンテナの最大および最小抵抗である。高Q値が狭帯域幅のネットワークにマッピングされる。さらに、高Q整合ネットワークが、アンテナインピーダンスの変化に対してより大きな感度を示す。これらの変化は、より少なく放射されたRF電力さえもたらす。実際には、より多くの段を整合ネットワークに加えることによってQ係数を低下させることが可能であるが、これにより複雑性が増す。ほとんどの実際的な整合ネットワークは、10以下のQを有する。
オフセットPLLは、基準信号の位相を追跡し、それをVCO出力に印加する。オフセットPLLは、位相/周波数検出器に見られる任意の位相誤差をゼロに向けて駆動するのにフィードバックを使用する。PLLフィードバックループの帯域幅は、安定性の問題によって、典型的には1MHz以下に制限される。次いで、この帯域幅は、オフセットPLLによって支持される変調の帯域幅を設定する。
広帯域変調に適しており、かつ安定したPLLを設計するのは困難である。概して、PLLの位相/周波数検出器は、少なくともループ帯域幅よりも10倍高い率で位相誤差をサンプリングするはずである。したがって、これは基準信号の周波数をより高く駆動する。さらに、典型的な構成要素の変動は、帯域幅を+50%以上シフトさせる。PLL応答の大きな変動は、歪みを発生させ(ループ帯域幅がより低いとき)、安定性を低下させる(ループ帯域幅がより高いとき)。
不整合に加えて、従来のRF送信システムは、スペクトルスプラッタを被ることがある。スペクトルスプラッタとは、非線形挙動によって生じたスプリアス発射を表す。これらは、送信信号電力が急に変わったとき、または送信信号電力のスイッチがオン/オフされたとき、悪化することがある。PLLは、取得または追跡の2つのモードのうちの一方で動作する。取得プロセスは、PLLが状態を変更したときはいつでも開始し、VCO出力周波数および位相を回転させて、基準入力信号に合わせる。システムが送信モードと受信モードとを繰り返す半二重通信システムにおいて、PLLは、送信機が作動されるたびに取得モードを再開する。PLL、および特にVCOをオンにすることにより、典型的には、結果としてスペクトルスプラッタとなる。
さらに、取得プロセスは、VCO出力を周波数の範囲を通して駆動して、最終的に、PFDに見られる位相誤差を低減する。これは結果としてより多くのスペクトルスプラッタとなる。また、PLLがある精度要件を満たすために較正を必要とすることは普通である。較正プロセスは、常にPLLを阻害し、位相取得プロセスを再作動させる。そのようなスプリアス発射は、意図された周波数帯域の範囲外にある。スペクトルスプラッタは、政府規制に違反する発射をもたらすこともある。
開示される技術の様々な実施形態によれば、増幅器出力を有する在来の送信機アーキテクチャに通常見出される追加の整合回路を必要とすることなく、連続的におよび自動的に調整される無線周波数送信機を提供するための解決策が提示される。そのような実施形態において、技術は、在来の送信システムによく見られる信号電力損失の低減をもたらすための解決策を対象とすることができる。
無線周波数送信機が、アンテナと、アンテナに結合され、かつ情報信号を受信するように構成された入力を有するオフセット位相ロックループとを含む。位相ロックループは、情報信号を受信するように構成された第1の入力およびフィードバック信号を受信するように構成された第2の入力を含む位相検出回路と、位相検出回路に結合された入力、および出力を含むチャージポンプと、チャージポンプの出力に結合された入力を含むフィルタと、チャージポンプに結合された電圧制御発振器であって、LCタンク回路をさらに備え、LCタンク回路が、誘導性素子および容量性素子を備え、LCタンク回路の誘導性素子が、アンテナを備える、電圧制御発振器と、フィードバック経路とをさらに含むことができ、フィードバック経路が、ダウンコンバータとフィルタとを備え、ダウンコンバータが、電圧制御発振器に結合された入力を含み、フィルタが、ダウンコンバータに結合された入力と位相検出回路の第2の入力に結合された出力とを含む。
いくつかの実施形態において、無線送信機のための電圧制御発振器は、LCタンク回路を含み、LCタンク回路は、誘導性素子および容量性素子を含み、LCタンク回路の誘導性素子は、送信機のアンテナを含む。
開示される技術の他の特徴および態様は、例により、開示される技術の実施形態による特徴を示す添付の図面と併せて以下の詳細な説明から明らかとなるであろう。概要は、本明細書に説明する任意の発明の範囲を限定することが意図されておらず、任意の発明の範囲は、本明細書に添付された特許請求の範囲によってのみ定義される。
1つまたは複数の様々な実施形態による、本明細書に開示される技術を以下の図を参照して詳細に説明する。図面は、例示だけのために提供され、単に開示される技術の典型的なまたは例としての実施形態ならびに関係する関連技術を例示する図面を示す。これらの図面は、開示される技術の読者の理解を容易にするために提供され、それらの幅、範囲、または適用性を限定するとみなしてはならない。例示を明確にし、容易にするために、これらの図面は、必ずしも縮尺通りに作成されていないことに留意されたい。
ワイヤレスデバイスに使用することができる送信機および受信機の例を示す簡略化されたブロック図である。 基本的な位相ロックループ(PLL)フィードバックシステムを示す図である。 基本的なLC電圧制御発振器(VCO)を示す図である。 本明細書に開示される技術の実施形態を実装することができる機器の一例を示すブロック図である。 本明細書に開示される技術の実施形態を実装することができるオフセットPLL送信機の一例を示す図である。 図5のオフセットPLL送信機の数学モデルを示す図である。 抵抗器R1とコンデンサC1〜C2とを含む単純な積分またはループフィルタを示す図である。 本明細書に開示される技術の実施形態を実装することができるLC電圧制御発振器(VCO)の一例を示す図である。 従来の送信機を示す図である。 オフセットPLL送信機と、VCO内に統合されたアンテナとを有し、整合ネットワークなしである送信機の例を示す図である。 本明細書に開示される技術の様々な実施形態による、VCOミューティングを有する変更されたLCタンクの例を示す図である。 本明細書に開示される技術の様々な実施形態による、VCO電圧変動(voltage swing)の出力増減および制御を可能にするためにVCOミューティング回路の例を採用したLC電圧制御発振器(VCO)の例を示す図である。 開示される技術の実施形態の様々な特徴を実装する際に使用することができるコンピューティングモジュールの例を示す図である。
図は、開示される正確な形の通りに網羅的であること、または本発明を限定することが意図されていない。本発明は変更および改変により実施することができること、ならびに開示される技術は特許請求の範囲およびその同等物だけによって限定されることを理解されたい。
一実施形態において本明細書に開示される技術は、位相ロックループ(PLL)を使用して無線周波数送信機の自動的および連続的調整を行うためのシステムおよび方法を対象とする。他の実施形態において、開示される技術は、狭帯域変調および広帯域変調の両方に対するスライディング高Qフィルタ機能を提供するための解決策を対象とすることができる。技術の実施形態は、在来の送信機アーキテクチャによく見られる整合回路を必要とすることなく、所望の周波数における信号送信を提供するためのシステムおよび方法を対象とすることもできる。さらに他の実施形態において、技術は、在来の送信システムにおける信号入力とアンテナとの間でよく見られる信号電力損失の低減を提供するためのシステムおよび方法を対象とすることができる。
開示される技術の様々な実施形態によれば、オフセット位相ロックループが、入力信号を受信し、入力信号を表す無線周波数信号をアップコンバートし送信するように構成することができる。オフセット位相ロックループ送信機は、最終送信のための1つまたは複数の信号源から入力信号を受信するように構成された位相周波数検出回路を含むことができる。位相/周波数検出器は、ダウンコンバートされた電圧制御発振器信号を受信することもでき、ダウンコンバートされた電圧制御発振器信号は、入力信号と比較することができる。チャージポンプは、位相/周波数検出器の出力を受信し、それを対応する出力電流に変換する。この出力電流は、位相/周波数検出器によって検出されたオフセットに比例している。低域通過フィルタは、出力信号をチャージポンプから受信し、不要な雑音を除去する。電圧制御発振器は、信号をフィルタから受信し、それを送信のためにRF信号に変換する。
オフセット位相ロックループは、RF信号を位相/周波数検出器における比較のために中間周波数信号にダウンコンバートするためのミキサを含むフィードバックループも含む。低域通過フィルタを不要な雑音をフィードバック信号から除去するためのフィードバック経路に含めることもできる。
いくつかの実施形態において、電圧制御発振器は、送信機のアンテナをそのLCタンク回路の誘導性素子として使用する。アンテナの電圧制御発振器への統合のため、顕著な量の信号電力を送信経路を通して維持することができ、位相ロックループは、それ自体、送信機として動作することができ、変調はオフセット位相ロックループシステム内で完全に行うことができ、狭帯域および広帯域変調を支持することができ、無線周波数信号は、連続的におよび自動的に調整し、アンテナのインピーダンス変化ならびに受動構成要素からのオフセットを考慮に入れることができる。したがって、様々な実施形態において、インピーダンス整合ネットワークが、増幅器とアンテナとの間に必要とされない。
さらに詳細に技術を説明する前に、技術を実装することができる1台の機器の例を説明することは有用である。この説明を読んだ後、本明細書に開示される技術は、ワイヤレス通信機能を有するいくつかの異なるデバイスまたは機器のうちのいずれかに使用することができることを当業者は理解するであろう。図4は、有線通信インターフェースおよびワイヤレス通信インターフェースの両方を有する1台の機器の例である。図4の例において、機器400が通信モジュール401と、プロセッサ406(多重プロセッサまたは処理装置を含むことができる)と、メモリ410(異なるタイプのメモリユニットまたはモジュールを含むことができる)とを含む。これらの構成要素は、これらのモジュールが情報および他のデータを交換し、共有することができるバス412を介して通信可能に結合される。通信モジュール401は、ワイヤレス受信機モジュール402と、ワイヤレス送信機モジュール404と、I/Oインターフェースモジュール408とを含む。
ワイヤレス受信機モジュール402およびワイヤレス送信機モジュール404は、それぞれ、1つまたは複数のアンテナを含む。ワイヤレス送信機モジュール404は、機器400が通信可能に接続されたワイヤレス機器に無線信号をワイヤレスで送信するために機器400によって使用される。これらのアウトバウンド無線周波数信号は、機器400によって他の実体に送られるほぼ任意の種類の情報を含むことができる。例えば、多機能周辺装置(MFP)の場合、これは走査された画像もしくは文書、ログ情報、ハウスキーピング情報、またはその動作に関連したMFPによって送られた他の情報を表すファイルを含むことができる。別の例として、カメラの場合、このアウトバウンド情報は、カメラによってコンピュータ、プリンタ、または他のデバイスに送られた画像ファイルおよび関連データ(メタデータを含む)を含むことができる。
ワイヤレス受信機モジュール402は、その受信範囲内の様々なワイヤレス端末から無線信号を受信するために機器400によって使用される。受信信号は、機器400の動作に使用される他の機器からの情報を含むことができる。上記の2つの例を続けると、MFPの場合、ワイヤレス受信機モジュール402によって受信されたインバウンド情報は、例えば、MFPによって印刷またはファックスされるべきファイルを含むことができる。カメラの場合、受信された情報は、ファームウェアの更新、制御情報、またはカメラによって使用される他の情報であり得る。
通信モジュール401を使用して実装されるワイヤレス通信は、標準化されたプロトコルを含むいくつかの異なるワイヤレスプロトコルにより実装することができる。そのような標準化されたプロトコルの例には、Bluetooth(登録商標)、HiperLan、および様々なIEEE802.11通信標準が含まれるが、他の通信インターフェース(標準化されているかどうかにかかわらず)を実装することができる。
I/Oインターフェースモジュール408が、例示される例で提供され、機器400を他のネットワークノードに結合するように構成することができる。これらはノードまたは機器を含むことができる。このアーキテクチャの例において、I/Oインターフェースモジュール408は、受信機モジュール422と送信機モジュール424とを含む。I/Oインターフェースモジュールを介した通信は、有線またはワイヤレス通信であり得、それに含まれる送信機および受信機は、ラインドライバと、受信機、無線機、アンテナまたは所与の通信インターフェースに適切であり得る他の品目とを含むことができる。送信機モジュール424は、音声、データおよび他の通信を含むことができる信号を送信するように構成することができる。これらは、所望であれば標準ネットワークプロトコルで送ることができる。受信機モジュール422は、信号を他の機器から受信するように構成される。これらの信号は、他の機器からの音声、データおよび他の通信を含むことができ、所望であれば、標準ネットワークプロトコルで受信することもできる。MFPまたはデジタルカメラの上記の例に関して、I/Oインターフェース408は、配線で接続された相補インターフェースを上記のワイヤレスインターフェースに提供することができる。これは、例えば、Ethernetインターフェース、USBインターフェース、FireWireインターフェース、または配線で接続された他のインターフェースであり得る。
メモリ410は、1つまたは複数の異なるタイプのメモリのうちの1つまたは複数のモジュールから構成することができ、例示される例において、データおよび他の情報ならびに機器400を動作させるためにプロセッサによって使用することができる動作命令を記憶するように構成される。1つまたは複数のコア、CPU、DSP、または他のプロセッサユニットとして実装することができるプロセッサ406は、例えば、命令またはルーチンを実行し、機器400の動作を制御するための命令と併せて、メモリ410内のデータおよび情報を使用するように構成される。例えば、圧縮ルーチンなどの画像処理ルーチンは、メモリ410に記憶することができ、生のファイルからの画像ファイルをJPEGファイルに圧縮するためにプロセッサ406によって使用することができる。
他のモジュールを、機器の意図された機能または目的により、機器400に提供することもできる。様々な追加の構成要素およびモジュールの完全なリストは、あまりに長過ぎて含められないが、しかし、少数の例で説明に役立つ。例えば、別個の通信モジュール434を、他の実体から受信した通信を管理し、制御し、受信した通信を必要に応じ指示するために機器に提供することもできる。通信モジュール434は、他の実体から送られ、受信された様々な情報の通信を管理するように構成することができる。通信モジュール434は、有線通信およびワイヤレス通信の両方を管理するように構成することができる。
別個の制御モジュール436を機器400の動作を制御するために含めることができる。例えば、制御モジュール436は、機器400の特徴および機能を実装するように構成することができる。機能モジュール438は、機器の機能を提供するために含めることもできる。例えば、MFPの場合、様々なモジュール(様々な形のハードウェアおよびソフトウェアを含むことができる)をデバイスの印刷、走査、ファックス、および複写動作を実施するために提供することができる。デジタルカメラの場合、機能モジュール438は、例えば、光学システム、画像捕捉モジュール、画像処理モジュールなどのモジュールを含むことができる。この場合も、これらの例が例示するので、他のモジュールおよび構成要素を、機器の目的により、機器400にどのように含めることができるかを当業者は理解するであろう。
このようにして適用例を説明してきたので、本明細書に開示される技術は、この適用例に関して随時、本明細書に説明することができる。この環境に関する説明は、本発明の様々な特徴および実施形態が例示的な適用例の文脈で表現されることが可能となるために提供される。この説明を読んだ後、本発明を異なる代替の環境および適用例においてどのように実装することができるかが当業者には明らかとなるであろう。
様々な実施形態において、オフセット位相ロックループが送信機に含まれ、位相/周波数検出器と、チャージポンプと、ループフィルタと、電圧制御発振器と、ダウンコンバートミキサと、出力フィルタとから構成される。オフセット位相ロックループは、ミキサを使用して、電圧制御発振器(VCO)によって生成されたRF信号を位相比較のためにIF周波数にダウンコンバートする。
図5は、本明細書に開示される技術の一実施形態による、オフセットPLL送信機の実装形態例を示すブロック図である。次に図5を参照すると、オフセットPLL送信機(PLL)500が、少なくとも1つの位相周波数検出器(PFD)504と、チャージポンプ(CP)508と、低域通過フィルタ(LPF)512と、電圧制御発振器(VCO)516とを備える。基準信号502が、基準信号の位相が検出される位相/周波数検出器504によって受信される。PFD504は、基準信号の位相を前に生成されたRF信号と比較する。PFD504は、2つの信号間に位相オフセットがあれば位相オフセットを決定し、位相オフセットに比例した信号を生成する。CP508は、PFD504によって生成されたオフセット信号を受信し、追加の電荷をLPF512に提供して、任意のオフセットを補正する。信号は、CP508から、不要な雑音が信号ストリームから除去されるLPF512に通過する。次いで、信号は、LPF512からVCO516ネットワーク内に通過する。VCO516ネットワークにおいて、無線周波数発振がVCO516内のLCタンクが共振するにつれて生成され、搬送信号がLPF512から渡された電圧に比例して作り出される。また、VCO516において、基準信号変調が、生成された搬送信号に伝達され、結果として得られる変調されたRF信号522が生成される。VCO516において生成されたRF信号は、雑音ならびに不要な高周波数出力信号を低減するために信号がミキサ518によってダウンコンバートされ、LPF520において再度フィルタリングされるフィードバックループに結合される。ダウンコンバートされ、フィルタリングされた信号は、位相検出および補正のためにPFD504にまた提供される。RF信号522は、VCO516回路内に統合されたアンテナから直接放射もされる。
この例におけるオフセット位相ロックループは、フィードバック経路内の分配器をダウンコンバートミキサ518および第2の低域通過フィルタ520で置き換えることを除いて、在来の位相ロックループと同様に動作する。ミキサ518は、電圧制御発振器516の出力位相をシフトするが、第2の低域通過フィルタ520は、ミキサによって生成された任意の不要な高周波数信号を除去する。フィードバックループの安定性は、依然としてオフセット位相ロックループに対する懸念である。動作において、電圧制御発振器516は、低域通過フィルタ512の出力から入力電圧を受信し、入力電圧に関連した周波数において共振し、それによって、所望の周波数における電磁信号を生成する。
PLLおよびそのフィードバックループは、基準信号を追跡するために、ダウンコンバートされたRF信号を連続的に調整する。これにより、電圧制御発振器の周波数fRFが次式のように等しくなるように駆動される。
Figure 2018528635
IF基準周波数fREFはfLO-fRFに等しくなければならないので、これはまたIF基準周波数fREFを規定する。
Figure 2018528635
となるようにLO周波数fLOを選び、kを整数値に設定することにより、送信機の構造が大幅に簡略化され、ここでIF基準周波数fREFが単純にfLO/kに等しくなる。
位相/周波数検出器は、IF基準信号とフィードバック信号との位相を比較する。位相/周波数検出器は、任意の位相差を分析し、チャージポンプと電圧制御発振器を信号と整合するように駆動する。
位相/周波数検出器およびオフセットPLLは、RF信号を基準信号に従うように駆動する。したがって、RF出力に直接マッピングする基準信号に変調を印加することが可能である。しかし、変調信号は、PLLループフィルタの帯域幅に制限される。幸いにも、オフセットPLLは、高IF周波数および広帯域幅ループフィルタを支持するように設計することができる。
図6は、オフセット位相ロックループの数学モデルを示す。電圧制御発振器は、次式による制御電圧vctrlによって設定された周波数において出力信号を生じる。
Figure 2018528635
ここで、ωfreeは発振器の自走周波数であり、Kvcoはその関連付けられた利得である。
利得Kvcoは、搬送波Φout(s)の過剰位相と制御電圧vctrlとの関係を以下のように表す。
Figure 2018528635
ここで、Kvcoはラジアン/Vで表される。位相ロックループがロックされたとき、位相検出器およびチャージポンプ回路は、位相検出器に入力された2つの信号間の位相差Δθに比例した出力信号iCP(s)を生成する。したがって、出力信号iCP(s)は次式として表すことができる。
Figure 2018528635
ここで、Kpdはアンペア/ラジアンで表され、Δθはラジアンで表される。
図7は、以下のように、信号iCP(s)を制御電圧vctrlに変換する、抵抗器R1とコンデンサC1〜C2と含む単純な積分またはループフィルタを示す図である。
Figure 2018528635
ここで、ゼロ(1/R1C1における)が二次フィードバックシステムを安定化させるために加えられ、コンデンサC2が出力電圧上の任意のリップルを低減するために含まれている。
上記の関係を組み合わせることにより、以下の複合開ループ伝達関数が得られる。
Figure 2018528635
上式は原点に2つの極を有する(電圧制御発振器および積分フィルタにより)。このシステムは、タイプII位相ロックループと称する。
開ループ伝達関数GH(s)は、フィードバックループの安定性を分析するのに使用することができる。理想的には、位相マージンは45°に近づき、取得時間を最小にしながら十分な安定性を有するループを提供する。
位相ロックループのループ利得(すなわち、dcに近い位相ロックループの利得)は、3つのパラメータ(ICP、Kvco、およびR1)によって決まり、
Figure 2018528635
およびシステムの単位利得帯域幅にほぼ等しい。
安定性を改善するために、積分フィルタのゼロがシステムの単位利得周波数の前に位相をわずかにシフトさせる。システムの閉ループ応答は、次式として表すことができる。
Figure 2018528635
これはゼロと、2つの複素極とを示す。当然ながら、位相ロックループの開ループ応答および閉ループ応答の両方は、積分フィルタ構成要素(R1、C1〜C2)、チャージポンプ電流ICP、および電圧制御発振器の利得Kvcoによる。
伝達関数のルートは、単位利得帯域幅を形成し、フィードバックシステムの位相マージンを設定する。いくつかの実施形態において、単位利得帯域幅は、変調信号の帯域幅の2分の1に少なくとも等しくなるように構成される。この適用において、連続位相BFSK変調信号の帯域幅は、13.5MHzである。さらに、位相マージンは、安定性を確実にするために45°を超えなければならない。
典型的には集積回路技術に採用されたVCOトポロジーは、図3に示す交差結合されたLC共振GM補償構造である。上記のように、並列LCタンクは、発振の周波数を設定する。しかし、実施形態は、強化されたVCOアーキテクチャを用いて実装することができる。より詳細には、いくつかの実施形態において、LCタンク回路は、アンテナをそれに組み込んで構成し、誘導性構成要素を容量性素子と直列または並列にすることができる。
図8は、本明細書に開示される技術の一実施形態による、変更された電圧制御発振器(VCO)766の実装形態例を示す図である。この例における電圧制御発振器(VCO)は、p型トランジスタ751および752と、n型トランジスタ761および762と、LCタンク回路754とを含む。前述の通り、LCタンク回路754は、発振の周波数を設定し、トランジスタ751、752、761および762は、非理想的および不要な寄生素子による損失を補充するためにエネルギーをタンクに加える。LCタンク回路754は、並列に接続された誘導性素子756と容量性素子758(例えば、可変コンデンサ)とを含む。他の実施形態において、誘導性素子および容量性素子は、直列に接続することができる。
電圧制御発振器766内の能動デバイスが任意の損失を補充するので、これらのデバイスにA、B、またはC級モードでバイアスをかけることが可能である。C級動作は、動作電流を制限し、効率を改善する。さらに、調整されたLCタンク754は、C級動作によって生じた不要な高調波を減衰させる。
図8に示す例は、送信機のアンテナ757をLCタンク回路754内の誘導性素子756として利用した。いくつかの実施形態において、アンテナは、LCタンク回路754に使用される誘導値全体を提供することができるが、他の実施形態において、1つまたは複数の誘導性素子をLCタンク回路754内のアンテナ757に含めることによって追加のインダクタンスを加えることができる。例示された例は、並列LCタンク回路を示すが、LCタンク回路754は、本明細書の開示される技術の精神から逸脱することなく、直列または並列の誘導性負荷と容量性負荷との様々な構成および組合せを含むことができることを当業者は認識するであろう。
アンテナインダクタンスをVCO回路内に統合することにより、様々な適用例において、高Q共振器および顕著な放射電力をもたらすことができる。これは、適度の出力電力を有する無線送信機の配列であり得る。品質係数Qは、以下のように、LCタンク回路および電圧制御発振器におけるエネルギー損失にマッピングされる。
Figure 2018528635
ここでεはエネルギーを表す。
アンテナインダクタンスを使用するLCタンク回路は、例えば、ほぼ40〜50のQを提供することができる。より高いQは、失われたより少ないエネルギーに対応し、より効率的な出力段をもたらすことになる。したがって、実施形態は、それ以外の場合、増幅器出力ならびに逆終端抵抗器およびその損失を有する送信機アーキテクチャに不可欠である整合ネットワークを除去するように実装することができる。その結果、VCOは、顕著により効率的な出力回路となる。
様々な実施形態において、LCタンク回路は、RF信号の周波数において共振するように構成される。この周波数は、PLLフィードバックループおよび基準入力によって設定することができる。より重要なことには、LCタンク回路は、その共振周波数が基準信号の周波数に従うように構成することができる。これは、結果として、連続的におよび自動的に調整されるRF出力におけるスライディング高Qフィルタとなる。その結果、オフセットPLL送信機は、プロセスの変動、供給の変化、構成要素のドリフト、およびアンテナインピーダンスのシフトとともにその整合を得て、その後、維持する。
入力電圧が可変コンデンサ758にわたって印加されるので、LCタンク回路754内の電流の流れにより、入力電圧に比例した共振周波数における発振が生成される。したがって、基準信号の変調が、VCO766において生成された搬送信号に渡され、LCタンクは、変調されたRF信号を生じる。LCタンク754の誘導性負荷756として組み込まれたアンテナ757は、発振が行われるにつれて、LCタンクによって生成されたRF信号を放射する。
上記のように、アンテナ757は、LCタンク754の唯一の誘導性構成要素として実装することができ、またはアンテナ757は、所望のインダクタンスを実現するために追加の誘導性または容量性素子に含めることができる。さらに、可変コンデンサ758は、LCタンク754の唯一の容量性構成要素として実装することができ、または可変コンデンサ758は、所望の容量を実現するために追加の容量性素子に含めることができる。
前に説明したように、PLLループが当然ながら位相/周波数検出器の出力におけるエラーをゼロに駆動するため、アンテナのインピーダンスの変動も、アンテナがPLL内のVCO766ネットワークの一部として組み込まれているので、当然ながら補正される。VCO766内に直接組み込まれているので、アンテナ757は、PLLループによって自動的におよび連続的に調整されたRF信号を放射する。したがって、基準信号の変調は、VCO766に伝達される。したがって、オフセットPLL送信機500は、スライディングフィルタのように働く(その共振周波数を基準信号の変調された周波数に整合するように連続的にシフトさせる)。したがって、オフセットPLL送信機500は、狭帯域および広帯域変調に適合するように実装することができる。さらに、アンテナがVCO766に移動されたとき整合ネットワーク回路が除去されるので、信号電力が維持される。
アンテナ757をVCO766のLCタンク754の回路内に直接組み込みことにより、追加の整合ネットワークのため通常見られる電力損失がなくなる。その結果、狭帯域および広帯域変調の適用例に適合するスライディング、高効率、高Q共振器となる。
開示される技術の様々な実施形態によれば、オフセットPLL送信機は、無線周波数送信に使用される在来の送信機に対していくつかの利点を有する、スライディング、高効率、高Q無線周波数送信機として使用することができる。基準信号の変調をVCO766に伝達することができるとともに、VCO766内のアンテナ757において放射されたRF信号が、PLLループ動作の一部として追跡される基準信号の位相および周波数に従うので、オフセットPLL送信機500は、様々な実施形態において、狭帯域および広帯域変調ができるスライディング、高効率、高Qフィルタとして働くことができる。
図9は、従来のPLLと整合ネットワークとを有する従来の送信機を示す図である。図10は、整合ネットワークを回避するために、強化されたVCOを有するオフセットPLLを使用した送信機を示す図である。図9から分かるように、システムは、無線周波数信号924を送信するためにアンテナ938とインターフェースするための整合ネットワーク937に結合された電力増幅器936を依然として利用する。対照的に、図10の送信機の例は、変更されたVCOを有するオフセットPLL送信機回路を組み込んでいる。すなわち、図10に示すPLLのVCO1016は、VCO1016のLCタンク回路内にアンテナを組み込んでいる。
様々な実施形態において、アンテナをVCO1016内に移動させることにより、電力増幅器936と整合ネットワーク937とが共に不要になる。したがって、アンテナのVCO1016への統合のため、顕著な量の信号電力を送信経路を通して維持することができ、PLLは、それ自体、送信機として動作することができ、変調は、オフセットPLLシステム内だけで完全に行うことができ、高Q狭帯域および広帯域変調を支持することができ、無線周波数信号1024を連続的におよび自動的に調整することができ、アンテナならびに受動構成要素からのオフセットのインピーダンス変化を考慮に入れることができる。
送信システムには様々な素子のインピーダンスに影響する多くの要因があり、それはインピーダンス不整合を引き起こすことがある。例えば、送信システム内のアンテナおよび他の素子のインピーダンス特性は、送信されている信号の周波数とともに、またはアンテナの自然環境(例えば、導電性表面、吸収体による遮蔽、急激な温度変化などに対する位置)の変化とともに大幅に変動することがある。これらのすべての要因は、インピーダンス不整合を引き起こし、結果として、すでに述べた電力損失および送信エラーとなることがある。
様々な実施形態において、アンテナがPLLの一部となるので、アンテナのインピーダンスの任意の変化は、自動的におよび連続的に追跡され、それによって、VCOによって生成されている無線周波数信号に自動的におよび連続的に調整される。言い換えれば、アンテナのインピーダンス変化は、自動的に考慮に入れられ、PLLの正常な動作が伴う。したがって、これらの変化を補償するための追加の整合ネットワーク回路は、任意のインピーダンス変化がPLLの正常な動作によって監視され、補正されているので、必要とされない。
他の実施形態において、本技術は、信号を高Q狭帯域および広帯域送信ネットワーク上にマッピングするための解決策を対象とすることができる。広帯域送信に適合する実施形態は、コンデンサ較正、VCO粗調整およびKVCO較正を含むように構成することができる。そのような較正は、オンチップ受動素子の成分変動を補正することによって歪みを低減し、またはフィードバックの安定性を改善するのに必要であり得る。
開示される技術の様々な実施形態において、オフセットPLL送信機は、信号雑音および送信エラーをさらに除去するために複数の低域通過フィルタをさらに含むことができる。図5に示すそのような一実施形態において、低域通過フィルタは、信号がチャージポンプ素子と電圧制御発振器との間を通過するときに信号に対して動作し、別の低域通過フィルタは、信号がフィードバックループ内のミキサ素子とPFD素子との間を通過するときに信号に対して動作する。この説明を読んだ後、より少ないまたはより大きい数の低域通過フィルタおよび他の素子を開示される技術から逸脱することなく組み込むことができることが当業者には明らかであろう。実際、例示される実施形態およびそれらの様々な代替を例示された例に限定されることなく実装することができることを当業者は認識するであろう。例えば、素子の特定の配列の説明は、特定のアーキテクチャもしくは構成に制限されるものとして、または特定のアーキテクチャもしくは構成を義務付けるものとして解釈すべきではない。
開示される技術の様々な実施形態によれば、VCOのLCタンク内に統合されたアンテナの誘導性負荷により、送信機の出力電力は、好都合には、制御することができる。これは、VCOに接続された供給電圧またはLCタンクにわたって分路された抵抗を調整することによって達成される。
開示される技術の様々な実施形態に対応して、VCOは、出力増減を可能にし、VCOの電圧変動を制御するように構成された追加のミューティング回路をさらに備えることができる。そのような構成は、急激な送信電力の変動によって生じたスプリアス発射を低減することができ、急激な送信電力の変動は、様々な較正プロセス、RF送信モードのスイッチング、または他のものから生じることがある。実施形態は、アンテナがVCOのLCタンクの一部として統合されているとき、VCOによって放射された電力を制御するように構成することもできる。
図8を参照して上記のように、品質係数Qは、エネルギー損失および抵抗に関連する。これは次式のように示すことができる。
Figure 2018528635
ここでRpは抵抗であり、XLはアンテナインダクタンスのリアクタンスに対応し、εはタンク内のエネルギーを表す。
LCタンク内のエネルギー損失を増加させることによって電圧制御発振器の出力信号変動を低減することは可能である。これは抵抗Rpを低減することと同等であり、様々な実施形態において、抵抗器を使用して達成することができる。これの例は、VCOミューティングを有する、変更されたLCタンクの例を示す図11に示す。この例において、トランジスタN3はスイッチとして働く。ここで、VCO出力変動は次式となる。
Figure 2018528635
放射電力レベルA2は、抵抗Rの値によるVCO信号変動を追跡する。
抵抗Rの値を制御することによってVCO出力電力を増減させる(ramp)ことも可能である。出力電力を制御するのに使用することができる構成例を図12に示す。
図12は、様々な実施形態において、出力増減を可能にし、VCO電圧変動を制御し低減するのに使用することができるVCOミューティング回路の例を採用したLC電圧制御発振器(VCO)の例を示す図である。この例におけるアンテナが統合されたLC VCO1266は、交差結合されたトランジスタ1251および1252と、交差結合されたトランジスタ1253および1254とを含む。アンテナが統合されたLC VCO1266は、図8のVCOの例に示す構成と同様に、並列に接続されたアンテナ1256と可変コンデンサ1258とをやはり含む。図11のVCOの例は、ミューティング回路1290をさらに含み、ミューティング回路1290は、この例において、トランジスタ1255および1260と、抵抗器1273、1274、および1275と、演算増幅器1291および1292と、電流源1282および1284とを備える。
VCO1266は入力電圧1295を受信する。入力電圧1295は、演算増幅器1293および関連付けられたトランジスタ1299を駆動する。この回路は、入力電圧1295に等しい、トランジスタ1299のドレインにおける電圧を駆動するためにフィードバックループで接続される。その結果、入力電圧は、交差結合されたトランジスタ1251および1252のソースにおいて見られる。この電圧はLCタンク回路1254にバイアスをかける。LCタンク回路1254は、インダクタンス1256と可変容量1258との並列組合せによって決まる周波数において発振するように構成される。可変コンデンサ1258の容量は、入力電圧1295に比例して変動する。
トランジスタ1255は、抵抗をLCタンク回路1254に並列に印加し、ドレインソース抵抗の量は、トランジスタ1255のゲートに供給される電圧を変えることによって変えることができる。トランジスタ1255によって供給されたドレインソース抵抗は、所望のエネルギー損失をLCタンク回路1254に印加する。したがって、VCOの出力電力は、トランジスタ1255によって印加される抵抗を制御することによって制御することができる。抵抗を制御することにより、スプリアス発射を抑制することもできる。
図12の例において、トランジスタ1255にわたる抵抗は、電流源1282と1284との制御された電流比に比例して変えられる。動作において、演算増幅器1291は、トランジスタ1260のゲートバイアスを駆動し、それによって、トランジスタ1260のドレインソース抵抗が制御される。これは次に示す関係で示すことができる。
Figure 2018528635
ここでΙ1は電流源1282によって生成された電流であり、R1は抵抗器1275の抵抗であり、I5は電流源1284によって生成された電流であり、rds5はトランジスタ1260のドレインソース抵抗である。様々な実施形態において、トランジスタ1260は、同様のバイアス条件を用いて、トランジスタ1255のように構成される。演算増幅器1292は、トランジスタ1260およびその付随する回路に渡される共通モード電圧をバッファリングすることに留意されたい。
同様に、演算増幅器1291は、トランジスタ1260のドレインソース抵抗にほぼ等しい、トランジスタ1255におけるドレインソース抵抗を生じるためにトランジスタ1255のゲートバイアスを駆動し、回路に所望される可変抵抗を生じる。特に、演算増幅器1291は、次式を満足させるドレインソース抵抗を示すためにトランジスタ1255を駆動する。
Figure 2018528635
ここで、rds4はトランジスタ1255のドレインソース抵抗である。したがって、トランジスタ1255のドレインソース抵抗の値は次式で与えられる。
Figure 2018528635
これはトランジスタ1255の実効抵抗を制御するのに使用される回路の一例を示す。この例において、この抵抗は、電流源1282と電流源1284とによって供給される電流の比を変えることによって正確に制御することができる。したがって、電流源1282および電流源1284は、所望の間隔の間(すなわち、PLLの取得モードの間)、VCOの電力出力を正確に制御し、および/または弱めるために調整することができる。VCO出力電力は次の関係に従う。
Figure 2018528635
ここでPoutはVCOの出力電力の大きさであり、AはVCOの電圧変動に比例しており、igmは能動デバイス(例えば、トランジスタ)によって生成された電流であり、I1、I5およびR1は前に説明したものと同じである。この関係によれば、VCO1266の出力電力は、送信信号電力を増加させ、または減少させるために、電流源1282と1284との比を調整することによって、プログラムすることができる。出力増減機能は、VCO1266およびアンテナ1257において滑らかな電力プロファイル(例えば、ハニング窓)を提供するのに使用することができる。
様々な実施形態において、VCO1266において滑らかな電力プロファイルを維持することにより、通常、より急激な電力変化によって生じるスプリアス発射を低減または除去することができる。LCタンク回路1254は、全部または一部において、以下によって制御されるRF信号を生成する。すなわち、供給電圧1295、可変コンデンサ1258の容量、アンテナ1257の誘導性負荷(すなわち、誘導子1256として)、ミューティング回路1290によって制御される通りにトランジスタ1255によって印加される可変抵抗。アンテナ1257はRF信号をオフセットPLL送信機のVCO内から放射し、信号送信は滑らかな出力増減プロファイル(例えば、ハニング窓)を特徴とする。
開示される技術の様々な実施形態によれば、PLLが取得モードで動作しているか、取得モードと追跡モードとを切り替えているか、または出力電力に変化を生じるやり方でオン/オフしているかにかかわらず、オフセットPLL送信機動作の異なる間隔の間、VCO1266の出力電力プロファイルは制御することができ、必要なときに、抑制することができる。開示される技術の様々な実施形態によれば、VCO1266の出力電力プロファイルは、LCタンク1254回路と並列に統合された負荷抵抗1250を変えることによって制御することができる。そのような負荷抵抗によって示される抵抗の計算された増加または減少により、制御された量のエネルギー損失がLCタンク1254に印加されることがある。したがって、開示される技術の様々な実施形態において、LCタンク1254内の制御されたエネルギー損失は、VCO1266の電圧変動を低減するのに使用することができる。VCO1266の電圧変動の大きさを低減することにより、取得の間の、または送信信号電力の変化によって生じたスプリアス発射を回避することができる。
さらに他の実施形態において、VCO1266の例のミューティング回路1290は、PLLが送信モードに戻ったとき、出力増減を可能にする(すなわち、VCO出力電力の増減プロファイルの制御を行う)ように構成される。VCO1266における電力プロファイルを制御することにより、送信が開始または停止するときに規則的に起こる電力変化によって生じるスプリアス発射を回避することができる。したがって、本明細書に開示される技術を実装する実施形態は、PLLループのVCO1266内のLCタンク1254の誘導性負荷1256として組み込まれているアンテナ1257からRF信号を直接放射するように構成することができ、VCO1266の出力電力プロファイルは、スペクトルスプラッタ(すなわち、スプリアス発射)を回避するために滑らかな電力プロファイルを生成するように構成されたミューティング回路1290によって部分的に制御される。
本明細書の開示される技術から逸脱することなく、電流源、演算増幅器、トランジスタおよび抵抗器の追加のおよび/または異なる構成を、実効可変抵抗モジュールを確立して、特定の適用例の要件によりVCOを弱め、および/またはVCO出力電力プロファイルを調整するために組み込むことができることが当業者には明らかであろう。実際、例示される実施形態およびそれらの様々な代替を、例示された例に限定されることなく実装することができることを当業者は認識するであろう。例えば、素子の特定の配列の説明は、特定のアーキテクチャもしくは構成に制限されるものとして、または特定のアーキテクチャもしくは構成を義務付けるものとして解釈すべきではない。
本明細書では、モジュールという用語は、本明細書に開示される技術の1つまたは複数の実施形態により実施することができる機能の所与のユニットを表す可能性がある。本明細書では、モジュールは、任意の形のハードウェア、ソフトウェア、またはそれらの組合せを利用して実装される可能性がある。例えば、1つまたは複数のプロセッサ、制御器、ASIC、PLA、PAL、CPLD、FPGA、論理構成要素、ソフトウェアルーチンまたは他の機構は、モジュールを構成するために実装される可能性がある。実装形態において、本明細書に説明する様々なモジュールは、個別モジュールとして実装される可能性があり、または説明した機能および特徴は、1つまたは複数のモジュール間で部分的にまたは全体的に共有することができる。言い換えれば、この説明を読んだ後に当業者には明らかであるように、本明細書に説明する様々な特徴および機能は、任意の所与の適用例において実装することができ、様々な組合せおよび並び替えで1つまたは複数の別々のまたは共有のモジュールに実装することができる。たとえ機能の様々な特徴または素子が、個々に説明し、または別々のモジュールとして特許請求することができるとしても、これらの特徴および機能は、1つまたは複数の共通のソフトウェアおよびハードウェア素子間で共有することができ、そのような説明は、別々のハードウェアまたはソフトウェア構成要素が、そのような特徴または機能を実装するのに使用されることを要求も、暗示もしないものとすることを当業者は理解するであろう。
一実施形態において、技術の構成要素またはモジュールがソフトウェアを使用して全部または一部において実装される場合、これらのソフトウェア素子は、それに関して説明した機能を実行することができるコンピューティングまたは処理モジュールと動作するように実装することができる。1つのそのようなコンピューティングモジュールの例を図13に示す。様々な実施形態がこのコンピューティングモジュール1300の例に関して説明される。この説明を読んだ後、他のコンピューティングモジュールまたはアーキテクチャを使用してどのように技術を実装するのかが当業者には明らかとなるであろう。
次に図13を参照すると、コンピューティングモジュール1300が、例えば、デスクトップ、ラップトップおよびノートブックコンピュータ；携帯用コンピューティングデバイス(PDA、スマートフォン、携帯電話、パームトップなど)；メインフレーム、スーパーコンピュータ、ワークステーションもしくはサーバ；または所与の適用例もしくは環境に望ましいもしくは適切であり得るような任意の他のタイプの専用もしくは汎用コンピューティングデバイス内で見出されるコンピューティングまたは処理機能を表すことができる。コンピューティングモジュール1300は、所与のデバイス内に埋め込まれた、またはそれ以外の場合、所与のデバイスに利用可能なコンピューティング機能を表す可能性もある。例えば、コンピューティングモジュールは、例えば、デジタルカメラ、ナビゲーションシステム、携帯電話、ポータブルコンピューティングデバイス、モデム、ルータ、WAP、端末およびある形の処理機能を含む可能性がある他の電子デバイスなどの他の電子デバイスに見出される可能性がある。
コンピューティングモジュール1300は、例えば、プロセッサ1304などの1つまたは複数のプロセッサ、制御器、制御モジュール、または他の処理デバイスを含む可能性がある。プロセッサ1304は、例えば、マイクロプロセッサ、制御器、または他の制御論理などの汎用または専用処理エンジンを使用して実装される可能性がある。例示される例において、プロセッサ1304は、バス1302に接続されるが、コンピューティングモジュール1300の他の構成要素との相互作用を容易にするのに、または外部と通信するのに、任意の通信媒体を使用することができる。
コンピューティングモジュール1300は、本明細書では単純にメインメモリ1308と称する、1つまたは複数のメモリモジュールを含む可能性もある。例えば、好ましくはランダムアクセスメモリ(RAM)または他のダイナミックメモリが、プロセッサ1304によって実行されるべき情報および命令を記憶するために使用される可能性がある。メインメモリ1308は、プロセッサ1304によって実行されるべき命令の実行の間、一時的可変または他の中間情報を記憶するために使用される可能性もある。コンピューティングモジュール1300は、同様に、読出し専用メモリ(ROM)、またはプロセッサ1304のための静的情報および命令を記憶するためにバス1302に結合された他の静的記憶デバイスを含む可能性がある。
コンピューティングモジュール1300は、1つまたは複数の様々な形の情報記憶機構1310を含む可能性もあり、情報記憶機構1310は、例えば、媒体駆動装置1312と記憶ユニットインターフェース1320とを含む可能性がある。媒体駆動装置1312は、固定または取外し可能記憶媒体1314を支持するための駆動装置または他の機構を含む可能性がある。例えば、ハードディスク駆動装置、フロッピーディスク駆動装置、磁気テープ駆動装置、光ディスク駆動装置、CDもしくはDVD駆動装置(RもしくはRW)、または他の取外し可能もしくは固定媒体駆動装置が提供される可能性がある。したがって、記憶媒体1314は、例えば、ハードディスク、フロッピーディスク、磁気テープ、カートリッジ、光ディスク、CDもしくはDVD、または媒体駆動装置1312によって読み出され、書き込まれ、もしくはアクセスされる他の固定もしくは取外し可能媒体を含む可能性がある。これらの例が示すように、記憶媒体1314は、その中にコンピュータソフトウェアまたはデータを記憶させたコンピュータ使用可能記憶媒体を含むことができる。
代替実施形態において、情報記憶機構1310は、コンピュータプログラムまたは他の命令もしくはデータがコンピューティングモジュール1300内にロードされることを可能にするために他の同様の手段を含む可能性がある。そのような手段は、例えば、固定または取外し可能記憶ユニット1322およびインターフェース1320を含む可能性がある。そのような記憶ユニット1322およびインターフェース1320の例には、プログラムカートリッジおよびカートリッジインターフェース、取外し可能メモリ(例えば、フラッシュメモリまたは他の取外し可能メモリモジュール)およびメモリスロット、PCMCIAスロットおよびカード、ならびにソフトウェアおよびデータが記憶ユニット1322からコンピューティングモジュール1300に伝達されることを可能にする他の固定または取外し可能記憶ユニット1322およびインターフェース1320が含まれ得る。
コンピューティングモジュール1300は、通信インターフェース1324を含む可能性もある。通信インターフェース1324は、ソフトウェアおよびデータがコンピューティングモジュール1300と外部デバイスとの間を伝達されることを可能にするのに使用される可能性がある。通信インターフェース1324の例には、モデムもしくはソフトモデム、ネットワークインターフェース(Ethernet、ネットワークインターフェースカード、WiMedia、IEEE802.XXまたは他のインターフェースなど)、通信ポート(例えば、USBポート、IRポート、RS232ポートBluetooth(登録商標)インターフェース、または他のポートなど)、または他の通信インターフェースが含まれる可能性がある。通信インターフェース1324を介して伝達されるソフトウェアおよびデータは、典型的には、所与の通信インターフェース1324によって交換することができる電気的信号、電磁的信号(光学を含む)または他の信号であり得る信号で搬送される可能性がある。これらの信号は、チャネル1328を介して通信インターフェース1324に提供される可能性がある。このチャネル1328は、信号を搬送する可能性があり、有線またはワイヤレス通信媒体を使用して実装される可能性がある。チャネルのいくつかの例には、電話回線、セルラーリンク、RFリンク、光学リンク、ネットワークインターフェース、ローカルもしくはワイドエリアネットワーク、および他の有線もしくはワイヤレス通信チャネルが含まれる可能性がある。
本文書において、「コンピュータプログラム媒体」および「コンピュータ使用可能媒体」という用語は、一般に、例えば、メモリ1308、記憶ユニット1320、媒体1314、およびチャネル1328などの媒体を表すのに使用される。これらのおよび他の様々な形のコンピュータプログラム媒体またはコンピュータ使用可能媒体は、1つまたは複数の命令の1つまたは複数のシーケンスを実行のために処理デバイスに搬送する際に関与することができる。媒体上に埋め込まれたそのような命令は、一般に、「コンピュータプログラム符号」または「コンピュータプログラム製品」(コンピュータプログラムまたは他のグループ分けの形で分類することができる)と称する。実行されたとき、そのような命令は、コンピューティングモジュール1300が、本明細書に論じるように、開示される技術の特徴または機能を実施することを可能にする可能性がある。
開示される技術の様々な実施形態を上記に説明してきたが、それらは例だけにより提示され、限定により提示されてはいないことを理解されたい。同様に、様々な図は、開示される技術のアーキテクチャのまたは他の構成の例を示すことができ、それは開示される技術に含めることができる特徴および機能を理解するのを助けるために行われる。開示される技術は、例示されるアーキテクチャまたは構成の例に限定されないが、所望の特徴は、様々な代替アーキテクチャおよび構成を使用して実装することができる。実際、本明細書に開示される技術の所望の特徴を実装するために、代替の機能、論理または物理分割および構成をどのように実装することができるかは当業者には明らかであろう。また、本明細書に示す構成モジュール名以外のいくつかの異なる構成モジュール名を様々な分割に適用することができる。
開示される技術を様々な例示的な実施形態および実装形態に関して上記に説明しているが、個々の実施形態の1つまたは複数において説明した様々な特徴、態様および機能は、それらが説明されている、それらの特定の実施形態への適用性が限定されないが、代わりに、そのような実施形態が説明されているか否かにかかわらず、およびそのような特徴が、説明された実施形態の一部であるものとして提示されているか否かにかかわらず、単独または様々な組合せで、開示される技術の他の実施形態のうちの1つまたは複数に適用することができることを理解されたい。したがって、本明細書に開示される技術の幅および範囲は、上記の例示的な実施形態のいずれかによって限定されるべきではない。
本文書に使用される用語および語句、ならびにそれらの変形は、特に明示的に記載していない限り、限定するものではなくオープンエンドであるものと解釈すべきである。前述の例として、「含む」という用語は、「制限なく含む」などを意味すると解釈すべきであり、「例」という用語は、議論されている品目の例示的な事例を提供するのに使用され、それらの網羅的な、または限定的な列挙ではなく、「1つの(a)」または「1つの(an)」という用語は、「少なくとも1つの」、「1つまたは複数の」などを意味すると解釈すべきであり、「従来の」、「在来の」、「正常な」、「標準の」、「周知の」などの形容詞および同様の意味の用語は、説明された品目を所与の時間にまたは所与の時間のとして利用可能な品目に限定すると解釈すべきではなく、代わりに、現在または将来の任意の時間に利用可能または周知であり得る、従来の、在来の、正常な、または標準の技術を包含すると解釈すべきである。同様に、本文書が当業者には明らかであるはずの、または周知であるはずの技術を参照する場合、そのような技術は、現在または将来の任意の時間に当業者には明らかなまたは周知の技術を包含する。
「1つまたは複数の」、「少なくとも」、「しかし、に限定されない」または場合によっては他の同様の語句などの拡大する単語および語句の存在は、そのような拡大する語句が存在しない可能性がある場合、より狭い場合が意図され、または要求されることを意味するとは解釈しないものとする。「モジュール」という用語の使用は、モジュールの一部として説明されたまたは特許請求された構成要素また機能がすべて共通のパッケージで構成されることを暗示しない。実際、モジュールの様々な構成要素のうちのいずれかまたはすべては、制御論理であるか、または他の構成要素であるかにかかわらず、単一のパッケージで組み合わせるかまたは別々に維持することができ、複数のグループ分けもしくはパッケージで、または複数の場所にわたってさらに分配することができる。
さらに、本明細書に記載した様々な実施形態は、例示的なブロック図および他の例示に関して説明される。本文書を読んだ後に当業者には明らかとなるように、例示される実施形態およびそれらの様々な代替は、例示された例に限定されることなく実装することができる。例えば、ブロック図およびそれらの付随説明は、特定のアーキテクチャまたは構成を義務付けるものと解釈すべきではない。
122 情報、情報信号、入力情報ストリーム、
124 通信チャネル
132 プリコーダ
134 変調器
136 増幅器
138 アンテナ
144 復調器
148 アンテナ
200 位相ロックループ
204 位相/周波数検出器
208 チャージポンプ
212 低域通過フィルタ
216 電圧制御発振器
218 分配器、周波数分配器
366 電圧制御発振器、VCO
351 トランジスタ
352 トランジスタ
354 LCタンク
356 誘導子
358 可変コンデンサ
361 トランジスタ
362 トランジスタ
400 機器
401 通信モジュール
402 ワイヤレス受信機モジュール
404 ワイヤレス送信機モジュール
406 プロセッサ
408 I/Oインターフェースモジュール
410 メモリ
412 バス
422 受信機モジュール
424 送信機モジュール、データおよび他の情報
434 通信モジュール
436 制御モジュール
438 機能モジュール
500 オフセットPLL送信機(PLL)
502 基準信号
504 位相/周波数検出器(PFD)
508 チャージポンプ(CP)
512 低域通過フィルタ(LPF)
516 電圧制御発振器(VCO)
518 ミキサ
520 第2の低域通過フィルタ、LPF
522 RF信号
766 電圧制御発振器(VCO)
751 p型トランジスタ
752 p型トランジスタ
754 LCタンク回路
756 誘導性素子、誘導性負荷
757 アンテナ
758 容量性素子、可変コンデンサ
761 n型トランジスタ
762 n型トランジスタ
924 無線周波数信号
936 電力増幅器
937 整合ネットワーク
938 アンテナ
1016 VCO
1024 無線周波数信号
1250 負荷抵抗
1251 トランジスタ
1252 トランジスタ
1253 トランジスタ
1254 トランジスタ、LCタンク回路
1255 トランジスタ
1256 アンテナ、インダクタンス、誘導子、誘導性負荷
1257 アンテナ
1258 可変コンデンサ、可変容量
1260 トランジスタ
1266 LC VCO
1273 抵抗器
1274 抵抗器
1275 抵抗器
1282 電流源
1284 電流源
1290 ミューティング回路
1291 演算増幅器
1292 演算増幅器
1293 演算増幅器
1295 入力電圧、供給電圧
1299 トランジスタ
1300 コンピューティングモジュール
1302 バス
1304 プロセッサ
1308 メインメモリ
1310 情報記憶機構
1312 媒体駆動装置
1314 固定または取外し可能記憶媒体
1320 記憶ユニットインターフェース
1322 固定または取外し可能記憶ユニット
1324 通信インターフェース
1328 チャネル

Claims (17)

  1. アンテナと、
    前記アンテナに結合され、かつ情報信号を受信するように構成された入力を有するオフセット位相ロックループと、
    を備える無線周波数送信機であって、
    前記位相ロックループが、
    前記情報信号を受信するように構成された第1の入力およびフィードバック信号を受信するように構成された第2の入力を含む位相検出回路と、
    前記位相検出回路に結合された入力、および出力を含むチャージポンプと、
    前記チャージポンプの前記出力に結合された入力を含むフィルタと、
    前記チャージポンプに結合された電圧制御発振器であって、LCタンク回路をさらに備え、前記LCタンク回路が、誘導性素子および容量性素子を備え、前記LCタンク回路の前記誘導性素子が、前記アンテナを備える、電圧制御発振器と、
    ダウンコンバータおよびフィルタを備えるフィードバック経路であって、前記ダウンコンバータが前記電圧制御発振器に結合された入力を含み、前記フィルタが前記ダウンコンバータに結合された入力および前記位相検出回路の前記第2の入力に結合された出力を含む、フィードバック経路と、
    をさらに備える、無線周波数送信機。
  2. 前記位相検出回路が、前記情報信号と前記フィードバック信号との間の位相の差を検出して、前記検出された位相差を表す差信号を出力するように構成され、
    前記チャージポンプが、前記差信号を受信して、前記情報信号と前記フィードバック信号との間の前記位相の差を表す電流信号を生成するように構成され、
    前記フィルタが、前記電流信号に応答して電圧レベルを出力するように構成され、
    前記電圧制御発振器が、前記フィルタによって提供された電圧レベルに応答して変調されたRF信号を生成するように構成される、
    請求項1に記載の無線周波数送信機。
  3. 前記アンテナのインピーダンスの変更が、前記LCタンク回路の共振周波数に影響し、そのような前記アンテナのインピーダンスの変更が、前記位相周波数検出回路によって補償される、請求項1に記載の無線周波数送信機。
  4. 前記アンテナのインピーダンスの変化が、追跡され、前記電圧制御発振器によって生成された信号に合わせて調整される、請求項1に記載の無線周波数送信機。
  5. 前記アンテナのインピーダンスの変化が、前記LCタンク回路に影響し、任意のそのようなインピーダンス変化が、前記オフセット位相ロックループの正常な動作によって補正される、請求項1に記載の無線周波数送信機。
  6. 前記チャージポンプが、バイポーラスイッチ付電流源である、請求項1に記載の無線周波数送信機。
  7. 前記LCタンク回路が、その共振周波数がRF信号を連続的に調整するために前記情報信号の周波数をたどるように構成される、請求項1に記載の無線周波数送信機。
  8. 前記アンテナが、前記電圧制御発振器によって生成されたRF信号を放射する、請求項1に記載の無線周波数送信機。
  9. アンテナを含む無線送信機のための電圧制御発振器であって、LCタンク回路を備え、前記LCタンク回路が、誘導性素子および容量性素子を備え、前記LCタンク回路の前記誘導性素子が、前記アンテナを備える、電圧制御発振器。
  10. 前記誘導性素子および容量性素子が、並列に配列される、請求項9に記載の電圧制御発振器。
  11. 前記容量性素子が、可変コンデンサである、請求項9に記載の電圧制御発振器。
  12. 前記アンテナが、前記電圧制御発振器によって生成されたRF信号を放射する、請求項9に記載の電圧制御発振器。
  13. 変調された無線周波数信号をチャネルにわたって送信するように構成された無線周波数送信機であって、
    アンテナと、
    情報信号を受信するように構成された位相ロックループモジュールと、
    を備え、
    前記位相ロックループモジュールが、
    前記情報信号とフィードバック信号との間の位相オフセットを検出し、位相差信号を生成するように構成された位相検出器モジュールと、
    前記位相差信号を受信し、前記位相検出器モジュールによって検出された前記位相オフセットを表す電流信号を供給するように構成されたチャージポンプモジュールと、
    前記電流信号に基づいて電圧を生成するように構成された第1のフィルタモジュールと、
    前記電圧を前記第1のフィルタモジュールから受信し、変調された無線周波数信号を生成するように構成された電圧制御発振器モジュールであって、前記電圧制御発振器が、LCタンク回路を備える、電圧制御発振器モジュールと、
    前記変調された無線周波数信号をダウンコンバートするように構成されたダウンコンバータおよび前記フィードバック信号を生成するように構成された第2のフィルタモジュールを備えるフィードバックループと、
    をさらに備える、無線周波数送信機。
  14. 前記LCタンク回路が、誘導性素子および容量性素子を備え、前記LCタンク回路の前記誘導性素子が、前記アンテナを備える、請求項13に記載の無線周波数送信機。
  15. 前記アンテナのインピーダンスの変更が、前記LCタンク回路の共振周波数に影響し、そのような前記アンテナのインピーダンスの変更が、前記位相ロックループによって補償される、請求項14に記載の無線周波数送信機。
  16. 前記LCタンク回路が、その共振周波数がRF信号を連続的に調整するために前記情報信号の周波数をたどるように構成される、請求項14に記載の無線周波数送信機。
  17. 前記アンテナが、前記電圧制御発振器によって生成されたRF信号を放射する、請求項14に記載の無線周波数送信機。
JP2017566116A 2015-06-26 2015-06-26 調整されるオフセット位相ロックループ送信機 Pending JP2018528635A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/038127 WO2016209287A1 (en) 2015-06-26 2015-06-26 Tuned offset phase-locked loop transmitter

Publications (1)

Publication Number Publication Date
JP2018528635A true JP2018528635A (ja) 2018-09-27

Family

ID=53718143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017566116A Pending JP2018528635A (ja) 2015-06-26 2015-06-26 調整されるオフセット位相ロックループ送信機

Country Status (5)

Country Link
US (1) US20180191360A1 (ja)
JP (1) JP2018528635A (ja)
CN (1) CN107771374A (ja)
DE (1) DE112015006542T5 (ja)
WO (1) WO2016209287A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700688B1 (en) * 2018-12-14 2020-06-30 Intel Corporation Low power and low jitter phase locked loop with digital leakage compensation
US10769511B2 (en) * 2019-01-03 2020-09-08 Wiliot, Ltd Low energy transmitter
CN110602018B (zh) * 2019-09-19 2022-02-22 中国电子科技集团公司第五十四研究所 一种兼容性的超低速散射通信系统的数字校频装置
CN112039539B (zh) * 2020-08-28 2023-05-16 北京小米移动软件有限公司 通信装置、调制模块、天线系统及通信设备
DE102022212172A1 (de) 2022-11-16 2024-05-16 Forschungszentrum Jülich GmbH Verfahren und Vorrichtung zur Ermittlung sehr kleiner Kapazitätsänderungen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168930A (ja) * 1999-12-13 2001-06-22 Hosiden Corp 振幅偏移変調方式の無線データ送信装置
JP2003158452A (ja) * 2001-11-06 2003-05-30 Hitachi Ltd 通信用半導体集積回路および無線通信システム
JP2004248281A (ja) * 2003-02-12 2004-09-02 Siemens Audiologische Technik Gmbh 補聴器のデータ伝送装置
US20090184776A1 (en) * 2007-12-20 2009-07-23 Matsushita Electric Industrial Co., Ltd. Oscillator device and tramsmitter module using same
US20090257529A1 (en) * 2006-05-18 2009-10-15 Peter Popplewell Low power, integrated radio transmitter and receiver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150890A (en) * 1998-03-19 2000-11-21 Conexant Systems, Inc. Dual band transmitter for a cellular phone comprising a PLL
CN1260893C (zh) * 2003-10-31 2006-06-21 清华大学 集成射频锁相环型频率合成器
US7312663B2 (en) * 2005-06-16 2007-12-25 Lsi Corporation Phase-locked loop having a bandwidth related to its input frequency
US8519345B2 (en) * 2008-10-16 2013-08-27 King Abdullah University of Science and Technology (KAUST) Miniaturized, low power FGMOSFET radiation sensor and wireless dosimeter system
KR20150069283A (ko) * 2013-12-13 2015-06-23 한국전자통신연구원 위상 동기 루프 장치 및 위상 동기 루프 장치의 동작 방법
EP3267586B1 (en) * 2016-07-07 2020-06-03 NXP USA, Inc. Charge pump driver circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168930A (ja) * 1999-12-13 2001-06-22 Hosiden Corp 振幅偏移変調方式の無線データ送信装置
JP2003158452A (ja) * 2001-11-06 2003-05-30 Hitachi Ltd 通信用半導体集積回路および無線通信システム
JP2004248281A (ja) * 2003-02-12 2004-09-02 Siemens Audiologische Technik Gmbh 補聴器のデータ伝送装置
US20090257529A1 (en) * 2006-05-18 2009-10-15 Peter Popplewell Low power, integrated radio transmitter and receiver
US20090184776A1 (en) * 2007-12-20 2009-07-23 Matsushita Electric Industrial Co., Ltd. Oscillator device and tramsmitter module using same

Also Published As

Publication number Publication date
DE112015006542T5 (de) 2018-02-22
WO2016209287A1 (en) 2016-12-29
CN107771374A (zh) 2018-03-06
US20180191360A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
US9660655B2 (en) Ultra low phase noise frequency synthesizer
CN104836580B (zh) 任意相位轨迹频率合成器
US10320403B2 (en) Wideband polar receiver architecture and signal processing methods
JP2018528635A (ja) 調整されるオフセット位相ロックループ送信機
US11387833B1 (en) Differential digital-to-time converter for even-order INL cancellation and supply noise/disturbance rejection
CN101371443B (zh) 电流模式增益分裂双通路vco
US6833769B2 (en) Voltage controlled capacitive elements having a biasing network
US7010330B1 (en) Power dissipation reduction in wireless transceivers
US10663993B2 (en) Low-dropout regulator with band-reject power supply rejection ratio for phase locked loop voltage controlled oscillator
US11606096B2 (en) Power supply for voltage controlled oscillators with automatic gain control
US20160013816A1 (en) Adaptive/Configurable Intermediate Frequency (IF) Wireless Receiver And Bluetooth Device Using The Same
JP6594457B2 (ja) 電圧制御発振器の制御されたミューティングおよび出力増減
US11595028B2 (en) Frequency doubler with duty cycle correction
US8638143B2 (en) Phase locked loop frequency synthesizer circuit with improved noise performance
CN110830039B (zh) 通信装置的控制电路、方法以及处理电路
US20070002968A1 (en) Independent LO IQ tuning for improved image rejection
Chien Low-noise local oscillator design techniques using a DLL-based frequency multiplier for wireless applications
US7005929B2 (en) Loop filter with active capacitor and method for generating a reference
US8369446B2 (en) Transmitter
US7444122B2 (en) Communications system with variable load and related method
KR100656956B1 (ko) 고속 통과 대역 위상 변조 장치 및 그 방법
Cai et al. A fast-settling charge-pump PLL with constant loop bandwidth
US7546100B2 (en) System for generating amplitude matched 45 degree phase separated local oscillator signals
CN100550872C (zh) 通讯系统与方法
Cheema et al. A low‐power 802.11 ad compatible 60‐GHz phase‐locked loop in 65‐nm CMOS

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A525

Effective date: 20171220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903