TWI420822B - 振盪寬頻頻率之裝置及方法 - Google Patents

振盪寬頻頻率之裝置及方法 Download PDF

Info

Publication number
TWI420822B
TWI420822B TW094132832A TW94132832A TWI420822B TW I420822 B TWI420822 B TW I420822B TW 094132832 A TW094132832 A TW 094132832A TW 94132832 A TW94132832 A TW 94132832A TW I420822 B TWI420822 B TW I420822B
Authority
TW
Taiwan
Prior art keywords
frequency
signal
frequency signal
circuit
difference
Prior art date
Application number
TW094132832A
Other languages
English (en)
Other versions
TW200637159A (en
Inventor
Joonbae Park
Seung-Wook Lee
Jeong-Woo Lee
Kyeongho Lee
Original Assignee
Gct Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gct Semiconductor Inc filed Critical Gct Semiconductor Inc
Publication of TW200637159A publication Critical patent/TW200637159A/zh
Application granted granted Critical
Publication of TWI420822B publication Critical patent/TWI420822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

振盪寬頻頻率之裝置及方法
本發明係關於產生頻率訊號，且更特定言之，係關於一藉由控制一鎖相迴路(PLL)之一分頻比來振盪一頻率以擴展一調諧範圍之裝置及方法。
電壓控制振盪器(VCO)基於一控制電壓產生交流訊號之一預定頻率。VCO被廣泛地用於藉由一或多個預定頻道傳輸/接收訊號之無線接收器，且因此通常被併入手提電話、電視(TV)接收器及無線數據機中。
鎖相迴路(PLL)電路通常用於有線/無線通訊系統中之VCO中以產生一寬頻率範圍，例如，自低參考頻率至相當高的頻率。
圖1展示一根據先前技術之鎖相迴路(PLL)電路。如圖所示，PLL電路100包括一分頻器150、一相位頻率偵測器110、一電荷泵120、一迴路濾波器130及一電壓控制振盪器140。該分頻器將一輸出頻率Fo u t 分割為一預定頻率。相位頻率偵測器110接收一來自一外部單元之參考頻率Fr e f 及來自分頻器150之經分割頻率，並接著偵測該參考頻率與該經分割頻率之間的相位差及頻率差。電荷泵120藉由接收來自相位頻率偵測器110之該相位差及該頻率差使迴路濾波器(LF)130充電及放電。迴路濾波器消除一自CP 120輸出之訊號中之射頻成份。VCO 140產生一與LF 130之電壓成比例之輸出頻率Fo u t 。
參考頻率Fr e f 通常係由一具ppm精確度之晶體振盪器提供。VCO藉由該PLL電路使一穩定交流訊號在一目標頻率帶中振盪。
圖2展示一無線接收器之調諧器，該無線接收器使用一先前技術之VCO。該調諧器為將一預定頻率訊號RFi n 解調變為I及Q基頻訊號之直接轉換型調諧器。即，該調諧器接收一藉由一前置放大器210及一增益控制器220具有一恆定位準之受控頻率訊號RFi n ，並藉由混頻器230、240混合所接收之頻率訊號RFi n 與一本地振盪器250之振盪訊號以產生I基頻訊號及Q基頻訊號。本地振盪器250產生一具有相同頻率及90°相位差之振盪訊號，且接著將該振盪訊號施加至混頻器230及240。
本地振盪器(LO)250包括一VCO及一頻率分配器。該VCO產生一具有一等同於一選定頻道之載波之頻率的訊號。該頻率分配器將該VCO之輸出訊號分為具有90°相位差之兩個訊號f0 1 及f0 2 。該等混頻器230、240藉由混合該輸入頻率與該等LO訊號產生I及Q訊號。
低通濾波器260及270分別自該等混頻器230及240之輸出訊號消除頻帶外阻隔訊號及頻帶內阻隔訊號。因此，當本地振盪器250產生具有一等同於選定頻道之載波之頻率的振盪訊號時，該I基頻訊號及該Q基頻訊號係藉由在混頻器230、240中將該等振盪訊號與一相應載波之一頻率訊號混合來擷取。
因此，如上所述，該VCO使一調諧器之一接收頻帶之一頻率振盪。即，該VCO之振盪範圍必須等同於一相應無線系統之接收頻帶。
舉例而言，一衛星廣播系統使用自約950 MHz至約2.15 GHz之廣播頻帶。因此，一衛星廣播接收器之調諧器必須具有一自約950 MHz至約2.15 GHz之振盪(例如，產生頻率訊號)頻率帶。
若該VCO之一振盪範圍係用下面之一等式1來表示，該式為最大－最小比率表示法，則該VCO必須為振盪範圍之125%。
然而，一具有一諧振器之習知VCO具有一振盪範圍之約30%，且一相拉雜訊效能可能在該VCO之振盪範圍變寬時顯著降級為達克服該習知VCO之該問題，正在進行許多研究以擴展VCO之振盪範圍而不使相位雜訊效能降級。在該等研究中，美國專利第5,739,730號中介紹一使用複數個變容二極體振盪一寬頻頻率之VCO。
圖3為一方塊圖，其解釋美國專利第5,739,730號中介紹之VCO。如圖3所示，VCO300包括一用於使訊號諧振之諧振電路310及一用於振盪一由該諧振電路310產生之頻率訊號並接著輸出該訊號之有源電路320。
諧振電路310包括一電感元件及一電容元件，且VCO 300之調諧範圍係由該諧振電路確定。即，該VCO之振盪頻率f可根據等式2基於該諧振電路之一電感L及電容C來計算。
如所示的，在結構上，諧振電路310包括複數個變容二極體，且VCO 300之振盪範圍係藉由根據一目標頻率帶改變電容C來擴展。
圖3中所描繪之VCO具有缺點。首先，因為該等變容二極體具有頻率調諧之低品質因素(Q因素)，所以相拉雜訊效能會顯著降級。
其次，此電路中之頻率振盪可不時地被中斷。更具體言之，諧振電路310之Q因素與電容C及電感L成反比。為使用一固定電感來降低輸出頻率，因此必須使電容C增加。此導致電壓擺動逐漸減小。因此，頻率振盪可被中斷。
為克服此VCO之該等缺點，Shinichiro Azma等人在題為"International solid state circuit conference 2004"之文章(第278~279頁)中提出一使用具有各種頻率帶之複數個VCO來擴展一調諧範圍之方法。為實施此方法，必須使用一大晶粒面積以包括具有各種頻率帶之該等複數個VCO。同樣地，製造成本亦因該等複數個VCO而增加。此等缺點成為使無線接收器小型化及滿足大多數製造商之低價政策之障礙。
於韓國專利公開案第2004－48439中介紹一種技術，其藉由使用一由單一VCO振盪之頻率訊號的各種分頻器來擴展一頻率調諧範圍。圖4展示一此公開案中介紹之頻率振盪設備。
如圖4中所示，頻率振盪設備400包括：一具有一預定頻率變化範圍之VCO 410及一用於藉由分配該VCO之一輸出訊號Fi n 來擴展一頻率範圍之擴展電路420。
擴展電路420包括一用於根據一目標頻率選擇及控制一頻率分配器之控制邏輯電路450。該頻率分配器包括一1/2分頻器430、一1/4分頻器440及複數個開關。
控制邏輯單元450根據一目標調諧頻率藉由控制該等複數個開關來選擇1/2分頻器及1/4分頻器之一，以便將一由單一VCO 410振盪及輸出之頻率訊號之一預定範圍擴展至各種頻率帶。
藉由此技術，相拉雜訊及電流消耗得以降低，且調諧範圍因該VCO之該等開關元件而被大大地擴展。然而，次諧波訊號可在混合一藉由該等各種分頻器回饋之訊號與來自VCO 410之振盪訊號時產生。效能因該次諧波訊號而降級。尤其因為消除該次諧波訊號以得到目標訊號成份是非常複雜的，所以此係非常不受歡迎的。因此，預期可能很難將韓國專利公開案第2004－48439中介紹之技術商品化。
因此，需要一種可實現一經擴展之調諧範圍而同時維持低相位雜訊之頻率振盪設備。
本發明之一目標為提供一藉由包括一PLL電路中之一可變分頻器及根據一目標頻率帶控制該可變分頻器來振盪一寬頻頻率、同時維持一低相位雜訊之裝置及方法。
本發明之另一目標為提供一藉由根據一參考頻率與一回饋訊號之一比較結果(無需一振盪頻率匹配表)自動追蹤及控制一可變分頻比至一目標頻率來振盪一寬頻頻率之裝置及方法。
本發明之另一目標為提供一振盪一寬頻頻率以防止產生使效能降級之次諧波訊號之裝置及方法。
本發明之另一目標為提供一振盪一寬頻頻率以適當產生I(同相)訊號及Q(正交)訊號之裝置及方法。
根據一實施例，本發明提供一用於振盪一寬頻頻率之裝置，該裝置包括：一用於振盪一預定頻率之頻率振盪單元；一用於藉由回饋來自該頻率振盪單元之振盪頻率來比較該振盪頻率與一參考頻率及固定該頻率振盪單元之一振盪頻率的鎖相迴路；及一可變分頻單元，其用於改變一分頻比以使其接近該振盪頻率所需之一頻率帶及分割該振盪頻率。
根據另一實施例，本發明提供一用於在一寬頻率帶內選擇性地振盪一目標頻率之裝置，該裝置包括：一頻率振盪單元，其用於藉由一鎖相迴路在一穩定運作範圍內振盪一交流頻率；一第一控制單元，其用於基於接近該目標頻率之振盪頻率控制一可變分頻比；及一第二控制單元，其用於精細地控制一受該第一控制單元控制之頻率以與該目標頻率匹配。
根據另一實施例，本發明提供一使用一可變分頻器來控制一鎖相迴路之一振盪頻率的寬頻頻率振盪裝置，該寬頻頻率振盪裝置包括：一初始化單元，其用於初始化該可變分頻器之一分頻比；一偵測單元，其用於偵測該鎖相迴路之一回饋頻率；一比較單元，其用於藉由比較該鎖相迴路之一參考頻率與偵測到之回饋頻率來偵測一頻率差；及一分頻比控制單元，其用於根據偵測到之頻率差提高、降低或固定該分頻比。
根據另一實施例，本發明提供一振盪一寬頻頻率之方法，該方法包括：振盪一預定頻率，藉由回饋該振盪頻率來比較該振盪頻率與一參考頻率，及固定一在振盪一預定頻率中振盪之振盪頻率，及改變一分頻比以接近該振盪頻率所需之一頻率帶。
根據另一實施例，本發明提供一在一寬頻率帶內選擇性地振盪一目標頻率之方法，該方法包括：在一穩定運行範圍內藉由一鎖相迴路振盪一交流頻率，基於該振盪頻率控制一可變分頻比以接近該目標頻率，及精細地控制由一可變分頻比控制中控制之一頻率以與該目標頻率匹配。
根據另一實施例，本發明提供一使用一可變分頻器控制一鎖相迴路之一振盪頻率以振盪一寬頻頻率之方法，該方法包括：初始化該可變分頻器之一分頻比，偵測該鎖相迴路之一回饋頻率，藉由比較該鎖相迴路之一參考頻率與偵測到之回饋頻率來偵測一頻率差，及根據該偵測到之頻率差提高、降低或固定該分頻比。
圖5為一方塊圖，其說明根據本發明之一實施例之振盪一寬頻頻率之裝置。該裝置500包括一分頻器550、一相位頻率偵測器510、一電荷泵520、一迴路濾波器530、一VCO 540及一可變分頻器560。
該分頻器550接收一回饋輸出訊號Fo u t 並將該回饋輸出訊號Fo u t 分割成一預定頻率。該相位頻率偵測器(PFD)510接收一來自一外部設備之參考訊號Fr e f 及一自該分頻器550輸出之頻率，並偵測該參考訊號Fr e f 與該接收頻率之間的一相位差及一頻率差。該電荷泵(CP)520藉由接收自PFD 510輸出之該相位差及該頻率差而使該迴路濾波器(LF)530充電及放電。該LF 530消除自該CP 520輸出之一訊號中之射頻成份。該電壓控制振盪器(VCO)540產生一與該LF 530之一電壓成比例之頻率。且，該可變分頻器560藉由根據一可變分頻比M分割自該VCO 540輸出之一射頻交流訊號而輸出一輸出頻率Fo u t 。
該裝置亦包括一頻率偵測器(FD)570及一控制器580。該頻率偵測器藉由比較由該分頻器550分割之該回饋頻率與該參考頻率Fr e f 來擷取一頻率差。該控制器基於自該FD擷取之頻率差來控制該可變分頻器560之可變分頻比M。
如上所述，該PFD 510偵測該回饋輸出訊號與該參考訊號之間的頻率差及相位差。一相位偵測器可替代PFD而用作一習知鎖相迴路(PLL)電路元件。該PFD回應於該等兩個訊號之間的相位差及頻率差產生一脈衝訊號。
該CP 520基於自該PFD 510產生之該脈衝訊號產生一電壓訊號以藉由在LF 530中充電或放電來控制該VCO 540。
該LF 530執行低通濾波以消除可在偵測頻率差/相位差時產生之諧波成份。該LF較佳以一電容元件及一電阻元件組態。
該VCO 540包括一有源電路，該電路用於振盪一由一諧振電路產生之頻率訊號並將該訊號輸出。該諧振電路具有用於確定頻率之一電感元件及一電容元件。該VCO 540之一振盪運行範圍係由該諧振電路中之一電容值C及一電感值L確定。下面將更詳細地說明該VCO 540之詳細組態。
該分頻器550及該可變分頻器560藉由計數頻率來降低來自該VCO之頻率。雖然可同樣容易地使用其他電路，但是該分頻器550及該可變分頻器560可經具體化為(例如)一正反器。該分頻器具有一根據一目標振盪頻率固定之恆定分頻比K。該可變分頻器具有一受該控制器580控制以接近一目標振盪頻率帶之可變分頻比M。
類似於該PFD 510，該FD 570偵測兩個頻率的頻率差。更特定言之，該FD 570藉由比較一基於該可變分頻比M之分頻訊號與一根據本實施例之參考頻率Fref來偵測一頻率差。該控制器580根據該FD 570中偵測到之頻率差控制該可變分頻器560之可變分頻比M。
該控制器580可經具體化為(例如)一微處理器之一模組，該微處理器通常控制一具有振盪一寬頻頻率之裝置500之接收系統。
當基於該受控可變分頻M分割之回饋頻率小於參考頻率Fref 時，控制器580降低該可變分頻比M以提高一輸出頻率。 當基於該受控可變分頻M分割之回饋頻率大於參考頻率Fref 時，該控制器580亦提高該可變分頻比M以降低該輸出頻率。當該輸出頻率接近一目標振盪頻率時，該控制器580藉由一由該可變分頻比M執行之控制程序來固定該可變分頻器560之可變分頻比M。如上所述，該目標輸出頻率Fout 可使用該VCO來振盪，其中運作範圍受設定為本實施例之一可變分頻比之可變分頻器限制。
同樣地，可藉由改變該VCO 540之諧振電路中之一諧振元件之電容值來有利地控制一特定振盪頻率。
同樣地，儘管圖5中未圖示，但是裝置500可進一步包括一單元，該單元用於使用該輸出頻率Fout 產生具有90。相位差且具有一等同於該輸出頻率Fout 之頻率的一I訊號及一Q訊號。
圖6為一電路圖，其展示根據本發明之一實施例之電壓控制振盪器。此VCO 540包括一具有用於諧振一頻率之一電容元件及一電感元件之諧振電路610，及具有根據一或多個外施電壓改變之可變電容值的複數個變容二極體VD1、VD2。
確定一與該諧振電路之電容值C及電感值L成反比之諧振頻率。因此，該VCO 540之一振盪頻率可藉由控制該等變容二極體VD1、VD2之外施電壓來改變。
在本實施例中，該諧振電路610包括兩個變容二極體VD1、VD2。然而，本發明不限於此數目之二極體或於該諧振電路610中具有該等變容二極體。舉例而言，該諧振電路或者可包括替代該等變容二極體之複數個電容及連接至該等電容之複數個開關。該諧振電路藉由控制該等開關以組成不同的電容值來振盪各種諧振頻率。
此外，該諧振電路610可藉由包括複數個LC儲槽電路而建構。具有多個LC儲槽之該諧振電路可(例如)藉由根據一目標頻率選擇該等LC儲槽之一產生一諧振頻率。可應用各種其他技術來控制諧振電路610中之一諧振頻率，且可應用一應用該等技術之方法以控制該諧振電路610中之諧振頻率。
圖7為一流程圖，其展示包括於一根據本發明之一實施例之振盪一寬頻頻率之方法中之步驟。在此例示性實施例中，一振盪頻率被控制在一約174 MHz至240 MHz之頻帶範圍內，此頻帶範圍係ESTI EN 300 744中之一標準化數位音訊廣播(DAB)所要求的。熟習此項技術者可瞭解，本發明不希望限於此頻率範圍或此應用。
參看圖7，在運作S710中初始化該可變分頻器560之可變分頻比M。為清楚地展示本實施例，假設該分頻器550之分頻比K固定為17.4，則該VCO 540在一約2200 MHz至約3200 MHz之範圍內振盪射頻交流頻率，且參考頻率Fr e f 為10 MHz。
若將可變分頻比M初始化為12，則該分頻器550接收約2200/12 MHz至約3200/12 MHz(即，183.33至266.66 MHz)之頻率，且除以174.4之回饋頻率在約10.54 MHz至約15.33 MHz之範圍內。
在運作S720及S730中，該FD 570偵測於一預定頻率範圍內回饋及運作之一交流頻率並比較該偵測到之交流頻率與參考頻率Fr e f 。可使用各種方法來比較該偵測到之交流頻率與參考頻率Fr e f 。舉例而言，可比較該偵測到之交流頻率之運作範圍內之一最小頻率與參考頻率Fr e f ，或可比較該偵測到之交流頻率之運作範圍內之一最大頻率與參考頻率Fr e f 。然而，本發明不希望限於該等比較方法中之任一者。可適當地以一比較所偵測頻率之運作範圍內之一預定與參考頻率Fr e f 之方式來操作本發明。
在本實施例中，比較在一約10.54 MHz至約15.33 MHz之範圍內之回饋交流頻率與10 MHz之參考頻率。若本實施例使用該等比較方法，則可比較該偵測到之交流頻率之運作範圍內之一最小頻率10.54 MHz與10 MHz之參考頻率。同樣地，可比較該偵測到之交流頻率之運作範圍內之一最大頻率15.33 MHz與10 MHz之參考頻率。此外，可比較該運作範圍內之最大頻率與最小頻率之平均頻率12.935 MHz與上述10 MHz之參考頻率。該平均頻率係用(10.54＋15.33)/2來計算。
根據本發明之一較佳實施例，比較該偵測到之交流頻率之運作範圍內之最小頻率與參考頻率Fr e f ，且比較該偵測到之交流頻率之運作範圍內之最大頻率與參考頻率Fr e f 。
若該最小頻率大於參考頻率Fr e f ，則在運作S740中提高可變分頻比M以降低該回饋頻率帶。在本實施例中，由於最小頻率10.54 MHz大於10 MHz之參考頻率，故將可變分頻比M提高至16。較佳地，將該可變分頻比增加兩倍或四倍或減小為原來的1/2或1/4以自輸出頻率Fo u t 產生具有90°相位差之一同相(I)訊號及一正交(Q)訊號。
若該回饋交流頻率之最大頻率小於參考頻率Fr e f ，則在運作S750中降低可變分頻比M以增加該回饋頻率帶。
如上所述，在運作S760中，重複控制該可變分頻比M，直至參考頻率Fr e f 包括於該回饋交流頻率之運作範圍內，且當參考頻率Fr e f 包括於該回饋交流頻率之運作範圍內時，固定該可變分頻比M。在所示實施例中，當可變分頻比M為16時，該回饋交流頻率在一約7.9 MHz至約11.49 MHz之範圍內，且10 MHz之參考頻率包括於該回饋交流頻率之運作範圍內。因此，將可變分頻比M固定為16。
在固定可變分頻比M後，在運作S770中，控制該VCO 540中之諧振電路之一電容值以產生一目標頻率帶之一振盪頻率。固定可變分頻比M後之鎖定操作類似於一PLL中之鎖相操作。舉例而言，若使用一LC振盪器，則為離散電容器選定一預定電容值以產生一類似於一目標頻率之頻率，此類似於一獲得可變分頻比M之方法。接著，藉由一類比PLL將其鎖定於該目標頻率。若一當前振盪頻率高於該目標頻率，則操作連接至一電容器之開關以增加該電容值。相反，若當前振盪頻率低於該目標頻率，則操作該等開關以減小該電容值。
根據本發明之振盪一寬頻頻率之裝置及方法可藉由根據參考頻率與回饋頻率之比較結果(無需一預定振盪頻率表)動態地控制該可變分頻比來自動追蹤及控制該振盪頻率以具有一目標頻率帶。該振盪頻率表係在製造一習知頻率振盪裝置時預先設定。接著，該習知頻率振盪裝置使用該振盪頻率表用以：使用一X分頻器或使用一X分割值來切換至一XLC儲槽以振盪A頻率帶內之一頻率，使用一Y分頻器或使用一Y分割值來切換至一YLC儲槽以振盪B頻率帶內之一頻率，或使用一Z分頻器或使用一Z分割值來切換至一ZLC儲槽以振盪C頻率帶內之一頻率。本發明不需要該習知振盪頻率表。
雖然圖7中未圖示，但是可包括一產生用於I/Q解調變之一I訊號及一Q訊號之操作。
根據本實施例之上述操作可由該控制器580或一無線接收系統之一微處理器來控制，振盪一寬頻頻率之裝置500建構於其中。
同樣地，一根據本發明之振盪一寬頻頻率之裝置及方法可振盪較寬頻帶之頻率同時維持一低相位雜訊。為振盪一寬頻頻率同時維持優良相位雜訊特徵，該YCO之一調諧範圍可能較窄。雖然在本發明之一些實施例中，該VCO之調諧範圍可能較窄，但是可藉由改變一可變分頻器之值來動態地振盪該寬頻頻率。
同樣地，根據本發明之振盪一寬頻頻率之裝置及方法較佳使用一單一VCO。因此，由於本發明之裝置可具有一相當小的晶粒面積及一較低製造成本，故包括本發明之裝置之一接收系統之完整性增加。
此外，根據本發明之振盪一寬頻頻率之裝置及方法可首先藉由控制該可變分頻比以接近一目標頻率帶且其次藉由控制該VCO之一電容值來精確地振盪一頻率以提供一精確目標頻率。
而且，根據本發明之振盪一寬頻頻率之裝置及方法可藉由根據參考頻率與該回饋頻率之一比較結果控制該可變分頻比來自動執行追蹤及控制功能以提供一目標頻率。因此，不需要一預定振盪頻率匹配表。同樣地，根據本發明之振盪一寬頻頻率之裝置及方法可適當且更有效地產生一I訊號及一Q訊號。
根據本發明之振盪一寬頻頻率之裝置及方法亦可防止或避免混合訊號時產生之且使效能降級之次諧波訊號的影響。
雖然已參考本發明之例示性實施例特定展示並說明了本發明，但是熟習此項技術者應瞭解，在不偏離如下申請專利範圍界定之本發明之精神及範疇之前提下，可對該等實施例進行形式及細節上的各種改動。
110．．．相位頻率偵測器
120．．．電荷泵
130．．．迴路濾波器
140．．．電壓控制振盪器
150．．．分頻器
210．．．前置放大器
220．．．增益控制器
230．．．混頻器
240．．．混頻器
250．．．本地振盪器
260．．．低通濾波器
270．．．低通濾波器
300．．．VCO
310．．．諧振電路
320．．．有源電路
400．．．頻率振盪設備
410．．．VCO
420．．．擴展電路
430．．．1/2分頻器
440．．．1/4分頻器
450．．．控制邏輯電路
500．．．裝置
510．．．相位頻率偵測器
520．．．電荷泵
530．．．迴路濾波器
540．．．VCO(電壓控制振盪器)
550．．．分頻器
560．．．可變分頻器
570．．．頻率偵測器(FD)
580．．．控制器
610．．．諧振電路
圖1為一方塊圖，其說明一根據先前技術之鎖相迴路(PLL)電路。
圖2為一電路圖，其展示一無線接收器之一使用一根據先前技術之VCO之調諧器。
圖3及圖4為方塊圖，其描繪習知之電壓控制振盪器。
圖5為一方塊圖，其說明一根據本發明之一實施例之振盪一寬頻頻率之裝置。
圖6為一電路圖，其展示一可包括(例如)圖5之裝置之根據本發明之一實施例的電壓控制振盪器(VCO)。
圖7為一流程圖，其展示根據本發明之一實施例之可包括於一振盪一寬頻頻率之方法中之步驟。
500．．．裝置
510．．．相位頻率偵測器
520．．．電荷泵
530．．．迴路濾波器
540．．．VCO(電壓控制振盪器)
550．．．分頻器
560．．．可變分頻器
570．．．頻率偵測器
580．．．控制器

Claims (17)

  1. 一種用於振盪一頻率之裝置，其包含：一鎖相迴路電路，其產生一第一頻率訊號；及一可變分頻器，其將該第一頻率訊號除以一分頻比以產生一處於一預定頻率帶內之第二頻率訊號，該分頻比係基於輸入至該鎖相迴路電路中之一參考頻率訊號與回饋頻率訊號之比較來改變；其中，該鎖相迴路電路包括：一偵測器，其偵測該參考頻率訊號與該回饋頻率訊號之間的一相位差或頻率差；一訊號產生器，其產生一電壓以基於該相位差或頻率差控制該第一頻率訊號之產生；及一分頻器，其分割該第二頻率訊號以形成該回饋頻率訊號。
  2. 如請求項1之裝置，其中更包括：一頻率偵測器，其偵測該參考頻率訊號與該回饋頻率訊號之間的一頻率差；及一控制器，其基於由該頻率偵測器偵測之該頻率差設定該可變分頻器中之該分頻比。
  3. 如請求項1之裝置，其中更包括：一頻率偵測器，其偵測該回饋頻率訊號之一運作範圍內之一最小頻率與該參考頻率之間的一頻率差；及一控制器，其基於由該頻率偵測器偵測之該頻率差設定該可變分頻器中之該分頻比。
  4. 如請求項1之裝置，其中更包括：一頻率偵測器，其偵測該回饋頻率訊號之一運作範圍內之一最大頻率與該參考頻率之間的一頻率差；及一控制器，其基於由該頻率偵測器偵測之該頻率差設定該可變分頻器中之該分頻比。
  5. 如請求項1之裝置，其中該鎖相迴路電路包括一頻率振盪電路，該頻率振盪電路具有：一諧振電路；及一主動電路，其振盪一自該諧振電路輸出之訊號以形成該第一頻率訊號。
  6. 如請求項6之裝置，其中該諧振電路包括：一用於改變自該諧振電路輸出之該訊號之一諧振頻率的電路，用於改變該諧振頻率之該電路具有一基於一外施電壓改變之電容值。
  7. 如請求項6之裝置，其中該鎖相迴路電路包括一頻率振盪電路，該頻率振盪電路具有：用於產生諧振頻率之複數個LC儲槽電路；一用於選擇該等LC儲槽之一以產生該第一頻率訊號之交換電路。
  8. 一種用於振盪一頻率之方法，其包含：自一鎖相迴路產生一第一頻率訊號；及將該第一頻率訊號除以一分頻比以產生一處於一預定頻率帶內之第二頻率訊號，該分頻比係基於輸入至該鎖相迴路中之一參考頻率訊號與回饋頻率訊號之一比較來改 變；其中產生該第一頻率訊號包括：偵測該參考頻率訊號與該回饋頻率訊號之間的一相位差或頻率差；產生一電壓以基於該相位差或頻率差控制該第一頻率訊號之產生；及分割該第二頻率訊號以形成該回饋頻率訊號。
  9. 如請求項8之方法，其中將該第一頻率訊號除以該分頻比包括：偵測該參考頻率訊號與該回饋頻率訊號之間的一頻率差；及基於該偵測到之頻率差設定該分頻比。
  10. 如請求項8之方法，其中將該第一頻率訊號除以該分頻比包括：偵測該回饋頻率訊號之一運作範圍內之一最小頻率與該參考頻率之間的一頻率差；及基於該偵測到之頻率差設定該分頻比。
  11. 如請求項8之方法，其中分割該第一頻率訊號包括：偵測該回饋頻率訊號之一運作範圍內之一最大頻率與該參考頻率之間的一頻率差；及基於該偵測到之頻率差設定該分頻比。
  12. 如請求項8之方法，其中該第一頻率訊號係由一具有一頻率振盪電路之鎖相迴路產生，該頻率振盪電路包括：一諧振電路；及 一主動電路，其振盪一自該諧振電路輸出之訊號以形成該第一頻率訊號。
  13. 如請求項12之方法，其中該諧振電路包括：一用於改變自該諧振電路輸出之該訊號之一諧振頻率的電路，用於改變該諧振頻率之該電路具有一基於一外施電壓改變之電容值。
  14. 如請求項8之方法，其中該第一頻率訊號係由一具有一頻率振盪電路之鎖相迴路電路產生，該頻率振盪電路包括：用於產生諧振頻率之複數個LC儲槽電路；一用於選擇該等LC儲槽電路之一以產生該第一頻率訊號之交換電路。
  15. 一種用於選擇性地振盪一目標頻率之裝置，其包含：一頻率振盪器，其振盪一交流頻率以產生一預定運作範圍內之一第一頻率訊號；一第一控制器，其設定一第一分頻器之一分頻比以產生一第二頻率訊號，該第一分頻器藉由將該第一頻率訊號除以該分頻比而產生接近一目標頻率之該第二頻率訊號；及一頻率振盪控制器，其控制該第二頻率訊號頻率以使該第二頻率訊號較接近該目標頻率，其中該第一控制器基於輸入至一包括該頻率振盪器之鎖相迴路中的一參考頻率訊號與一回饋訊號之間的一差異控制該分頻比。
  16. 如請求項15之裝置，其中該頻率振盪控制器包括：一具有一基於一外施控制電壓改變之電容值之電路。
  17. 如請求項15之裝置，其中該第一控制器執行粗調諧控制， 且該頻率振盪控制器執行該第二頻率訊號之精調諧控制，以使該第二頻率訊號接近該目標頻率。
TW094132832A 2004-09-22 2005-09-22 振盪寬頻頻率之裝置及方法 TWI420822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040075736A KR100699080B1 (ko) 2004-09-22 2004-09-22 광대역 주파수 발진 장치 및 그 방법
US11/227,439 US7190236B2 (en) 2004-09-22 2005-09-16 Apparatus and method of oscillating wideband frequency

Publications (2)

Publication Number Publication Date
TW200637159A TW200637159A (en) 2006-10-16
TWI420822B true TWI420822B (zh) 2013-12-21

Family

ID=36652677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094132832A TWI420822B (zh) 2004-09-22 2005-09-22 振盪寬頻頻率之裝置及方法

Country Status (4)

Country Link
US (1) US7190236B2 (zh)
KR (1) KR100699080B1 (zh)
CN (1) CN101088222A (zh)
TW (1) TWI420822B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343144B2 (en) * 2004-09-13 2008-03-11 Broadcom Corporation Frequency synthesizer using PLL architecture for wireless frequency allocation
US7379722B2 (en) * 2004-09-13 2008-05-27 Broadcom Corporation Frequency allocation using a single VCO
KR100864705B1 (ko) * 2007-01-17 2008-10-23 (주)하모닉스 다중 대역 및 다중 모드를 위한 광대역 주파수 가변 발진장치 및 방법
KR100905841B1 (ko) * 2007-06-27 2009-07-02 삼성전기주식회사 주파수 분주기 및 그를 이용하는 주파수 합성기
US8945655B2 (en) * 2007-07-10 2015-02-03 Conopco, Inc. Stable and consumable compositions
WO2010054932A1 (en) * 2008-11-11 2010-05-20 Unilever Nv Tea composition
TWI371923B (en) * 2009-01-21 2012-09-01 Univ Nat Taiwan Phase locked loop
US9374100B2 (en) * 2009-07-01 2016-06-21 Qualcomm Incorporated Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator
CN101964656B (zh) * 2010-09-01 2012-07-25 硅谷数模半导体（北京）有限公司 一种锁相环
JP5870836B2 (ja) * 2012-05-08 2016-03-01 ソニー株式会社 受信装置および半導体集積回路
KR102102328B1 (ko) * 2014-01-28 2020-04-20 엘지이노텍 주식회사 위상고정루프 회로 및 이의 제어 방법
CN105306051A (zh) * 2015-11-21 2016-02-03 扬州海科电子科技有限公司 一种小体积、低相噪的宽带锁相源
US10447283B1 (en) * 2018-05-29 2019-10-15 Speedlink Technology Inc. Broadband phase locked loop for multi-band millimeter-wave 5G communication
EP3588110B1 (en) * 2018-06-29 2022-08-17 ABB Schweiz AG Partial discharge measurement system
KR20240088089A (ko) * 2022-12-13 2024-06-20 주식회사 퀄리타스반도체 Pll 시스템 및 pll 시스템에 의해 수행되는 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267601A (en) * 1978-08-16 1981-05-12 Sony Corporation Tuning control apparatus for a frequency synthesizer tuner
US5808493A (en) * 1995-08-03 1998-09-15 Anritsu Corporation Rational frequency division device and frequency synthesizer using the same
US20020071512A1 (en) * 2000-10-05 2002-06-13 Klaus Strohmayer Digital phase-locked loop
US20030016088A1 (en) * 2001-07-17 2003-01-23 Bernd Scheffler Phase-locked loop and method for automatically setting its output frequency
TW525348B (en) * 1998-02-12 2003-03-21 Nec Corp Digital PLL circuit and clock generation method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903613B1 (en) * 2002-12-20 2005-06-07 Cypress Semiconductor Corporation Voltage controlled oscillator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267601A (en) * 1978-08-16 1981-05-12 Sony Corporation Tuning control apparatus for a frequency synthesizer tuner
US5808493A (en) * 1995-08-03 1998-09-15 Anritsu Corporation Rational frequency division device and frequency synthesizer using the same
TW525348B (en) * 1998-02-12 2003-03-21 Nec Corp Digital PLL circuit and clock generation method
US20020071512A1 (en) * 2000-10-05 2002-06-13 Klaus Strohmayer Digital phase-locked loop
US20030016088A1 (en) * 2001-07-17 2003-01-23 Bernd Scheffler Phase-locked loop and method for automatically setting its output frequency

Also Published As

Publication number Publication date
KR20060026989A (ko) 2006-03-27
KR100699080B1 (ko) 2007-03-23
US20060152290A1 (en) 2006-07-13
CN101088222A (zh) 2007-12-12
TW200637159A (en) 2006-10-16
US7190236B2 (en) 2007-03-13

Similar Documents

Publication Publication Date Title
TWI420822B (zh) 振盪寬頻頻率之裝置及方法
US6833769B2 (en) Voltage controlled capacitive elements having a biasing network
US8242818B2 (en) Phase-locked loop frequency synthesizer
US20030227341A1 (en) Voltage-controlled oscillator and frequency synthesizer
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
TW200409468A (en) LC oscillator with wide tuning range and low phase noise
US6246864B1 (en) Wireless microphone use UHF band carrier FM transmitter
US20110254632A1 (en) Pll frequency synthesizer
WO2003041277A2 (en) A communication semiconductor integrated circuit device and a wireless communication system
US6337976B1 (en) Selective-calling radio receiver using direct conversion method
US6157821A (en) Voltage step up for a low voltage frequency synthesizer architecture
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
WO2006036749A2 (en) Apparatus and method of oscillating wideband frequency
US5221911A (en) Receiver having pll frequency synthesizer with rc loop filter
US6717484B2 (en) Circuits for use in radio communications
US20090061804A1 (en) Frequency synthesizer applied to a digital television tuner
JP3893338B2 (ja) ラジオ受信機
JP2003198365A (ja) 発振回路、ｐｌｌ回路及びこれらを用いた受信機
JPS6131647B2 (zh)
JP2003324365A (ja) 高周波受信用集積回路およびそれを備えた高周波受信装置
JP4277154B2 (ja) 電圧制御発振器およびシンセサイザ受信機
JP2003204263A (ja) 位相同期回路、および同調装置
JPH055207B2 (zh)
JP2010028468A (ja) Ｆｍ受信装置
JPH10303744A (ja) Ｐｌｌ回路における制御電圧感度切替回路