JP2001148612A - 圧電発振器及び電子機器 - Google Patents
圧電発振器及び電子機器Info
- Publication number
- JP2001148612A JP2001148612A JP32879299A JP32879299A JP2001148612A JP 2001148612 A JP2001148612 A JP 2001148612A JP 32879299 A JP32879299 A JP 32879299A JP 32879299 A JP32879299 A JP 32879299A JP 2001148612 A JP2001148612 A JP 2001148612A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric oscillator
- delay
- delay time
- oscillation
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 89
- 230000004913 activation Effects 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 101150110971 CIN7 gene Proteins 0.000 description 7
- 101150110298 INV1 gene Proteins 0.000 description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 6
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 5
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 5
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 4
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 1
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/06—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/323—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator having more than two terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【課題】 電源投入時の電源ノイズを低減して起動特性
を安定させることができ、発振安定性を高くすることが
できる圧電発振器及び電子機器を提供する。 【解決手段】 圧電振動子を励振して発振パルスＰを生
成する発振段２と、発振パルスＰを増幅して出力する出
力段１３と、複数の遅延時間の中から選択された遅延時
間だけ出力段１３を発振段２より遅れて起動させる起動
遅延回路１４とを備える。
を安定させることができ、発振安定性を高くすることが
できる圧電発振器及び電子機器を提供する。 【解決手段】 圧電振動子を励振して発振パルスＰを生
成する発振段２と、発振パルスＰを増幅して出力する出
力段１３と、複数の遅延時間の中から選択された遅延時
間だけ出力段１３を発振段２より遅れて起動させる起動
遅延回路１４とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、圧電発振器及び電
子機器に関する。
子機器に関する。
【０００２】
【従来の技術】図１２は、電子機器に使用される従来の
圧電発振器のブロック図である。従来の圧電発振器１
は、図１３に示すように、圧電振動子Ｘ、発振用のイン
バータＩＮＶ１、帰還抵抗Ｒｆ、ゲート側の容量Ｃｇ、
ドレイン側の容量Ｃｄから構成されるコルピッツ発振回
路である発振段２と、出力用のインバータＩＮＶ２であ
る出力段３とから構成される。すなわち、圧電発振器１
は、この圧電発振器１に接続される外部負荷に対し、発
振段２で生成される発振パルスＰを出力段３を介して出
力することにより、外部負荷の影響による発振パルスＰ
の周波数偏差を回避して発振安定性を維持するととも
に、外部負荷を駆動可能な程度まで発振パルスＰを出力
段３で増幅できるようになっている。
圧電発振器のブロック図である。従来の圧電発振器１
は、図１３に示すように、圧電振動子Ｘ、発振用のイン
バータＩＮＶ１、帰還抵抗Ｒｆ、ゲート側の容量Ｃｇ、
ドレイン側の容量Ｃｄから構成されるコルピッツ発振回
路である発振段２と、出力用のインバータＩＮＶ２であ
る出力段３とから構成される。すなわち、圧電発振器１
は、この圧電発振器１に接続される外部負荷に対し、発
振段２で生成される発振パルスＰを出力段３を介して出
力することにより、外部負荷の影響による発振パルスＰ
の周波数偏差を回避して発振安定性を維持するととも
に、外部負荷を駆動可能な程度まで発振パルスＰを出力
段３で増幅できるようになっている。
【０００３】また、一般的に発振パルスＰのスプリアス
を低減するためには、発振が持続可能な範囲で圧電振動
子Ｘを小さな駆動能力で励振することが好ましい。この
ことから、圧電発振器１の発振段２において、発振段２
のインバータＩＮＶ１は、駆動能力を小さく抑えてい
る。一方、圧電発振器１の出力段３においては、外部負
荷を駆動可能な程度まで発振パルスＰを増幅する必要が
あるため、出力段３のインバータＩＮＶ２は、発振段２
のインバータＩＮＶ１に比して駆動能力を大きくしてい
る。ここで、図１４は、発振段２のインバータＩＮＶ１
及び出力段３のインバータＩＮＶ２の回路図の一例であ
る。図１４に示すように、このインバータは、ＰＭＯＳ
トランジスタとＮＭＯＳトランジスタを直列接続し、Ｐ
ＭＯＳトランジスタとＮＭＯＳトランジスタの共通ゲー
トを入力Ｇ、接続点を出力Ｄとし、ＰＭＯＳトランジス
タの他端とＮＭＯＳトランジスタの他端をそれぞれ電源
ＶＤＤとグランドＧＮＤに接続して構成される。
を低減するためには、発振が持続可能な範囲で圧電振動
子Ｘを小さな駆動能力で励振することが好ましい。この
ことから、圧電発振器１の発振段２において、発振段２
のインバータＩＮＶ１は、駆動能力を小さく抑えてい
る。一方、圧電発振器１の出力段３においては、外部負
荷を駆動可能な程度まで発振パルスＰを増幅する必要が
あるため、出力段３のインバータＩＮＶ２は、発振段２
のインバータＩＮＶ１に比して駆動能力を大きくしてい
る。ここで、図１４は、発振段２のインバータＩＮＶ１
及び出力段３のインバータＩＮＶ２の回路図の一例であ
る。図１４に示すように、このインバータは、ＰＭＯＳ
トランジスタとＮＭＯＳトランジスタを直列接続し、Ｐ
ＭＯＳトランジスタとＮＭＯＳトランジスタの共通ゲー
トを入力Ｇ、接続点を出力Ｄとし、ＰＭＯＳトランジス
タの他端とＮＭＯＳトランジスタの他端をそれぞれ電源
ＶＤＤとグランドＧＮＤに接続して構成される。
【０００４】
【発明が解決しようとする課題】ところで、このような
圧電発振器１の電源投入時においては、発振段２のイン
バータＩＮＶ１及び出力段３のインバータＩＮＶ２に各
インバータの駆動能力に比例する貫通電流が瞬時的に流
れる。ここで、上述したように、出力段３のインバータ
ＩＮＶ２は駆動能力が大きいため、この出力段３のイン
バータＩＮＶ２に流れる貫通電流は大きく、電源投入時
の電源ノイズの主要な原因になっている。このため、出
力段３のインバータＩＮＶ２による電源ノイズは、発振
パルスＰのスプリアス低減の観点から駆動能力が小さい
発振段２のインバータＩＮＶ１の安定起動を妨げる原因
になっており、この結果、発振段２の異常発振や不発振
が生じる問題があった。
圧電発振器１の電源投入時においては、発振段２のイン
バータＩＮＶ１及び出力段３のインバータＩＮＶ２に各
インバータの駆動能力に比例する貫通電流が瞬時的に流
れる。ここで、上述したように、出力段３のインバータ
ＩＮＶ２は駆動能力が大きいため、この出力段３のイン
バータＩＮＶ２に流れる貫通電流は大きく、電源投入時
の電源ノイズの主要な原因になっている。このため、出
力段３のインバータＩＮＶ２による電源ノイズは、発振
パルスＰのスプリアス低減の観点から駆動能力が小さい
発振段２のインバータＩＮＶ１の安定起動を妨げる原因
になっており、この結果、発振段２の異常発振や不発振
が生じる問題があった。
【０００５】そこで本発明の目的は、電源投入時の電源
ノイズを低減して起動特性を安定させることができ、発
振安定性を高くすることができる圧電発振器及びこの圧
電発振器を具備する電子機器を提供することを目的とす
る。
ノイズを低減して起動特性を安定させることができ、発
振安定性を高くすることができる圧電発振器及びこの圧
電発振器を具備する電子機器を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
本発明の圧電発振器において、請求項１記載の構成は、
圧電振動子を励振して発振パルスを生成する発振段と、
前記発振パルスを増幅して出力する出力段と、複数の遅
延時間の候補を有し、前記複数の遅延時間の中から選択
された遅延時間だけ前記出力段を前記発振段より遅れて
起動させる起動遅延手段とを備えることを特徴としてい
る。
本発明の圧電発振器において、請求項１記載の構成は、
圧電振動子を励振して発振パルスを生成する発振段と、
前記発振パルスを増幅して出力する出力段と、複数の遅
延時間の候補を有し、前記複数の遅延時間の中から選択
された遅延時間だけ前記出力段を前記発振段より遅れて
起動させる起動遅延手段とを備えることを特徴としてい
る。
【０００７】請求項２記載の構成は、請求項１記載の圧
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の中から所定
の遅延時間を選択する選択手段と、前記選択された遅延
時間に応じて起動信号を徐々に立ち上げて出力する遅延
手段と、前記起動信号の値に応じて前記出力段を起動さ
せる起動手段とを有することを特徴としている。
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の中から所定
の遅延時間を選択する選択手段と、前記選択された遅延
時間に応じて起動信号を徐々に立ち上げて出力する遅延
手段と、前記起動信号の値に応じて前記出力段を起動さ
せる起動手段とを有することを特徴としている。
【０００８】請求項３記載の構成は、請求項１記載の圧
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の候補の中か
ら対応する遅延時間を選択する選択手段と、前記選択さ
れた遅延時間に応じて起動信号を徐々に立ち上げて出力
する遅延手段とを有し、前記出力段は、前記起動信号の
値に応じて起動することを特徴としている。
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の候補の中か
ら対応する遅延時間を選択する選択手段と、前記選択さ
れた遅延時間に応じて起動信号を徐々に立ち上げて出力
する遅延手段とを有し、前記出力段は、前記起動信号の
値に応じて起動することを特徴としている。
【０００９】請求項４記載の構成は、請求項２または請
求項３に記載の圧電発振器において、前記遅延手段は、
抵抗素子と、複数の容量素子と、前記複数の容量素子に
それぞれ接続された複数のスイッチ手段とを有し、前記
選択手段は、前記設定情報に基づいて前記複数のスイッ
チ手段を制御することにより、前記遅延手段の時定数を
前記選択された遅延時間に対応する値に設定することを
特徴としている。
求項３に記載の圧電発振器において、前記遅延手段は、
抵抗素子と、複数の容量素子と、前記複数の容量素子に
それぞれ接続された複数のスイッチ手段とを有し、前記
選択手段は、前記設定情報に基づいて前記複数のスイッ
チ手段を制御することにより、前記遅延手段の時定数を
前記選択された遅延時間に対応する値に設定することを
特徴としている。
【００１０】請求項５記載の構成は、請求項２または請
求項３に記載の圧電発振器において、前記遅延手段は、
容量素子と、複数の抵抗素子と、前記複数の抵抗素子に
それぞれ接続された複数のスイッチ手段とを有し、前記
選択手段は、前記設定情報に基づいて前記複数のスイッ
チ手段を制御することにより、前記遅延手段の時定数を
前記選択された遅延時間に対応する値に設定することを
特徴としている。
求項３に記載の圧電発振器において、前記遅延手段は、
容量素子と、複数の抵抗素子と、前記複数の抵抗素子に
それぞれ接続された複数のスイッチ手段とを有し、前記
選択手段は、前記設定情報に基づいて前記複数のスイッ
チ手段を制御することにより、前記遅延手段の時定数を
前記選択された遅延時間に対応する値に設定することを
特徴としている。
【００１１】請求項６記載の構成は、請求項５記載の圧
電発振器において、前記スイッチ手段は、トランジスタ
であり、前記抵抗素子は、前記トランジスタのオン抵抗
であることを特徴としている。
電発振器において、前記スイッチ手段は、トランジスタ
であり、前記抵抗素子は、前記トランジスタのオン抵抗
であることを特徴としている。
【００１２】請求項７記載の構成は、請求項１記載の圧
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の中から所定
の遅延時間を選択する選択手段と、前記発振段が起動し
てから前記選択された遅延時間経過後に起動信号を出力
する遅延手段と、前記起動信号の値に応じて前記出力段
を起動させる起動手段とを有することを特徴としてい
る。
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の中から所定
の遅延時間を選択する選択手段と、前記発振段が起動し
てから前記選択された遅延時間経過後に起動信号を出力
する遅延手段と、前記起動信号の値に応じて前記出力段
を起動させる起動手段とを有することを特徴としてい
る。
【００１３】請求項８記載の構成は、請求項１記載の圧
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の中から所定
の遅延時間を選択する選択手段と、前記発振段が起動し
てから前記選択された遅延時間経過後に起動信号を出力
する遅延手段とを有し、前記出力段は、前記起動信号の
値に応じて起動することを特徴としている。
電発振器において、前記起動遅延手段は、予め設定され
た設定情報に基づいて前記複数の遅延時間の中から所定
の遅延時間を選択する選択手段と、前記発振段が起動し
てから前記選択された遅延時間経過後に起動信号を出力
する遅延手段とを有し、前記出力段は、前記起動信号の
値に応じて起動することを特徴としている。
【００１４】請求項９記載の構成は、請求項７または請
求項８に記載の圧電発振器において、前記遅延手段は、
遅延時間設定用の発振パルスを生成する発振回路と、前
記遅延時間設定用の発振パルスをカウントし、カウント
数が予め定められた設定値に達すると、前記起動信号の
信号レベルを切り換えるカウンタとを有し、前記選択手
段は、前記設定情報に基づいて前記カウンタの設定値を
前記選択された遅延時間に対応する値に設定することを
特徴としている。
求項８に記載の圧電発振器において、前記遅延手段は、
遅延時間設定用の発振パルスを生成する発振回路と、前
記遅延時間設定用の発振パルスをカウントし、カウント
数が予め定められた設定値に達すると、前記起動信号の
信号レベルを切り換えるカウンタとを有し、前記選択手
段は、前記設定情報に基づいて前記カウンタの設定値を
前記選択された遅延時間に対応する値に設定することを
特徴としている。
【００１５】請求項１０記載の構成は、請求項９記載の
圧電発振器において、前記発振回路は前記発振段である
ことを特徴としている。
圧電発振器において、前記発振回路は前記発振段である
ことを特徴としている。
【００１６】請求項１１記載の構成は、請求項２または
請求項７に記載の圧電発振器において、前記出力段は、
複数のクロックド・ゲートが並列接続されて構成され、
前記起動手段は、前記起動信号の値に応じて、予め設定
された設定情報に基づいて前記複数のクロックド・ゲー
トの中から所定のクロックド・ゲートを動作させること
により、前記出力段を起動させることを特徴としてい
る。
請求項７に記載の圧電発振器において、前記出力段は、
複数のクロックド・ゲートが並列接続されて構成され、
前記起動手段は、前記起動信号の値に応じて、予め設定
された設定情報に基づいて前記複数のクロックド・ゲー
トの中から所定のクロックド・ゲートを動作させること
により、前記出力段を起動させることを特徴としてい
る。
【００１７】請求項１２記載の構成は、請求項２乃至請
求項１１のいずれかに記載の圧電発振器において、前記
選択手段は、設定情報入力用の入力端子を有し、前記設
定情報入力用の入力端子を介して新たな設定情報を入力
した場合は、前記予め設定された設定情報を前記新たな
設定情報に更新することを特徴としている。
求項１１のいずれかに記載の圧電発振器において、前記
選択手段は、設定情報入力用の入力端子を有し、前記設
定情報入力用の入力端子を介して新たな設定情報を入力
した場合は、前記予め設定された設定情報を前記新たな
設定情報に更新することを特徴としている。
【００１８】請求項１３記載の構成は、請求項２、請求
項７または請求項１１のいずれかに記載の圧電発振器に
おいて、前記起動手段は、出力停止用の入力端子を有
し、前記出力段を起動させた後に、前記出力停止用の入
力端子を介して出力停止信号を入力した場合は、前記出
力段の動作を停止させることを特徴としている。
項７または請求項１１のいずれかに記載の圧電発振器に
おいて、前記起動手段は、出力停止用の入力端子を有
し、前記出力段を起動させた後に、前記出力停止用の入
力端子を介して出力停止信号を入力した場合は、前記出
力段の動作を停止させることを特徴としている。
【００１９】請求項１４記載の構成は、請求項１乃至請
求項１３のいずれかに記載の圧電発振器において、前記
圧電振動子を除く回路部を集積化したことを特徴として
いる。
求項１３のいずれかに記載の圧電発振器において、前記
圧電振動子を除く回路部を集積化したことを特徴として
いる。
【００２０】請求項１５記載の構成は、請求項１４記載
の圧電発振器において、前記圧電発振器を一のパッケー
ジに収納したことを特徴としている。
の圧電発振器において、前記圧電発振器を一のパッケー
ジに収納したことを特徴としている。
【００２１】請求項１６記載の構成は、請求項１乃至請
求項１５のいずれかに記載の圧電発振器を内蔵するとと
もに、前記圧電発振器より出力される発振パルスに基づ
いて動作する電子機器であることを特徴としている。
求項１５のいずれかに記載の圧電発振器を内蔵するとと
もに、前記圧電発振器より出力される発振パルスに基づ
いて動作する電子機器であることを特徴としている。
【００２２】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施形態について説明する。
発明の実施形態について説明する。
【００２３】（１） 実施形態 （１−１） 実施形態の構成 図１は、本発明の実施形態に係る圧電発振器のブロック
図である。この圧電発振器１０は、出力段１３の構成が
異なる点と、この出力段１３の起動を遅延させる出力段
起動遅延回路（起動遅延手段）１４が配置される点を除
いて、従来の圧電発振器１と同様であるため、同様の部
分は同一の符号を付して示し重複した説明は省略する。
図である。この圧電発振器１０は、出力段１３の構成が
異なる点と、この出力段１３の起動を遅延させる出力段
起動遅延回路（起動遅延手段）１４が配置される点を除
いて、従来の圧電発振器１と同様であるため、同様の部
分は同一の符号を付して示し重複した説明は省略する。
【００２４】（１−１−１） 出力段 図２は、この圧電発振器１０において、出力段１３と出
力段起動遅延回路１４の回路構成を示すブロック図であ
る。図２に示すように、出力段１３は、３個のクロック
ド・ゲートＣＧ１、ＣＧ２、ＣＧ３を並列接続して構成
される。ここで、図３にクロックド・ゲートの回路図を
示すように、クロックド・ゲートは、２つのＰＭＯＳト
ランジスタと２つのＮＭＯＳトランジスタを直列接続
し、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの共
通ゲートを入力Ｇ、接続点を出力Ｄとし、電源ＶＤＤ側
のＰＭＯＳトランジスタのゲートに配置されたゲートＩ
ＮＶ３の入力側とグランドＧＮＤ側のＮＭＯＳトランジ
スタのゲートの接続点を入力ＣＮＴとして構成されるゲ
ートである。
力段起動遅延回路１４の回路構成を示すブロック図であ
る。図２に示すように、出力段１３は、３個のクロック
ド・ゲートＣＧ１、ＣＧ２、ＣＧ３を並列接続して構成
される。ここで、図３にクロックド・ゲートの回路図を
示すように、クロックド・ゲートは、２つのＰＭＯＳト
ランジスタと２つのＮＭＯＳトランジスタを直列接続
し、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの共
通ゲートを入力Ｇ、接続点を出力Ｄとし、電源ＶＤＤ側
のＰＭＯＳトランジスタのゲートに配置されたゲートＩ
ＮＶ３の入力側とグランドＧＮＤ側のＮＭＯＳトランジ
スタのゲートの接続点を入力ＣＮＴとして構成されるゲ
ートである。
【００２５】このため、図４に、クロックド・ゲートの
真理値表を示すように、クロックド・ゲートは、入力Ｃ
ＮＴがハイレベル（Ｈ）の場合は、入力Ｇの信号レベル
と出力Ｄの信号レベルが反転する動作を行うのに対し、
入力ＣＮＴがローレベル（Ｌ）の場合は、入力Ｇに関係
なく、出力Ｄがいわゆるハイ・インピーダンス状態にな
る。すなわち、クロックド・ゲートは、入力ＣＮＴの信
号レベルに応じて通常のインバータとして動作する動作
状態と、出力が実質的にオープン状態になる非動作状態
とに切り換わる。従って、図２に示すように、出力段１
３は、クロックド・ゲートＣＧ１〜ＣＧ３のうち入力Ｃ
ＮＴがハイレベルのクロックド・ゲートのみから出力さ
れる発振パルスＰを加算して出力する。これにより、出
力段１３は、入力ＣＮＴがハイレベルのクロックド・ゲ
ートの数に応じて発振パルスＰの増幅率、つまり、出力
段１３を１つのインバータＩＮと見た場合に、このイン
バータＩＮの駆動能力が変化する。なお、ここでは、ク
ロックド・ゲートをＭＯＳ型トランジスタで構成する場
合について述べたが、バイポーラ型トランジスタで構成
してもよい。
真理値表を示すように、クロックド・ゲートは、入力Ｃ
ＮＴがハイレベル（Ｈ）の場合は、入力Ｇの信号レベル
と出力Ｄの信号レベルが反転する動作を行うのに対し、
入力ＣＮＴがローレベル（Ｌ）の場合は、入力Ｇに関係
なく、出力Ｄがいわゆるハイ・インピーダンス状態にな
る。すなわち、クロックド・ゲートは、入力ＣＮＴの信
号レベルに応じて通常のインバータとして動作する動作
状態と、出力が実質的にオープン状態になる非動作状態
とに切り換わる。従って、図２に示すように、出力段１
３は、クロックド・ゲートＣＧ１〜ＣＧ３のうち入力Ｃ
ＮＴがハイレベルのクロックド・ゲートのみから出力さ
れる発振パルスＰを加算して出力する。これにより、出
力段１３は、入力ＣＮＴがハイレベルのクロックド・ゲ
ートの数に応じて発振パルスＰの増幅率、つまり、出力
段１３を１つのインバータＩＮと見た場合に、このイン
バータＩＮの駆動能力が変化する。なお、ここでは、ク
ロックド・ゲートをＭＯＳ型トランジスタで構成する場
合について述べたが、バイポーラ型トランジスタで構成
してもよい。
【００２６】（１−１−２） 出力段起動遅延回路 出力段起動遅延回路１４は、起動信号φＥＮを出力する
遅延回路１５と、一端が出力段１３のクロックド・ゲー
トＣＧ１〜ＣＧ３の各入力ＣＮＴに接続され、他端が電
源ＶＤＤに共通接続された３個のスイッチＳ１、Ｓ２、
Ｓ３と、遅延回路１５とスイッチＳ１〜Ｓ３を制御する
制御回路（選択手段、起動手段）１６とを備えて構成さ
れる。
遅延回路１５と、一端が出力段１３のクロックド・ゲー
トＣＧ１〜ＣＧ３の各入力ＣＮＴに接続され、他端が電
源ＶＤＤに共通接続された３個のスイッチＳ１、Ｓ２、
Ｓ３と、遅延回路１５とスイッチＳ１〜Ｓ３を制御する
制御回路（選択手段、起動手段）１６とを備えて構成さ
れる。
【００２７】遅延回路１５は、一端が電源ＶＤＤに接続
されたプルアップ抵抗Ｒｐｕと、プルアップ抵抗Ｒｐｕ
の他端に並列接続された３個のコンデンサＣ１、Ｃ２、
Ｃ３と、一端が各コンデンサＣ１〜Ｃ３に接続されると
共に、他端がグランドＧＮＤに接続された３個のスイッ
チＳｗ１、Ｓｗ２、Ｓｗ３とを備えて構成される。ま
た、プルアップ抵抗ＲｐｕとコンデンサＣ１〜Ｃ３の接
続点は、制御回路１６に接続され、この遅延回路１５に
よって発生させた起動信号φＥＮを制御回路１６に入力
する。このため、遅延回路１５は、電力が供給される
と、スイッチＳｗ１〜Ｓｗ３のうちオン状態にあるスイ
ッチに接続するコンデンサＣ１〜Ｃ３の容量値とプルア
ップ抵抗Ｒｐｕの抵抗値によって決まる時定数によって
起動信号φＥＮを徐々に立ち上げる。これにより、遅延
回路１５は、電力供給開始のタイミングに対して起動信
号φＥＮがハイレベルになるタイミングを遅延させるこ
とができる。この場合、電力が供給されてから起動信号
φＥＮがハイレベルになるまでの遅延時間は、スイッチ
Ｓｗ１〜Ｓｗ３の接続状態に応じて切り換わる。
されたプルアップ抵抗Ｒｐｕと、プルアップ抵抗Ｒｐｕ
の他端に並列接続された３個のコンデンサＣ１、Ｃ２、
Ｃ３と、一端が各コンデンサＣ１〜Ｃ３に接続されると
共に、他端がグランドＧＮＤに接続された３個のスイッ
チＳｗ１、Ｓｗ２、Ｓｗ３とを備えて構成される。ま
た、プルアップ抵抗ＲｐｕとコンデンサＣ１〜Ｃ３の接
続点は、制御回路１６に接続され、この遅延回路１５に
よって発生させた起動信号φＥＮを制御回路１６に入力
する。このため、遅延回路１５は、電力が供給される
と、スイッチＳｗ１〜Ｓｗ３のうちオン状態にあるスイ
ッチに接続するコンデンサＣ１〜Ｃ３の容量値とプルア
ップ抵抗Ｒｐｕの抵抗値によって決まる時定数によって
起動信号φＥＮを徐々に立ち上げる。これにより、遅延
回路１５は、電力供給開始のタイミングに対して起動信
号φＥＮがハイレベルになるタイミングを遅延させるこ
とができる。この場合、電力が供給されてから起動信号
φＥＮがハイレベルになるまでの遅延時間は、スイッチ
Ｓｗ１〜Ｓｗ３の接続状態に応じて切り換わる。
【００２８】従って、例えば、コンデンサＣ１〜Ｃ３の
容量値が同一の容量値の場合は、スイッチＳｗ１〜Ｓｗ
３のうちオン状態のスイッチの数に応じて３種類の時定
数、すなわち、３種類の遅延時間を設定することができ
る。また、例えば、コンデンサＣ１〜Ｃ３の容量値をそ
れぞれ異なる値にした場合は、スイッチＳｗ１〜Ｓｗ３
のうちオン状態にするスイッチを選択することによっ
て、遅延時間を変更することができ、さらに、スイッチ
Ｓｗ１〜Ｓｗ３のうちオン状態にするスイッチの組み合
わせを選択することによって、遅延時間を様々な値に設
定することも可能になる。
容量値が同一の容量値の場合は、スイッチＳｗ１〜Ｓｗ
３のうちオン状態のスイッチの数に応じて３種類の時定
数、すなわち、３種類の遅延時間を設定することができ
る。また、例えば、コンデンサＣ１〜Ｃ３の容量値をそ
れぞれ異なる値にした場合は、スイッチＳｗ１〜Ｓｗ３
のうちオン状態にするスイッチを選択することによっ
て、遅延時間を変更することができ、さらに、スイッチ
Ｓｗ１〜Ｓｗ３のうちオン状態にするスイッチの組み合
わせを選択することによって、遅延時間を様々な値に設
定することも可能になる。
【００２９】スイッチＳ１〜Ｓ３は、上述したように他
端が電源ＶＤＤに接続されているため、電力供給後にス
イッチＳ１〜Ｓ３のうち所定のスイッチがオン状態にな
ると、オン状態のスイッチを介して電力が所定のクロッ
クド・ゲートＣＧ１〜ＣＧ３の入力ＣＮＴに供給され
る。これにより、電力供給後にスイッチＳ１〜Ｓ３のう
ち所定のスイッチがオン状態になると、出力段１３が起
動してオン状態のスイッチの数に対応する駆動能力で発
振パルスＰを増幅して出力する。
端が電源ＶＤＤに接続されているため、電力供給後にス
イッチＳ１〜Ｓ３のうち所定のスイッチがオン状態にな
ると、オン状態のスイッチを介して電力が所定のクロッ
クド・ゲートＣＧ１〜ＣＧ３の入力ＣＮＴに供給され
る。これにより、電力供給後にスイッチＳ１〜Ｓ３のう
ち所定のスイッチがオン状態になると、出力段１３が起
動してオン状態のスイッチの数に対応する駆動能力で発
振パルスＰを増幅して出力する。
【００３０】制御回路１６は、遅延回路１５のスイッチ
Ｓｗ１〜Ｓｗ３及びスイッチＳ１〜Ｓ３をそれぞれ制御
することにより、遅延回路１５及び出力段１３の動作制
御を行う。すなわち、制御回路１６は、電源ＶＤＤより
電力が供給されると、メモリ１７に予め記録された設定
データに基づいて制御信号φＳ１、φＳ２、φＳ３をス
イッチＳｗ１〜Ｓｗ３にそれぞれ出力することにより、
各スイッチＳｗ１〜Ｓｗ３の接続状態を制御する。これ
により、制御回路１６は、遅延回路１５より供給される
起動信号φＥＮが電力供給開始時からハイレベルに立ち
上がるまでの遅延時間を予め定められた時間に設定する
ことができる。
Ｓｗ１〜Ｓｗ３及びスイッチＳ１〜Ｓ３をそれぞれ制御
することにより、遅延回路１５及び出力段１３の動作制
御を行う。すなわち、制御回路１６は、電源ＶＤＤより
電力が供給されると、メモリ１７に予め記録された設定
データに基づいて制御信号φＳ１、φＳ２、φＳ３をス
イッチＳｗ１〜Ｓｗ３にそれぞれ出力することにより、
各スイッチＳｗ１〜Ｓｗ３の接続状態を制御する。これ
により、制御回路１６は、遅延回路１５より供給される
起動信号φＥＮが電力供給開始時からハイレベルに立ち
上がるまでの遅延時間を予め定められた時間に設定する
ことができる。
【００３１】次に、制御回路１６は、遅延回路１５より
供給される起動信号φＥＮがハイレベルに立ち上がる
と、メモリ１７に予め保存された設定データに基づいて
制御信号φＣｔ１、φＣｔ２、φＣｔ３をスイッチＳ１
〜Ｓ３にそれぞれ出力し、所定の数のスイッチをオン状
態に制御する。これにより、制御回路１６は、出力段１
３の駆動能力を設定すると同時に出力段１３を起動させ
る。これらにより、制御回路１６は、電力の供給が開始
されると、予め定められた設定データに基づき起動信号
φＥＮがハイレベルに立ち上がるまでの遅延時間を設定
し、この遅延時間が経過したタイミングで出力段１３を
所定の駆動能力で起動させる。すなわち、この圧電発振
器１０においては、電力供給開始後すぐに起動する発振
段２に対して、出力段１３が制御回路１６により予め定
められた遅延時間だけ遅れて起動する。
供給される起動信号φＥＮがハイレベルに立ち上がる
と、メモリ１７に予め保存された設定データに基づいて
制御信号φＣｔ１、φＣｔ２、φＣｔ３をスイッチＳ１
〜Ｓ３にそれぞれ出力し、所定の数のスイッチをオン状
態に制御する。これにより、制御回路１６は、出力段１
３の駆動能力を設定すると同時に出力段１３を起動させ
る。これらにより、制御回路１６は、電力の供給が開始
されると、予め定められた設定データに基づき起動信号
φＥＮがハイレベルに立ち上がるまでの遅延時間を設定
し、この遅延時間が経過したタイミングで出力段１３を
所定の駆動能力で起動させる。すなわち、この圧電発振
器１０においては、電力供給開始後すぐに起動する発振
段２に対して、出力段１３が制御回路１６により予め定
められた遅延時間だけ遅れて起動する。
【００３２】また、制御回路１６は、入力端子として、
設定データ入力用の入力端子（設定情報入力用の入力端
子）ＣＮＴ１、ＣＮＴ２、ＣＮＴ３と、出力停止信号入
力用の入力端子（出力停止用の入力端子）ＯＥを備えて
いる。すなわち、制御回路１６は、設定データ入力用の
入力端子ＣＮＴ１〜ＣＮＴ３を介して設定データを入力
すると、メモリ１７に保持された設定データを新たに供
給された設定データに更新する。これにより、この圧電
発振器１０は、電力が供給されてから出力段１３が起動
を開始するまでの遅延時間や、出力段１３の駆動能力を
変更することが可能になっている。なお、ここでは、ス
イッチＳｗ１〜Ｓｗ３及びスイッチＳ１〜Ｓ３に対応し
て３つの設定用入力端子ＣＮＴ１〜ＣＮＴ３を配置し
て、設定データをパラレルデータにより入力する場合に
ついて述べたが、設定データ入力用の入力端子を１つに
して、設定データをシリアルデータで入力してもよい。
また、制御回路１６は、出力段１３の起動後に出力停止
信号入力用の入力端子ＯＥを介して外部より出力停止信
号φＯＥを入力すると、出力段１３のスイッチＳ１〜Ｓ
３を強制的にオフ状態に制御して出力段１３の動作を停
止させる。これにより、この圧電発振器１０は、この圧
電発振器１０を使用するユーザが希望するタイミングで
圧電発振器１０からの発振パルスの出力を停止させるこ
とが可能になっている。
設定データ入力用の入力端子（設定情報入力用の入力端
子）ＣＮＴ１、ＣＮＴ２、ＣＮＴ３と、出力停止信号入
力用の入力端子（出力停止用の入力端子）ＯＥを備えて
いる。すなわち、制御回路１６は、設定データ入力用の
入力端子ＣＮＴ１〜ＣＮＴ３を介して設定データを入力
すると、メモリ１７に保持された設定データを新たに供
給された設定データに更新する。これにより、この圧電
発振器１０は、電力が供給されてから出力段１３が起動
を開始するまでの遅延時間や、出力段１３の駆動能力を
変更することが可能になっている。なお、ここでは、ス
イッチＳｗ１〜Ｓｗ３及びスイッチＳ１〜Ｓ３に対応し
て３つの設定用入力端子ＣＮＴ１〜ＣＮＴ３を配置し
て、設定データをパラレルデータにより入力する場合に
ついて述べたが、設定データ入力用の入力端子を１つに
して、設定データをシリアルデータで入力してもよい。
また、制御回路１６は、出力段１３の起動後に出力停止
信号入力用の入力端子ＯＥを介して外部より出力停止信
号φＯＥを入力すると、出力段１３のスイッチＳ１〜Ｓ
３を強制的にオフ状態に制御して出力段１３の動作を停
止させる。これにより、この圧電発振器１０は、この圧
電発振器１０を使用するユーザが希望するタイミングで
圧電発振器１０からの発振パルスの出力を停止させるこ
とが可能になっている。
【００３３】（１−２） 遅延時間の設定動作 次に、この圧電発振器１０の出力段１３の遅延時間を最
適値に設定する際の設定動作について図５を参照しなが
ら説明する。先ず、外部の調整回路２０を操作すること
により、スイッチＳ１〜Ｓ３及びスイッチＳｗ１〜Ｓｗ
３の接続状態を設定する設定データを調整回路２０に設
定する。ここで、スイッチＳ１〜Ｓ３の設定は、出力段
１３に必要とされる駆動能力に基づいて一義的に設定さ
れる。これに対して、スイッチＳｗ１〜Ｓｗ３の設定、
すなわち、出力段１３の起動を遅延させる遅延時間は、
出力段１３に生じる電源ノイズが発振段２の起動に影響
を与えなくなった後に出力段１３が起動するように設定
する必要があるため、この時間は発振段２のインバータ
ＩＮＶ１の起動特性や出力段３の駆動能力等に応じて設
定する必要がある。このため、スイッチＳｗ１〜Ｓｗ３
のうちオンにするスイッチの設定については、圧電発振
器１０の出力信号をモニタしながら、異常発振や不発振
が生じないか否かを確認しながら最適な設定を求める方
法をとる。
適値に設定する際の設定動作について図５を参照しなが
ら説明する。先ず、外部の調整回路２０を操作すること
により、スイッチＳ１〜Ｓ３及びスイッチＳｗ１〜Ｓｗ
３の接続状態を設定する設定データを調整回路２０に設
定する。ここで、スイッチＳ１〜Ｓ３の設定は、出力段
１３に必要とされる駆動能力に基づいて一義的に設定さ
れる。これに対して、スイッチＳｗ１〜Ｓｗ３の設定、
すなわち、出力段１３の起動を遅延させる遅延時間は、
出力段１３に生じる電源ノイズが発振段２の起動に影響
を与えなくなった後に出力段１３が起動するように設定
する必要があるため、この時間は発振段２のインバータ
ＩＮＶ１の起動特性や出力段３の駆動能力等に応じて設
定する必要がある。このため、スイッチＳｗ１〜Ｓｗ３
のうちオンにするスイッチの設定については、圧電発振
器１０の出力信号をモニタしながら、異常発振や不発振
が生じないか否かを確認しながら最適な設定を求める方
法をとる。
【００３４】次に、圧電発振器１０の電源投入と同時
に、調整回路２０に保持されている設定データを設定用
端子ＣＮＴ１〜ＣＮＴ３を介して圧電発振器１０の制御
回路１６に供給し、制御回路１６を介してメモリ１７に
保持された設定データを新たな設定データに更新する。
このように、圧電発振器１０の電源投入と同時に新たな
設定データを制御回路１６に供給することにより、発振
段２の発振開始前にメモリ１７に保持された設定データ
を新たな設定データに更新することができる。これによ
り、新たな設定データに基づく圧電発振器１０の起動特
性をすぐにモニタすることができる。また、この場合、
メモリ１７に未だ設定データが記録されていない場合で
あっても、発振段２の発振開始前にメモリ１７に設定デ
ータを記録できるため、設定データが記録されていない
ことによる圧電発振器１０の誤動作を回避することがで
きる。
に、調整回路２０に保持されている設定データを設定用
端子ＣＮＴ１〜ＣＮＴ３を介して圧電発振器１０の制御
回路１６に供給し、制御回路１６を介してメモリ１７に
保持された設定データを新たな設定データに更新する。
このように、圧電発振器１０の電源投入と同時に新たな
設定データを制御回路１６に供給することにより、発振
段２の発振開始前にメモリ１７に保持された設定データ
を新たな設定データに更新することができる。これによ
り、新たな設定データに基づく圧電発振器１０の起動特
性をすぐにモニタすることができる。また、この場合、
メモリ１７に未だ設定データが記録されていない場合で
あっても、発振段２の発振開始前にメモリ１７に設定デ
ータを記録できるため、設定データが記録されていない
ことによる圧電発振器１０の誤動作を回避することがで
きる。
【００３５】次に、調整回路２０によるモニタ結果に基
づいて、発振開始時の出力信号の発振周波数を測定し、
異常発振または不発振等が生じていた場合は、スイッチ
Ｓｗ１〜Ｓｗ３の設定を変更する設定データを調整回路
２０に再設定し、上述の動作を繰り返す。この結果、圧
電発振器１０の出力信号の異常発振または不発振等が生
じなくなり、かつ、圧電発振器１０の安定した起動特性
が得られたことを確認し、遅延時間の設定を終了する。
このようにして、複数の遅延時間の候補の中から所望の
遅延時間を簡易に選択でき、最適な遅延時間を設定する
ことができる。なお、制御回路１６のメモリ１７は、不
揮発性タイプの一回のみ書き込み可能なタイプであって
もよく、この場合は、遅延時間の設定時は、制御回路１
６がメモリ１７に保持された設定データに代えて、調整
回路２０に保持された設定データに基づき各スイッチＳ
ｗ１〜Ｓｗ３を制御するようにする。そして、最適な遅
延時間が得られた後、対応する設定データをメモリ１７
に記録することにより、最適な遅延時間を設定すること
ができる。
づいて、発振開始時の出力信号の発振周波数を測定し、
異常発振または不発振等が生じていた場合は、スイッチ
Ｓｗ１〜Ｓｗ３の設定を変更する設定データを調整回路
２０に再設定し、上述の動作を繰り返す。この結果、圧
電発振器１０の出力信号の異常発振または不発振等が生
じなくなり、かつ、圧電発振器１０の安定した起動特性
が得られたことを確認し、遅延時間の設定を終了する。
このようにして、複数の遅延時間の候補の中から所望の
遅延時間を簡易に選択でき、最適な遅延時間を設定する
ことができる。なお、制御回路１６のメモリ１７は、不
揮発性タイプの一回のみ書き込み可能なタイプであって
もよく、この場合は、遅延時間の設定時は、制御回路１
６がメモリ１７に保持された設定データに代えて、調整
回路２０に保持された設定データに基づき各スイッチＳ
ｗ１〜Ｓｗ３を制御するようにする。そして、最適な遅
延時間が得られた後、対応する設定データをメモリ１７
に記録することにより、最適な遅延時間を設定すること
ができる。
【００３６】（１−３） 実施形態の効果 本実施形態に係る圧電発振器１０は、予め定めた遅延時
間だけ出力段１３を発振段２より遅れて起動させること
により、電源投入時に出力段１３に生じる電源ノイズを
回避して発振段２の起動特性を安定させることができ、
発振パルスの発振安定性を高くすることができる。ま
た、出力段１３を複数のクロックド・ゲートを並列接続
して構成したことにより、出力段１３の駆動能力をユー
ザーが要望する様々な駆動能力に変更することができ
る。このため、従来のようにユーザ毎に圧電発振器を作
成する必要がなく、この圧電発振器１０で様々なユーザ
に対応することができる。
間だけ出力段１３を発振段２より遅れて起動させること
により、電源投入時に出力段１３に生じる電源ノイズを
回避して発振段２の起動特性を安定させることができ、
発振パルスの発振安定性を高くすることができる。ま
た、出力段１３を複数のクロックド・ゲートを並列接続
して構成したことにより、出力段１３の駆動能力をユー
ザーが要望する様々な駆動能力に変更することができ
る。このため、従来のようにユーザ毎に圧電発振器を作
成する必要がなく、この圧電発振器１０で様々なユーザ
に対応することができる。
【００３７】（２） 変形例 （２−１） 第１変形例 上述の実施形態においては、遅延回路１５の時定数を変
更するために、コンデンサ及びスイッチの組み合わせを
３組配置する場合について述べたが、本発明はこれに限
らず、必要とされる遅延時間の候補の数に応じてコンデ
ンサ及びスイッチの組み合わせの数を増減してもよい。
また、出力段１３を構成するクロックド・ゲートの数を
増減してもよい。この場合、クロックド・ゲートを制御
するスイッチについても増減することになる。
更するために、コンデンサ及びスイッチの組み合わせを
３組配置する場合について述べたが、本発明はこれに限
らず、必要とされる遅延時間の候補の数に応じてコンデ
ンサ及びスイッチの組み合わせの数を増減してもよい。
また、出力段１３を構成するクロックド・ゲートの数を
増減してもよい。この場合、クロックド・ゲートを制御
するスイッチについても増減することになる。
【００３８】（２−２） 第２変形例 上述の実施形態においては、遅延回路１５を１個のプル
アップ抵抗と、複数のコンデンサと、各コンデンサの接
続／非接続を制御するスイッチにより構成する場合につ
いて述べたが、本発明はこれに限らず、遅延回路１５と
して、各スイッチの接続状態に応じて時定数が変化する
回路を広く適用することができる。この場合、例えば、
図６に示すように、遅延回路１５として、１個のコンデ
ンサＣと、並列接続されたｍ個のプルアップ抵抗Ｒｐｕ
ｊ（ｊ＝１、２、……、ｍ）と、各プルアップ抵抗Ｒｐ
ｕｊの接続／非接続を制御するｍ個のスイッチＳｗｊ
（ｊ＝１、２、……、ｍ）により構成する回路でもよ
い。さらにこの場合、図７に示すように、スイッチＳｗ
ｊをＰＭＯＳトランジスタＴｒｊ（ｊ＝１、２、……、
ｍ）に置き換えて、このＰＭＯＳトランジスタＴｒｊの
オン抵抗をプルアップ抵抗Ｒｐｕｊとして使用してもよ
い。これにより、遅延回路１５の素子数を低減すること
ができ、回路構成を簡易にすることができる。
アップ抵抗と、複数のコンデンサと、各コンデンサの接
続／非接続を制御するスイッチにより構成する場合につ
いて述べたが、本発明はこれに限らず、遅延回路１５と
して、各スイッチの接続状態に応じて時定数が変化する
回路を広く適用することができる。この場合、例えば、
図６に示すように、遅延回路１５として、１個のコンデ
ンサＣと、並列接続されたｍ個のプルアップ抵抗Ｒｐｕ
ｊ（ｊ＝１、２、……、ｍ）と、各プルアップ抵抗Ｒｐ
ｕｊの接続／非接続を制御するｍ個のスイッチＳｗｊ
（ｊ＝１、２、……、ｍ）により構成する回路でもよ
い。さらにこの場合、図７に示すように、スイッチＳｗ
ｊをＰＭＯＳトランジスタＴｒｊ（ｊ＝１、２、……、
ｍ）に置き換えて、このＰＭＯＳトランジスタＴｒｊの
オン抵抗をプルアップ抵抗Ｒｐｕｊとして使用してもよ
い。これにより、遅延回路１５の素子数を低減すること
ができ、回路構成を簡易にすることができる。
【００３９】（２−３） 第３変形例 上述の実施形態においては、制御回路１６が出力段１３
を起動させる場合について述べたが、本発明はこれに限
らず、例えば、図８及び図９に示すように、起動信号φ
ＥＮを出力段１３の各クロックド・ゲートの入力ＣＮＴ
に供給し、起動信号φＥＮにより出力段１３を直接起動
させるようにしてもよい。ここで、図９に示す圧電発振
器４０は、遅延回路１５を、第２変形例で述べたように
１個のコンデンサＣと、ｍ個のプルアップ抵抗Ｒｐｕｊ
と、ｍ個のスイッチＳｗｊにより構成した場合に、起動
信号φＥＮ及び出力停止信号φＯＥにより出力段１３を
直接制御する場合の圧電発振器の回路図である。また、
起動信号φＥＮにより出力段１３を直接起動させる場
合、制御回路は、出力段１３に必要とされる駆動能力に
対応する数のクロックド・ゲートの入力ＣＮＴに接続さ
れるスイッチを出力段１３の起動前にオン状態にしてお
くことが必要になる。このため、例えば、遅延回路１５
のスイッチと出力段１３のクロックド・ゲートの入力Ｃ
ＮＴに接続されるスイッチをそれぞれ対応させておき、
遅延回路１５のあるスイッチがオン状態になると、対応
するクロックド・ゲートの入力ＣＮＴに接続されるスイ
ッチがオン状態になるという構成にする方法などが考え
られる。
を起動させる場合について述べたが、本発明はこれに限
らず、例えば、図８及び図９に示すように、起動信号φ
ＥＮを出力段１３の各クロックド・ゲートの入力ＣＮＴ
に供給し、起動信号φＥＮにより出力段１３を直接起動
させるようにしてもよい。ここで、図９に示す圧電発振
器４０は、遅延回路１５を、第２変形例で述べたように
１個のコンデンサＣと、ｍ個のプルアップ抵抗Ｒｐｕｊ
と、ｍ個のスイッチＳｗｊにより構成した場合に、起動
信号φＥＮ及び出力停止信号φＯＥにより出力段１３を
直接制御する場合の圧電発振器の回路図である。また、
起動信号φＥＮにより出力段１３を直接起動させる場
合、制御回路は、出力段１３に必要とされる駆動能力に
対応する数のクロックド・ゲートの入力ＣＮＴに接続さ
れるスイッチを出力段１３の起動前にオン状態にしてお
くことが必要になる。このため、例えば、遅延回路１５
のスイッチと出力段１３のクロックド・ゲートの入力Ｃ
ＮＴに接続されるスイッチをそれぞれ対応させておき、
遅延回路１５のあるスイッチがオン状態になると、対応
するクロックド・ゲートの入力ＣＮＴに接続されるスイ
ッチがオン状態になるという構成にする方法などが考え
られる。
【００４０】特に、図８及び図９に示すように、出力段
１３の駆動能力が単一の圧電発振器の場合、すなわち、
出力段１３を構成する単数または複数のクロックド・ゲ
ートを全て駆動させる圧電発振器の場合は、起動信号φ
ＥＮ及び出力停止信号φＯＥを直接クロックド・ゲート
に供給する構成にしてもよい。この場合、制御回路（選
択回路）１６Ａは、遅延回路１５のスイッチを制御する
だけでよいため、制御回路１６Ａの構成を簡略化するこ
とができる。なお、図８に示す圧電発振器３０におい
て、出力停止信号φＯＥにより出力段１３の駆動を直接
停止させる場合は、出力停止信号φＯＥに対する応答性
を確保するため、圧電発振器３０の起動完了後は遅延回
路１５のスイッチを全てオフ状態にすることが望まし
い。
１３の駆動能力が単一の圧電発振器の場合、すなわち、
出力段１３を構成する単数または複数のクロックド・ゲ
ートを全て駆動させる圧電発振器の場合は、起動信号φ
ＥＮ及び出力停止信号φＯＥを直接クロックド・ゲート
に供給する構成にしてもよい。この場合、制御回路（選
択回路）１６Ａは、遅延回路１５のスイッチを制御する
だけでよいため、制御回路１６Ａの構成を簡略化するこ
とができる。なお、図８に示す圧電発振器３０におい
て、出力停止信号φＯＥにより出力段１３の駆動を直接
停止させる場合は、出力停止信号φＯＥに対する応答性
を確保するため、圧電発振器３０の起動完了後は遅延回
路１５のスイッチを全てオフ状態にすることが望まし
い。
【００４１】また、このように出力停止信号φＯＥを出
力停止信号入力用の入力端子ＯＥを介して出力段１３に
直接供給する構成の場合は、この入力端子ＯＥが開放状
態の時に端子電圧が不確定になるのを避けるため端子電
位設定用の抵抗が必要になる。このため、図８ではプル
アップ抵抗Ｒｐｕを端子電位設定用の抵抗としても使用
している。また、図９では出力停止信号入力用の入力端
子ＯＥに常時接続されているプルアップ抵抗Ｒｐｕ０を
設けることにより、スイッチＳｗｊ（ｊ＝１、２、…
…、ｍ）を全てオフ状態にした際に端子電圧が不確定に
なるのを回避している。なお、図９に示す圧電発振器４
０において、オン状態のスイッチＳｗｊに接続されるプ
ルアップ抵抗Ｒｐｕｊの合成抵抗値が小さいとプルアッ
プ能力、すなわち、端子電圧の安定度は向上する。しか
し、出力停止信号入力用の入力端子ＯＥにディジタル信
号としてローレベルの信号を印加した際にこのプルアッ
プ抵抗を介して電源ＶＤＤからグランドＧＮＤへの電流
経路が形成されてしまい、消費電力削減の観点から好ま
しくない。従って、消費電力削減の観点からも、圧電発
振器４０の起動完了後は遅延回路１５のスイッチＳｗｊ
を全てオフ状態にしてプルアップ抵抗Ｒｐｕ１〜Ｒｐｕ
ｍを切り離すことが望ましい。
力停止信号入力用の入力端子ＯＥを介して出力段１３に
直接供給する構成の場合は、この入力端子ＯＥが開放状
態の時に端子電圧が不確定になるのを避けるため端子電
位設定用の抵抗が必要になる。このため、図８ではプル
アップ抵抗Ｒｐｕを端子電位設定用の抵抗としても使用
している。また、図９では出力停止信号入力用の入力端
子ＯＥに常時接続されているプルアップ抵抗Ｒｐｕ０を
設けることにより、スイッチＳｗｊ（ｊ＝１、２、…
…、ｍ）を全てオフ状態にした際に端子電圧が不確定に
なるのを回避している。なお、図９に示す圧電発振器４
０において、オン状態のスイッチＳｗｊに接続されるプ
ルアップ抵抗Ｒｐｕｊの合成抵抗値が小さいとプルアッ
プ能力、すなわち、端子電圧の安定度は向上する。しか
し、出力停止信号入力用の入力端子ＯＥにディジタル信
号としてローレベルの信号を印加した際にこのプルアッ
プ抵抗を介して電源ＶＤＤからグランドＧＮＤへの電流
経路が形成されてしまい、消費電力削減の観点から好ま
しくない。従って、消費電力削減の観点からも、圧電発
振器４０の起動完了後は遅延回路１５のスイッチＳｗｊ
を全てオフ状態にしてプルアップ抵抗Ｒｐｕ１〜Ｒｐｕ
ｍを切り離すことが望ましい。
【００４２】（２−４） 第４変形例 上述の実施形態においては、遅延回路１５において、ス
イッチにより接続／非接続が制御される複数のコンデン
サまたはプルアップ抵抗が並列接続されている場合につ
いて述べたが、本発明はこれに限らず、スイッチにより
接続／非接続が制御される複数のコンデンサまたはプル
アップ抵抗が直列接続されていてもよい。ここで、図１
０は、スイッチＳｗｊ（ｊ＝１、２、……、ｍ）により
接続／非接続が制御されるコンデンサＣｊ（ｊ＝１、
２、……、ｍ）を直列接続して遅延回路１５を構成した
場合の圧電発振器５０のブロック図である。この場合、
起動信号φＥＮの遅延時間を長く設定する場合は、直列
接続するコンデンサの数を減らすことになる。
イッチにより接続／非接続が制御される複数のコンデン
サまたはプルアップ抵抗が並列接続されている場合につ
いて述べたが、本発明はこれに限らず、スイッチにより
接続／非接続が制御される複数のコンデンサまたはプル
アップ抵抗が直列接続されていてもよい。ここで、図１
０は、スイッチＳｗｊ（ｊ＝１、２、……、ｍ）により
接続／非接続が制御されるコンデンサＣｊ（ｊ＝１、
２、……、ｍ）を直列接続して遅延回路１５を構成した
場合の圧電発振器５０のブロック図である。この場合、
起動信号φＥＮの遅延時間を長く設定する場合は、直列
接続するコンデンサの数を減らすことになる。
【００４３】（２−５） 第５変形例 上述の実施形態においては、複数のスイッチの接続状態
に応じて時定数が変化する遅延回路１５を用いることに
より、起動信号φＥＮの遅延時間を所望の値に設定する
場合について述べたが、本発明はこれに限らず、図１１
に示すように、遅延回路１５をＲＣ発振回路１５ａとカ
ウンタ１５ｂで構成してもよい。すなわち、遅延回路１
５においては、この圧電発振器６０に電源が投入される
と、ＲＣ発振回路１５ａが発振パルスを生成し、この発
振パルスをカウンタ１５ｂがカウントする。そして、カ
ウンタ１５ｂのカウント値が事前に設定された設定値に
なると、ハイレベルの起動信号φＥＮを出力する。ま
た、起動信号φＥＮは、ＲＣ発振回路１５ａの動作を停
止する機能を有している。これにより、制御回路１６に
よりカウンタ１５ｂの設定値を変更することにより、出
力段１３の起動遅延時間を所望の時間に変更することが
できる。また、この場合、ＲＣ発振回路１５ａを発振段
２で代用して、発振段２の発振パルスＰをカウンタ１５
ｂでカウントする構成にしてもよい。なお、ＲＣ発振回
路１５ａを発振段２で代用する場合は、カウンタ１５ｂ
のカウント機能を起動信号φＥＮを出力した以降は停止
する。
に応じて時定数が変化する遅延回路１５を用いることに
より、起動信号φＥＮの遅延時間を所望の値に設定する
場合について述べたが、本発明はこれに限らず、図１１
に示すように、遅延回路１５をＲＣ発振回路１５ａとカ
ウンタ１５ｂで構成してもよい。すなわち、遅延回路１
５においては、この圧電発振器６０に電源が投入される
と、ＲＣ発振回路１５ａが発振パルスを生成し、この発
振パルスをカウンタ１５ｂがカウントする。そして、カ
ウンタ１５ｂのカウント値が事前に設定された設定値に
なると、ハイレベルの起動信号φＥＮを出力する。ま
た、起動信号φＥＮは、ＲＣ発振回路１５ａの動作を停
止する機能を有している。これにより、制御回路１６に
よりカウンタ１５ｂの設定値を変更することにより、出
力段１３の起動遅延時間を所望の時間に変更することが
できる。また、この場合、ＲＣ発振回路１５ａを発振段
２で代用して、発振段２の発振パルスＰをカウンタ１５
ｂでカウントする構成にしてもよい。なお、ＲＣ発振回
路１５ａを発振段２で代用する場合は、カウンタ１５ｂ
のカウント機能を起動信号φＥＮを出力した以降は停止
する。
【００４４】（２−６） 第６変形例 また、上述の実施形態においては、圧電発振器を構成す
る構成部品の実装状態については言及していなかった
が、この圧電発振器は、電源投入時の電源ノイズを低減
して発振パルスを確実に発振することができるので、圧
電発振器を構成する素子などを集積化でき、例えば、圧
電振動子を除く回路部を集積化（ＩＣ化）した圧電発振
器をセラミックパッケージやプラスチックパッケージに
よりワンパッケージ化することができる。これにより、
圧電発振器を小型化することができ、かつ、部品点数を
削減して組立工数及び製造コストを削減することができ
る。
る構成部品の実装状態については言及していなかった
が、この圧電発振器は、電源投入時の電源ノイズを低減
して発振パルスを確実に発振することができるので、圧
電発振器を構成する素子などを集積化でき、例えば、圧
電振動子を除く回路部を集積化（ＩＣ化）した圧電発振
器をセラミックパッケージやプラスチックパッケージに
よりワンパッケージ化することができる。これにより、
圧電発振器を小型化することができ、かつ、部品点数を
削減して組立工数及び製造コストを削減することができ
る。
【００４５】（２−７） 第７変形例 上述の実施形態においては、本発明に係る圧電発振器を
使用する機器については言及していなかったが、この圧
電発振器は、無線通信装置や電子機器に内蔵される圧電
発振器に広く適用することができる。特に、携帯無線通
信装置に搭載される圧電発振器は、バッテリセーブの観
点から間欠受信時は間欠発振を行うため、異常発振や不
発振が問題となる。このため、本発明に係る圧電発振器
を携帯無線通信装置の圧電発振器として使用することは
好適である。
使用する機器については言及していなかったが、この圧
電発振器は、無線通信装置や電子機器に内蔵される圧電
発振器に広く適用することができる。特に、携帯無線通
信装置に搭載される圧電発振器は、バッテリセーブの観
点から間欠受信時は間欠発振を行うため、異常発振や不
発振が問題となる。このため、本発明に係る圧電発振器
を携帯無線通信装置の圧電発振器として使用することは
好適である。
【００４６】
【発明の効果】上述したように本発明の圧電発振器は、
電源投入時の電源ノイズを低減して起動特性を安定させ
ることができ、発振安定性を高くすることができる。
電源投入時の電源ノイズを低減して起動特性を安定させ
ることができ、発振安定性を高くすることができる。
【図１】 本発明の実施形態に係る圧電発振器のブロッ
ク図である。
ク図である。
【図２】 前記圧電発振器の出力段と出力段起動遅延回
路の回路構成を示すブロック図である。
路の回路構成を示すブロック図である。
【図３】 クロックド・ゲートの回路図である。
【図４】 前記クロックド・ゲートの真理値表である。
【図５】 遅延時間の設定動作に供する前記圧電発振器
のブロック図である。
のブロック図である。
【図６】 第２変形例に係る圧電発振器のブロック図で
ある。
ある。
【図７】 第２変形例に係る圧電発振器のブロック図で
ある。
ある。
【図８】 第３変形例に係る圧電発振器のブロック図で
ある。
ある。
【図９】 第３変形例に係る圧電発振器のブロック図で
ある。
ある。
【図１０】 第４変形例に係る圧電発振器のブロック図
である。
である。
【図１１】 第５変形例に係る圧電発振器のブロック図
である。
である。
【図１２】 電子機器に使用される従来の圧電発振器の
ブロック図である。
ブロック図である。
【図１３】 前記圧電発振器の回路図である。
【図１４】 前記圧電発振器の発振段及び出力段のイン
バータの回路図である。
バータの回路図である。
１、１０、３０、４０、５０、６０……圧電発振器、 ２……発振段、 ３、１３……出力段、 １４……出力段起動遅延回路（起動遅延手段）、 １５……遅延回路、 １５ａ……ＲＣ発振回路、 １５ｂ……カウンタ、 １６……制御回路（選択手段、起動手段）、 １６Ａ……制御回路（選択手段）、 １７……メモリ、 ２０……調整回路、 Ｃ、Ｃ１〜Ｃｍ……コンデンサ（容量素子）、 Ｐ……発振パルス、 Ｘ……圧電振動子、 ＯＥ……出力停止信号入力用の入力端子（出力停止用の
入力端子） Ｓ１〜Ｓｎ、Ｓｗ１〜Ｓｗｍ……スイッチ（スイッチ手
段）、 ＣＧ１〜ＣＧｎ……クロックド・ゲート、 Ｒｐｕ、Ｒｐｕ０〜Ｒｐｕｍ……プルアップ抵抗（抵抗
素子）、 Ｔｒ１〜Ｔｒｍ……ＰＭＯＳトランジスタ（トランジス
タ）、 ＣＮＴ１〜ＣＮＴｍ……設定データ入力用の入力端子
（設定情報入力用の入力端子）、 φＥＮ……起動信号、 φＯＥ……出力停止信号
入力端子） Ｓ１〜Ｓｎ、Ｓｗ１〜Ｓｗｍ……スイッチ（スイッチ手
段）、 ＣＧ１〜ＣＧｎ……クロックド・ゲート、 Ｒｐｕ、Ｒｐｕ０〜Ｒｐｕｍ……プルアップ抵抗（抵抗
素子）、 Ｔｒ１〜Ｔｒｍ……ＰＭＯＳトランジスタ（トランジス
タ）、 ＣＮＴ１〜ＣＮＴｍ……設定データ入力用の入力端子
（設定情報入力用の入力端子）、 φＥＮ……起動信号、 φＯＥ……出力停止信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J043 AA06 AA12 AA26 EE01 LL04 5J079 AA04 BA21 EA02 EA05 FA14 FA21 FB03 FB04 FB23 FB37 FB39 FB48 GA04 GA09 KA00
Claims (16)
- 【請求項１】 圧電振動子を励振して発振パルスを生成
する発振段と、 前記発振パルスを増幅して出力する出力段と、 複数の遅延時間の候補を有し、前記複数の遅延時間の中
から選択された遅延時間だけ前記出力段を前記発振段よ
り遅れて起動させる起動遅延手段とを備えることを特徴
とする圧電発振器。 - 【請求項２】 請求項１記載の圧電発振器において、 前記起動遅延手段は、 予め設定された設定情報に基づいて前記複数の遅延時間
の中から所定の遅延時間を選択する選択手段と、 前記選択された遅延時間に応じて起動信号を徐々に立ち
上げて出力する遅延手段と、 前記起動信号の値に応じて前記出力段を起動させる起動
手段とを有することを特徴とする圧電発振器。 - 【請求項３】 請求項１記載の圧電発振器において、 前記起動遅延手段は、 予め設定された設定情報に基づいて前記複数の遅延時間
の候補の中から対応する遅延時間を選択する選択手段
と、 前記選択された遅延時間に応じて起動信号を徐々に立ち
上げて出力する遅延手段とを有し、 前記出力段は、前記起動信号の値に応じて起動すること
を特徴とする圧電発振器。 - 【請求項４】 請求項２または請求項３に記載の圧電発
振器において、 前記遅延手段は、 抵抗素子と、 複数の容量素子と、 前記複数の容量素子にそれぞれ接続された複数のスイッ
チ手段とを有し、 前記選択手段は、前記設定情報に基づいて前記複数のス
イッチ手段を制御することにより、前記遅延手段の時定
数を前記選択された遅延時間に対応する値に設定するこ
とを特徴とする圧電発振器。 - 【請求項５】 請求項２または請求項３に記載の圧電発
振器において、 前記遅延手段は、 容量素子と、 複数の抵抗素子と、 前記複数の抵抗素子にそれぞれ接続された複数のスイッ
チ手段とを有し、 前記選択手段は、前記設定情報に基づいて前記複数のス
イッチ手段を制御することにより、前記遅延手段の時定
数を前記選択された遅延時間に対応する値に設定するこ
とを特徴とする圧電発振器。 - 【請求項６】 請求項５記載の圧電発振器において、 前記スイッチ手段は、トランジスタであり、 前記抵抗素子は、前記トランジスタのオン抵抗であるこ
とを特徴とする圧電発振器。 - 【請求項７】 請求項１記載の圧電発振器において、 前記起動遅延手段は、 予め設定された設定情報に基づいて前記複数の遅延時間
の中から所定の遅延時間を選択する選択手段と、 前記発振段が起動してから前記選択された遅延時間経過
後に起動信号を出力する遅延手段と、 前記起動信号の値に応じて前記出力段を起動させる起動
手段とを有することを特徴とする圧電発振器。 - 【請求項８】 請求項１記載の圧電発振器において、 前記起動遅延手段は、 予め設定された設定情報に基づいて前記複数の遅延時間
の中から所定の遅延時間を選択する選択手段と、 前記発振段が起動してから前記選択された遅延時間経過
後に起動信号を出力する遅延手段とを有し、 前記出力段は、前記起動信号の値に応じて起動すること
を特徴とする圧電発振器。 - 【請求項９】 請求項７または請求項８に記載の圧電発
振器において、 前記遅延手段は、 遅延時間設定用の発振パルスを生成する発振回路と、 前記遅延時間設定用の発振パルスをカウントし、カウン
ト数が予め定められた設定値に達すると、前記起動信号
の信号レベルを切り換えるカウンタとを有し、 前記選択手段は、前記設定情報に基づいて前記カウンタ
の設定値を前記選択された遅延時間に対応する値に設定
することを特徴とする圧電発振器。 - 【請求項１０】 請求項９記載の圧電発振器において、 前記発振回路は前記発振段であることを特徴とする圧電
発振器。 - 【請求項１１】 請求項２または請求項７に記載の圧電
発振器において、 前記出力段は、複数のクロックド・ゲートが並列接続さ
れて構成され、 前記起動手段は、 前記起動信号の値に応じて、予め設定された設定情報に
基づいて前記複数のクロックド・ゲートの中から所定の
クロックド・ゲートを動作させることにより、前記出力
段を起動させることを特徴とする圧電発振器。 - 【請求項１２】 請求項２乃至請求項１１のいずれかに
記載の圧電発振器において、 前記選択手段は、 設定情報入力用の入力端子を有し、 前記設定情報入力用の入力端子を介して新たな設定情報
を入力した場合は、前記予め設定された設定情報を前記
新たな設定情報に更新することを特徴とする圧電発振
器。 - 【請求項１３】 請求項２、請求項７または請求項１１
のいずれかに記載の圧電発振器において、 前記起動手段は、 出力停止用の入力端子を有し、 前記出力段を起動させた後に、前記出力停止用の入力端
子を介して出力停止信号を入力した場合は、前記出力段
の動作を停止させることを特徴とする圧電発振器。 - 【請求項１４】 請求項１乃至請求項１３のいずれかに
記載の圧電発振器において、 前記圧電振動子を除く回路部を集積化したことを特徴と
する圧電発振器。 - 【請求項１５】 請求項１４記載の圧電発振器におい
て、 前記圧電発振器を一のパッケージに収納したことを特徴
とする圧電発振器。 - 【請求項１６】 請求項１乃至請求項１５のいずれかに
記載の圧電発振器を内蔵するとともに、前記圧電発振器
より出力される発振パルスに基づいて動作することを特
徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32879299A JP2001148612A (ja) | 1999-11-18 | 1999-11-18 | 圧電発振器及び電子機器 |
| US09/699,421 US6480071B1 (en) | 1999-11-18 | 2000-10-31 | Piezoelectric oscillator and electronic device |
| EP00123957A EP1102391B1 (en) | 1999-11-18 | 2000-11-03 | Piezoelectric oscillator and electronic device using it |
| DE60003138T DE60003138T2 (de) | 1999-11-18 | 2000-11-03 | Piezoelektrischer Oszillator und Vorrichtung mit einem derartigen Oszillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32879299A JP2001148612A (ja) | 1999-11-18 | 1999-11-18 | 圧電発振器及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001148612A true JP2001148612A (ja) | 2001-05-29 |
Family
ID=18214170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32879299A Withdrawn JP2001148612A (ja) | 1999-11-18 | 1999-11-18 | 圧電発振器及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6480071B1 (ja) |
| EP (1) | EP1102391B1 (ja) |
| JP (1) | JP2001148612A (ja) |
| DE (1) | DE60003138T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290379A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
| JP2009290380A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
| JP2011217349A (ja) * | 2010-03-19 | 2011-10-27 | Panasonic Corp | 水晶発振回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148612A (ja) * | 1999-11-18 | 2001-05-29 | Seiko Epson Corp | 圧電発振器及び電子機器 |
| DE10126608A1 (de) * | 2001-05-31 | 2002-12-12 | Infineon Technologies Ag | Kompensierte Oszillatorschaltung |
| DE10154812B4 (de) * | 2001-11-08 | 2010-04-15 | Qimonda Ag | Schaltung zum Einstellen einer Signallaufzeit eines Signals auf einer Signalleitung |
| US6809605B2 (en) | 2002-01-10 | 2004-10-26 | Fujitsu Limited | Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit |
| JP2006157767A (ja) * | 2004-12-01 | 2006-06-15 | Renesas Technology Corp | 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法 |
| US7558086B2 (en) * | 2006-06-28 | 2009-07-07 | Zippy Technology Corp. | Inverter control circuit with a resonant frequency modulation function |
| US7420432B2 (en) * | 2006-07-11 | 2008-09-02 | Mediatek Inc. | Noise removal circuit |
| US8164392B2 (en) * | 2010-04-26 | 2012-04-24 | Juniper Networks, Inc. | Error-free startup of low phase noise oscillators |
| US9515604B2 (en) | 2014-05-19 | 2016-12-06 | Texas Instruments Incorporated | Driving crystal oscillator startup at above, below and operating frequency |
| CN105739660A (zh) * | 2014-12-10 | 2016-07-06 | 鸿富锦精密工业(武汉)有限公司 | 电子设备电压调节装置 |
| RU2627716C2 (ru) * | 2015-12-03 | 2017-08-10 | Лев Антонович Симонов | Радиационно-стойкая схема перестройки частоты кварцевого генератора с энергонезависимой памятью |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103408A (en) | 1980-12-19 | 1982-06-28 | Hitachi Ltd | Quartz oscillator circuit |
| JPS5860806A (ja) | 1981-10-06 | 1983-04-11 | Toshiba Corp | 半導体装置 |
| JPS59169301A (ja) | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 電気車用電動送風機制御装置 |
| US5126695A (en) | 1989-06-14 | 1992-06-30 | Seiko Epson Corporation | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator |
| JPH0481009A (ja) | 1990-07-20 | 1992-03-13 | Seiko Epson Corp | 圧電発振回路 |
| JPH0548440A (ja) | 1991-08-09 | 1993-02-26 | Seiko Epson Corp | 半導体集積回路 |
| US5568100A (en) | 1995-09-22 | 1996-10-22 | Lucent Technologies Inc. | Synchronous power down clock oscillator device |
| JP2001148612A (ja) * | 1999-11-18 | 2001-05-29 | Seiko Epson Corp | 圧電発振器及び電子機器 |
-
1999
- 1999-11-18 JP JP32879299A patent/JP2001148612A/ja not_active Withdrawn
-
2000
- 2000-10-31 US US09/699,421 patent/US6480071B1/en not_active Expired - Lifetime
- 2000-11-03 EP EP00123957A patent/EP1102391B1/en not_active Expired - Lifetime
- 2000-11-03 DE DE60003138T patent/DE60003138T2/de not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290379A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
| JP2009290380A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
| JP2011217349A (ja) * | 2010-03-19 | 2011-10-27 | Panasonic Corp | 水晶発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1102391B1 (en) | 2003-06-04 |
| EP1102391A3 (en) | 2002-02-06 |
| EP1102391A2 (en) | 2001-05-23 |
| US6480071B1 (en) | 2002-11-12 |
| DE60003138D1 (de) | 2003-07-10 |
| DE60003138T2 (de) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001148612A (ja) | 圧電発振器及び電子機器 | |
| US7042299B2 (en) | Crystal oscillation circuit | |
| JP4167255B2 (ja) | 発振器起動制御回路 | |
| EP1720246A2 (en) | Piezoelectric oscillation circuit | |
| JP5384959B2 (ja) | 電子回路 | |
| US6774735B2 (en) | Low power self-biasing oscillator circuit | |
| EP3393038B1 (en) | Crystal oscillator circuit and method for starting up a crystal oscillator | |
| JP2002344242A (ja) | 電圧制御発振器 | |
| JP2007053746A (ja) | 集積回路 | |
| JP3201339B2 (ja) | 発振回路 | |
| JP2010171810A (ja) | 発振回路 | |
| JPH06105850B2 (ja) | Ｃｍｏｓ水晶発振回路 | |
| JP2006287765A (ja) | 水晶発振回路 | |
| JP4150095B2 (ja) | 発振回路 | |
| JP4274520B2 (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 | |
| JP3109676B2 (ja) | 発振装置 | |
| JP3255581B2 (ja) | 発振回路 | |
| JPH11284438A (ja) | 圧電発振器 | |
| JP3934189B2 (ja) | 水晶発振回路 | |
| JP2004040487A (ja) | クロック発振回路 | |
| JP2004140817A (ja) | 発振回路 | |
| JP2001345644A (ja) | 発振回路 | |
| US7496331B2 (en) | Oscillation device and oscillation method | |
| JP4573306B2 (ja) | 発振回路 | |
| JPH0936709A (ja) | 発振回路と半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060904 |