JP2005252873A - 発振停止検出システムおよび電子機器 - Google Patents
発振停止検出システムおよび電子機器 Download PDFInfo
- Publication number
- JP2005252873A JP2005252873A JP2004063038A JP2004063038A JP2005252873A JP 2005252873 A JP2005252873 A JP 2005252873A JP 2004063038 A JP2004063038 A JP 2004063038A JP 2004063038 A JP2004063038 A JP 2004063038A JP 2005252873 A JP2005252873 A JP 2005252873A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- oscillation
- stop detection
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】発振信号CKにより第1のNチャネルMOSトランジスタ13を駆動して、第1のコンデンサ14を充電する。発振が停止したときには、第1のコンデンサ14に蓄えられた電荷を放電電流として第1のPチャネルMOSトランジスタ15に流して、第1のコンデンサ14を放電させ、第1のコンデンサ14の電圧に基づいて、発振の有無を検出する。第1のPチャネルMOSトランジスタ15のゲート端子に印加するゲートバイアス電位VREFを、レギュレータ2の第6のNチャネルMOSトランジスタ52から出力される、低電位側電源電位VSSとNチャネルMOSトランジスタのしきい値との電位差分だけ高電位側電源電位VDDから降下した電位とする。
【選択図】 図1
Description
図1は、本発明の実施の形態1にかかる発振停止検出システムの構成を示す回路図である。図1に示すように、発振停止検出システムは、発振停止検出回路1、および定電圧源を構成するレギュレータ2を備えている。発振停止検出回路1は、例えば2個のインバータ11,12、スイッチング手段を構成する第1のNチャネルMOSトランジスタ13、容量素子を構成する第1のコンデンサ14、第1のPチャネルMOSトランジスタ15、および検出手段を構成するバッファ16を備えている。
図4は、本発明の実施の形態2にかかる電子機器の概略構成を示すブロック図である。特に限定されないが、ここでは、電子機器が時計である場合を例にして説明する。また、実施の形態1の発振停止検出システムを備えているとする。従って、発振停止検出回路1から出力される発振停止検出信号OSCSTの電位は、発振が継続している間は“L”レベルであり、発振が停止している間は“H”レベルである。
VREF ゲートバイアス電位
VREG レギュレート電位
1 発振停止検出回路
2 定電圧源、レギュレータ
3 リファレンス回路
4 オペアンプ
5 出力段
13 スイッチング手段(NチャネルMOSトランジスタ)
14 容量素子(コンデンサ)
15 PチャネルMOSトランジスタ
16 検出手段(バッファ)
52 電位発生回路(NチャネルMOSトランジスタ)
55 アクチュエータ(PチャネルMOSトランジスタ)
61 発振回路
62 ロジック回路
83,84 スイッチ素子(NチャネルMOSトランジスタ)
Claims (10)
- 外部から供給された発振信号の周期に基づいてオン/オフを繰り返すスイッチング手段、前記スイッチング手段がオン状態にあるときに充電され、かつ前記スイッチング手段がオフ状態にあるときに放電する容量素子、前記容量素子が放電状態にあるときに前記容量素子の放電電流を流すMOSトランジスタ、および前記容量素子の電圧に基づいて前記発振信号の有無を検出する検出手段を有する発振停止検出回路と、
前記MOSトランジスタのゲートに一定電位のゲートバイアスを印加する定電圧源と、
を備えることを特徴とする発振停止検出システム。 - 前記定電圧源は、外部から供給された電源電圧に基づいて所定のリファレンス電位を発生するリファレンス回路、前記リファレンス回路から出力されたリファレンス電位および正の所定の電位がそれぞれ負の入力端子および正の入力端子に入力され、かつ出力端子からレギュレート電位を出力するオペアンプ、および前記オペアンプの正の入力端子に入力される前記所定の電位を発生する電位発生回路を有するレギュレータで構成されており、
前記発振停止検出回路の前記MOSトランジスタのゲートに、前記電位発生回路で発生した前記所定の電位を印加することを特徴とする請求項1に記載の発振停止検出システム。 - 前記リファレンス回路は、高電位側電源電位とPチャネルMOSトランジスタのしきい値との電位差分だけ高電位側電源電位から降下した電位をリファレンス電位として出力し、
前記電位発生回路は、低電位側電源電位とNチャネルMOSトランジスタのしきい値との電位差分だけ高電位側電源電位から降下した電位を前記所定の電位として出力することを特徴とする請求項2に記載の発振停止検出システム。 - 前記レギュレータは、レギュレート電位を出力する出力端子と低電位側電源電位の印加点との間に、出力段のアクチュエータとして、PチャネルMOSトランジスタよりなるソースフォロワを有することを特徴とする請求項2または3に記載の発振停止検出システム。
- 発振信号を出力する発振回路と、
前記発振回路の発振が停止したことを検出して発振停止検出信号を出力する発振停止検出回路と、
電源電圧を降圧して一定電位のレギュレート電圧を出力するレギュレータと、
前記発振停止検出回路から出力された発振停止検出信号に基づいて、前記発振回路に印加する電圧を、前記レギュレータから出力されたレギュレート電圧と電源電圧とで切り替えるスイッチ手段と、
を備えることを特徴とする電子機器。 - 前記スイッチ手段は、前記発振停止検出回路から出力された発振停止検出信号の電位が第1の電位であるときにオン状態となって、前記発振回路に前記レギュレータから出力されたレギュレート電圧を印加し、かつ前記発振停止検出信号の電位が第2の電位であるときにオフ状態となる第1のスイッチ素子と、前記発振停止検出信号の電位が第2の電位であるときにオン状態となって、前記発振回路に電源電圧を印加し、かつ前記発振停止検出信号の電位が第1の電位であるときにオフ状態となる第2のスイッチ素子を有することを特徴とする請求項5に記載の電子機器。
- さらに、ロジック回路を有し、
前記スイッチ手段は、前記発振停止検出回路から出力された発振停止検出信号に基づいて、前記ロジック回路に印加する電圧を、前記レギュレータから出力されたレギュレート電圧と電源電圧とで切り替えることを特徴とする請求項5に記載の電子機器。 - 前記スイッチ手段は、前記発振停止検出回路から出力された発振停止検出信号の電位が第1の電位であるときにオン状態となって、前記発振回路および前記ロジック回路に前記レギュレータから出力されたレギュレート電圧を印加し、かつ前記発振停止検出信号の電位が第2の電位であるときにオフ状態となる第1のスイッチ素子と、前記発振停止検出信号の電位が第2の電位であるときにオン状態となって、前記発振回路および前記ロジック回路に電源電圧を印加し、かつ前記発振停止検出信号の電位が第1の電位であるときにオフ状態となる第2のスイッチ素子を有することを特徴とする請求項7に記載の電子機器。
- 前記第1のスイッチ素子および前記第2のスイッチ素子は、前記発振停止検出回路から出力された発振停止検出信号に基づいてオン/オフするMOSトランジスタで構成されていることを特徴とする請求項6または8に記載の電子機器。
- 前記発振停止検出回路および前記レギュレータは、上記請求項2〜4のいずれか一つに記載の発振停止検出システムにより構成されていることを特徴とする請求項5〜9のいずれか一つに記載の電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004063038A JP4459663B2 (ja) | 2004-03-05 | 2004-03-05 | 電子機器 |
US11/071,285 US7151419B2 (en) | 2004-03-05 | 2005-03-04 | Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004063038A JP4459663B2 (ja) | 2004-03-05 | 2004-03-05 | 電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005252873A true JP2005252873A (ja) | 2005-09-15 |
JP2005252873A5 JP2005252873A5 (ja) | 2007-04-05 |
JP4459663B2 JP4459663B2 (ja) | 2010-04-28 |
Family
ID=35032915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004063038A Expired - Fee Related JP4459663B2 (ja) | 2004-03-05 | 2004-03-05 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4459663B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151723A (ja) * | 2010-01-25 | 2011-08-04 | Citizen Holdings Co Ltd | 電子回路 |
KR20140106404A (ko) | 2013-02-25 | 2014-09-03 | 세이코 인스트루 가부시키가이샤 | 발진 정지 검출 회로 및 전자 기기 |
US10256810B2 (en) | 2017-03-23 | 2019-04-09 | Seiko Epson Corporation | Electronic circuit and electronic timepiece |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160775A (ja) | 2011-01-28 | 2012-08-23 | Seiko Epson Corp | 発振停止検出回路、半導体装置、時計および電子機器 |
-
2004
- 2004-03-05 JP JP2004063038A patent/JP4459663B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151723A (ja) * | 2010-01-25 | 2011-08-04 | Citizen Holdings Co Ltd | 電子回路 |
KR20140106404A (ko) | 2013-02-25 | 2014-09-03 | 세이코 인스트루 가부시키가이샤 | 발진 정지 검출 회로 및 전자 기기 |
JP2014165670A (ja) * | 2013-02-25 | 2014-09-08 | Seiko Instruments Inc | 発振停止検出回路及び電子機器 |
US9106215B2 (en) | 2013-02-25 | 2015-08-11 | Seiko Instrumants Inc. | Oscillation stop detection circuit and electronic device |
US10256810B2 (en) | 2017-03-23 | 2019-04-09 | Seiko Epson Corporation | Electronic circuit and electronic timepiece |
Also Published As
Publication number | Publication date |
---|---|
JP4459663B2 (ja) | 2010-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2639325B2 (ja) | 定電圧発生回路 | |
US7151419B2 (en) | Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method | |
US7605639B2 (en) | Internal voltage generator of semiconductor memory device | |
JP2018088249A (ja) | 電源制御回路および環境発電装置 | |
JP4377274B2 (ja) | 電源回路及び該電源回路を備えた半導体記憶装置 | |
JP4459663B2 (ja) | 電子機器 | |
JP4266178B2 (ja) | 発振停止検出回路、発振停止検出システム、電子機器および発振停止検出方法 | |
JP5554115B2 (ja) | 電子回路 | |
US9473016B2 (en) | Semiconductor device and power source control method | |
EP2482455A2 (en) | Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device | |
JP6111085B2 (ja) | 発振用集積回路 | |
US8125266B2 (en) | Power supply circuit for charge pump circuit | |
JP4266364B2 (ja) | 発振回路 | |
JP2010016435A (ja) | パワーオンリセット回路 | |
JPWO2019116764A1 (ja) | コンパレータと、そのコンパレータを用いた発振器回路 | |
JP3888949B2 (ja) | 半導体集積回路 | |
JP2014089560A (ja) | 半導体装置 | |
JP4596839B2 (ja) | 電源回路 | |
JP2005092401A (ja) | 電源回路 | |
JP2005236848A (ja) | 半導体集積回路及びその内部電源立ち下げ方法 | |
JP2003174323A (ja) | 半導体集積回路 | |
JP2019068275A (ja) | 発振用集積回路 | |
KR101005139B1 (ko) | 반도체 소자의 파워 업 회로 | |
KR100860976B1 (ko) | 파워업신호 생성장치 | |
JP3760744B2 (ja) | 定電圧出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4459663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150219 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |