JP4597044B2

JP4597044B2 - 逆流防止回路

Info

Publication number: JP4597044B2
Application number: JP2005355809A
Authority: JP
Inventors: 裕一上田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-12-09
Filing date: 2005-12-09
Publication date: 2010-12-15
Anticipated expiration: 2025-12-09
Also published as: JP2007166685A; US20070139836A1; US20080285191A1; US7423471B2; US7705657B2

Description

本発明は、出力（負荷）から入力（電源）へと流れる逆流電流を防止する逆流防止回路に関し、特に、電気機器内部の単一又は複数の電源から負荷への電力供給系統を制御するスイッチ回路における逆流防止回路に関する。

近年、内部回路の電源と負荷との間にスイッチを有する構成の電気機器、例えば携帯電話、パーソナルコンピュータ、家庭電化製品等では、小型化、高機能化、低消費電力化が進んでいる。このような進歩に合わせて、機器を構成する回路の電源部周辺に求められる機能として、内部回路の複雑化に伴う多様な電圧及び複数の電源容量の必要性を満たす目的での電源の多系統化があった。また、同時に、機器の省電力化、誤動作の防止、安全性の確保という観点から内部回路の各電源をスイッチによって制御することが求められていた。
しかし、このようなスイッチ回路は、機器が所定の目的を達するために必ずしも必要ではなく、発熱等の危険性や負荷からの逆流による電池等の電源を保護する機能の一つとして用いられている場合が多かった。このような観点から、スイッチ回路での消費電力は無駄な電力として扱われる場合が多く、スイッチ回路自体の省電力化も求められていた。

以上のことから、スイッチ回路に求められる仕様として、小型であること、幅広い入力電圧に対応すること、入出力電圧差が小さいこと、異常検出を行って電源と負荷との間の導通／遮断の制御を行うこと、電流の逆流を防止すること、スイッチ回路自体での消費電力が小さいこと等があった。
図６は、従来の逆流防止回路の例を示した図である（例えば、特許文献１参照。）。
図６では、ダイオード１０９がスイッチ１０３と直列に接続されており、入力側である電源１０７の電圧が出力側であるダイオード１０９のカソードの電圧よりも大きい場合は、ダイオード１０９には順方向のバイアスがかかるため、ダイオード１０９に電流が流れる。逆に、出力側であるダイオード１０９のカソードの電圧が入力側である電源１０７の電圧よりも大きい場合は、ダイオード１０９における逆バイアス時の電圧−電流特性によって逆電流の発生が抑制されている。

また、図７は、従来の逆流防止回路の他の例を示した図である（例えば、特許文献２参照。）。
図７では、バイアス電源１１２の電圧は電源１０７の電圧よりも小さく、雑音耐圧を増す目的で設けられており、入力側である電源１０７の電圧と出力側であるＰＭＯＳトランジスタからなるスイッチ１１３のドレイン電圧をコンパレータ１１１で電圧比較し、前記出力側の電圧が前記入力側の電圧からバイアス電源１１２の電圧だけ小さい電圧以上になると、スイッチ１１３のゲートをハイレベルの信号で固定してオフさせ、スイッチ１１３を遮断状態にして逆電流の発生を防止する。
特開２００５−１５１６７７号公報特開２００２−１５２９６８号公報

しかし、図６の逆流防止回路では、ダイオード１０９が導通するために必要な順方向電圧による電力損失が発生するという問題があった。更に、ダイオード１０９自体の順方向での抵抗値がスイッチ１０３がオンしたときの抵抗であるオン抵抗に加わることから、電源１０７と負荷１０８との間の抵抗値が大きくなるという問題があった。

また、図７の逆流防止回路では、コンパレータ１１１が差動増幅器を基本構成にしているため、最低動作電圧が比較的大きく、内部に定電流源を有していることから常時電流が流れるという問題があった。更に、コンパレータ１１１に入力される電圧の範囲にも制限があった。図７の回路では、接地電圧から電源電圧までの入力電圧が想定されるため、入力電圧の範囲に関する制限を受けないＲａｉｌ−ｔｏ−Ｒａｉｌ方式の入力段を持つ差動増幅器を基本としたコンパレータを使用する必要があった。しかし、このような差動増幅器の入力段は、通常の差動増幅器の入力段と比較して２倍の素子数と電流を必要とすることから、逆流防止回路の回路規模及び消費電流が大きくなり、集積化を行うには不適切であった。
このように、従来の逆流防止回路では、ダイオードによる電圧降下、消費電力の増大及び回路規模の増大という問題があった。

本発明は、上記のような問題を解決するためになされたものであり、入力端から出力端に流れる順方向の電流に対する電力損失を増大させることなく電流の逆流を防止することができると共に、省電力化を図ることができ、容易に集積化を行うことができる逆流防止回路を得ることを目的とする。

この発明に係る逆流防止回路は、入力端ＩＮから出力端ＯＵＴへの電流の流れを第１のスイッチによって導通又は遮断するスイッチ回路における、前記出力端ＯＵＴから前記入力端ＩＮへ電流が流れる逆流を防止する逆流防止回路において、
前記出力端ＯＵＴの電圧を基準にして、前記入力端ＩＮの電圧である入力電圧を２値化して出力する論理回路と、
該論理回路の出力信号に応じて前記第１のスイッチの制御電極を所定の電圧に接続して該第１のスイッチを遮断状態にする遮断回路と、
を備え、
前記論理回路は、入力端に前記入力電圧が入力され前記出力電圧を電源とするインバータからなり、前記入力電圧が前記出力端ＯＵＴの電圧である出力電圧よりも小さくなると、前記遮断回路に対して、前記第１のスイッチを遮断状態にするための信号を出力するものである。

また、前記インバータは、Ｎチャネル型のＭＯＳトランジスタと抵抗との組み合わせで形成されるようにした。

また、前記インバータは、Ｐチャネル型のＭＯＳトランジスタと抵抗との組み合わせで形成されるようにしてもよい。

また、前記インバータは、Ｐチャネル型及びＮチャネル型の各ＭＯＳトランジスタの組み合わせで形成されるようにしてもよい。

また、前記インバータの出力端をプルダウンするプルダウン抵抗を備えるようにした。

具体的には、前記プルダウン抵抗は、ゲートが接地電圧に接続されて定電流源をなすデプレッション型ＭＯＳトランジスタである。

また、前記プルダウン抵抗は、前記インバータの出力端と接地電圧との間に接続されると共にゲートに前記入力電圧が入力されたデプレッション型ＭＯＳトランジスタであるようにしてもよい。

また、前記第１のスイッチは、Ｎチャネル型のＭＯＳトランジスタであり、前記遮断回路は、該Ｎチャネル型のＭＯＳトランジスタのゲートと接地電圧との間に接続され、前記論理回路の出力信号に応じてスイッチングを行う第２のスイッチからなるようにした。

この場合、前記第２のスイッチは、ゲートに前記論理回路の出力信号が入力されたＭＯＳトランジスタである。

また、前記第１のスイッチのサブストレートゲートと前記出力端ＯＵＴとの間に接続された抵抗と、
前記第１のスイッチのサブストレートゲートと接地電圧との間に接続され、前記論理回路の出力信号に応じて前記第２のスイッチと同じスイッチング動作を行う第３のスイッチと、
を備えるようにした。

この場合、前記第３のスイッチとして、ゲートに前記論理回路の出力信号が入力されたＭＯＳトランジスタを使用してもよい。

本発明の逆流防止回路によれば、前記入力端ＩＮに入力された入力電圧が前記出力端ＯＵＴの電圧である出力電圧よりも小さくなると、前記遮断回路に対して、前記第１のスイッチのスイッチング制御を行う制御信号に関係なく前記第１のスイッチを強制的に遮断状態にするための信号を出力するようにした。また、入力端ＩＮと出力端ＯＵＴとの間に介在する素子が第１のスイッチのみであるため、回路全体としてのオン抵抗は第１のスイッチのオン抵抗と等価になり、第１のスイッチの低オン抵抗化によって回路全体の低オン抵抗化を図ることができる。更に、第１のスイッチ以外の素子による入力端ＩＮから出力端ＯＵＴに流れる順方向の電流に対する電力損失を伴わないため、無駄な電力消費をなくすことができ省エネルギー化を図ることができる。また、電力消費に伴う熱の発生も抑えることができるため、容易に集積化を行うことができると共に、機器の安全性及び信頼性を向上させることができる。

また、前記論理回路に、インバータという素子数の少ない回路を使用したことから、回路規模が小さく小型集積化を容易に行うことができると同時に低消費電力化を図ることができる。
インバータをＮチャネル型のＭＯＳトランジスタとＰチャネル型のＭＯＳトランジスタの組み合わせで実現した場合、ほとんどの入力電圧に対して動作するＭＯＳトランジスタはいずれか一方のみになるため、電源から接地端子にインバータ内部を通過して流れる電流である貫通電流をなくすことができる。
また、前記インバータは、前記出力電圧を電源にするようにしたことから、該インバータ用の電源を別途設ける必要をなくすことができる。
また、前記インバータの出力端をプルダウンするプルダウン抵抗を備えるようにしたことから、前記入力端ＩＮ及び／又は出力端ＯＵＴに加わるノイズによる前記第２のスイッチの誤動作を防止することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における逆流防止回路の回路例を示した図である。
図１のスイッチ回路は、入力端ＩＮに接続された直流電源１０と出力端ＯＵＴに接続された負荷１１を接続する回路であり、ＮＭＯＳトランジスタからなるスイッチ２と、スイッチ２にゲート電圧を供給してオンさせるゲート駆動回路３と、負荷１１から直流電源１０への電流の逆流を防止する逆流防止回路４とで構成されている。逆流防止回路４は、ＮＭＯＳトランジスタ７及びインバータ８で構成されている。なお、スイッチ２は第１のスイッチを、ＮＭＯＳトランジスタ７は遮断回路を、インバータ８は論理回路をそれぞれなす。また、ＮＭＯＳトランジスタ７は第２のスイッチをなす。
逆流防止回路４は、出力端ＯＵＴの電圧が入力端ＩＮの電圧よりも大きくなり、スイッチ２を介して出力端ＯＵＴから入力端ＩＮに電流が逆流することを防止する。

入力端ＩＮと出力端ＯＵＴとの間にはスイッチ２が接続され、スイッチ２のゲートにはゲート駆動回路３からゲート電圧が供給されている。スイッチ２のサブストレートゲートは出力端ＯＵＴに接続され、スイッチ２のゲートと接地電圧との間にＮＭＯＳトランジスタ７が接続されている。インバータ８の入力端は入力端ＩＮに接続され、インバータ８の出力端はＮＭＯＳトランジスタ７のゲートに接続されており、インバータ８は、出力端ＯＵＴの電圧を電源にして作動する。ＮＭＯＳトランジスタ７のサブストレートゲートは接地電圧に接続されている。
インバータ８の内部回路としては、ＮＭＯＳトランジスタと抵抗、ＰＭＯＳトランジスタと抵抗、又はＮＭＯＳトランジスタとＰＭＯＳトランジスタ等の組み合わせを用いることができるが、消費電力を低減させるためにはＮＭＯＳトランジスタとＰＭＯＳトランジスタの組み合わせを使用する方がよい。

ゲート駆動回路３は、例えば、図２で示すようなチャージポンプ回路で構成された昇圧回路をなしている。
図２において、ゲート駆動回路３は、所定の直流電圧を供給する電圧源２０、所定の矩形波を生成して出力する発振回路２１，ダイオード２２〜２４，インバータ２５，２６及びコンデンサ２７〜２９で構成されている。
電圧源２０において、正側電源端子はダイオード２２のアノードとコンデンサ２７の一端に接続され、コンデンサ２７の他端とインバータ２５の入力端は発振回路２１の出力端に接続されている。ダイオード２２のカソードは、ダイオード２３のアノードとコンデンサ２８の一端にそれぞれ接続され、インバータ２５の出力端は、コンデンサ２８の他端及びインバータ２６の入力端にそれぞれ接続されている。同様に、ダイオード２３のカソードは、ダイオード２４のアノードとコンデンサ２９の一端にそれぞれ接続され、インバータ２６の出力端は、コンデンサ２９の他端に接続されている。ダイオード２４のカソードが、ゲート駆動回路３の出力端をなし、スイッチ２のゲートに接続されている。

このような構成において、インバータ８は、出力端ＯＵＴの電圧が入力端ＩＮの電圧よりも大きくなると、ＮＭＯＳトランジスタ７のゲートにハイレベルの信号を出力しＮＭＯＳトランジスタ７をオンさせる。ＮＭＯＳトランジスタ７は、オンするとスイッチ２のゲートを接地電圧に接続し、ゲート駆動回路３の動作に関係なくスイッチ２をオフさせて遮断状態にする。このようにして、逆流防止回路４は、出力端ＯＵＴから入力端ＩＮへの電流の逆流を防止する。また、ＮＭＯＳトランジスタ７を流れる電流も、スイッチ２が動作していない状態では非常に微小である。スイッチ２が動作している状態でも、わずかにゲート駆動回路３から流れ出る電流のみである。スイッチ２に対するゲート駆動回路３は、図２に示すようなチャージポンプ回路等で構成されるが、通常スイッチ２のゲートには電流が流れないため、ゲート駆動回路３の出力電流は概ね小さくて良い。

このように、本第１の実施の形態における逆流防止回路は、出力端ＯＵＴの電圧が入力端ＩＮの電圧よりも大きくなると、インバータ８からＮＭＯＳトランジスタ７のゲートにハイレベルの信号を出力しＮＭＯＳトランジスタ７をオンさせてスイッチ２のゲートを接地電圧に接続して、ゲート駆動回路３の動作に関係なくスイッチ２をオフさせて遮断状態にするようにした。このことから、入力端から出力端に流れる順方向の電流に対する電力損失を増大させることなく、省電力化を図ることができ、１つのインバータと１つのＭＯＳトランジスタで構成することができるため、回路規模が小さく容易に集積化を行うことができる逆流防止回路を得ることができる。

第２の実施の形態．
前記第１の実施の形態では、出力端ＯＵＴの電圧が低下した場合、インバータ８の電源電圧が低下することから、インバータ８の出力信号がローレベルになるための入力電圧範囲が狭まる。従って、入力端ＩＮの電圧が出力端ＯＵＴの電圧よりもわずかに下がっただけで、インバータ８の出力端から出力端ＯＵＴの電圧と同程度の電圧が出力され、ＮＭＯＳトランジスタ７をオンさせる可能性があった。そこで、インバータ８の出力端と接地電圧との間に、プルダウン抵抗の働きをする定電流源を形成したデプレッション型のＮＭＯＳトランジスタを設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における逆流防止回路の回路例を示した図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。

図３における図１との相違点は、インバータ８の出力端と接地電圧との間に、プルダウン抵抗の働きをする定電流源を形成したデプレッション型ＮＭＯＳトランジスタ３１を設けたことにあり、これに伴って図１の逆流防止回路４を逆流防止回路４ａにした。
図３のスイッチ回路は、スイッチ２と、ゲート駆動回路３と、負荷１１から直流電源１０への電流の逆流を防止する逆流防止回路４ａとで構成されている。逆流防止回路４ａは、ＮＭＯＳトランジスタ７、インバータ８及びデプレッション型ＮＭＯＳトランジスタ３１で構成されている。インバータ８の出力端と接地電圧との間にデプレッション型ＮＭＯＳトランジスタ３１が接続され、デプレッション型ＮＭＯＳトランジスタ３１のゲート及びサブストレートゲートはそれぞれ接地電圧に接続されている。

このような構成において、デプレッション型ＮＭＯＳトランジスタ３１は、出力端ＯＵＴが低電圧である条件下での逆流防止回路の耐ノイズ性を改善させるために付加されており、定電流源を形成してプルダウン抵抗の働きをなしている。このため、デプレッション型ＮＭＯＳトランジスタ３１は、出力端ＯＵＴの電圧が低下した場合、インバータ８の電源電圧が低下してインバータ８の出力信号がローレベルになるための入力電圧範囲が狭まり、入力端ＩＮの電圧が出力端ＯＵＴの電圧よりもわずかに下がっただけで、インバータ８の出力端から出力端ＯＵＴの電圧と同程度の電圧が出力されてＮＭＯＳトランジスタ７をオンさせることを防止することができる。

図４は、本発明の第２の実施の形態における逆流防止回路の他の回路例を示した図である。なお、図４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図４における図３との相違点は、デプレッション型ＮＭＯＳトランジスタ３１のゲートを入力端ＩＮに接続したことにある。このようにすることによっても、図３の場合と同様の効果を得ることができる。

このように、本第２の実施の形態の逆流防止回路では、前記第１の実施の形態のインバータ８の出力端に、プルダウン抵抗の働きをなすデプレッション型ＮＭＯＳトランジスタ３１を接続するようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、出力端ＯＵＴの電圧が低下した場合、インバータ８の電源電圧が低下してインバータ８の出力信号がローレベルになるための入力電圧範囲が狭まり、入力端ＩＮの電圧が出力端ＯＵＴの電圧よりもわずかに下がっただけで、インバータ８の出力端から出力端ＯＵＴの電圧と同程度の電圧が出力されてＮＭＯＳトランジスタ７をオンさせることを防止することができる。

第３の実施の形態．
スイッチ２のサブストレートゲートが接地電圧であると、入力端ＩＮに正規の電圧が加わった状態でスイッチ２が導通した場合、スイッチ２のソースとサブストレートゲートとの間に逆バイアスがかかるため、基板バイアス効果によってスイッチ２のしきい値電圧が上昇し、結果的にスイッチ２のオン抵抗が増加してしまう。このようなことを防止するために、前記第１及び第２の各実施の形態では、スイッチ２のサブストレートゲートは出力端ＯＵＴと同じ電圧に保たれ、基板バイアス効果の影響を受けないようにしていた。しかし、このようにした場合、逆流状態に陥ると入力端ＩＮよりもサブストレートゲートの電圧が大きくなるため、スイッチ２の寄生トランジスタが順バイアス状態になって、電流のリークを引き起こす場合が考えられる。そこで、スイッチ２のサブストレートゲートに対しても逆流状態時における接地回路が必要となり、このようにしたものを本発明の第３の実施の形態とする。

図５は、本発明の第３の実施の形態における逆流防止回路の回路例を示した図である。なお、図５では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図５における図３との相違点は、逆流状態のときに接地回路をなすＮＭＯＳトランジスタ３５及び抵抗３６を追加したことにある。これに伴って図２の逆流防止回路４ａを逆流防止回路４ｂにした。
図５のスイッチ回路は、スイッチ２と、ゲート駆動回路３と、負荷１１から直流電源１０への電流の逆流を防止する逆流防止回路４ｂとで構成されている。逆流防止回路４ｂは、ＮＭＯＳトランジスタ７，３５、インバータ８、デプレッション型ＮＭＯＳトランジスタ３１及び抵抗３６で構成されている。なお、ＮＭＯＳトランジスタ３５は第３のスイッチをなす。スイッチ２のサブストレートゲートは抵抗３６を介して出力端ＯＵＴに接続され、スイッチ２のサブストレートゲートと接地電圧との間にＮＭＯＳトランジスタ３５が接続されている。ＮＭＯＳトランジスタ３５のゲートはインバータ８の出力端に接続され、ＮＭＯＳトランジスタ３５のサブストレートゲートは接地電圧に接続されている。

このような構成において、出力端ＯＵＴから入力端ＩＮに電流が逆流する逆流状態になると、インバータ８の出力端はハイレベルの電圧になり、ＮＭＯＳトランジスタ７がオンすると同時にＮＭＯＳトランジスタ３５もオンしてスイッチ２のサブストレートゲートを接地電圧にする。この際、抵抗３６は、ＮＭＯＳトランジスタ３５がオンした際に、該ＮＭＯＳトランジスタ３５に流れる電流の制限を行う。このため、スイッチ２は完全にオフして遮断状態になり、電流の逆流を防止する。なお、図５では、図３の回路を使用した場合を例にして示したが、図１、図３及び図４の場合も同様であるのでその説明を省略する。また、抵抗３６は、逆流状態に陥った際、出力端ＯＵＴからＮＭＯＳトランジスタ３５を介して接地電圧に流れる電流を許容できるだけの大きさがあればよい。

このように、本第３の実施の形態の逆流防止回路では、前記第２の実施の形態のスイッチ２のサブストレートゲートと接地電圧との間にＮＭＯＳトランジスタ３５を接続すると共に、スイッチ２のサブストレートゲートを抵抗３６を介して出力端ＯＵＴに接続するようにした。このことから、前記第２の実施の形態と同様の効果を得ることができると共に、逆流が発生した際にスイッチ２のリーク電流をなくすことができ、スイッチ２を完全にオフさせて遮断状態にすることができ、電流の逆流をより完全に遮断することができる。

なお、前記第３の実施の形態では、図３の回路を使用した場合を例にして示したが、図１及び図４の回路を使用した場合も同様であるのでその説明を省略する。また、第１から第３の各実施の形態において、特に明記していないＭＯＳトランジスタはエンハンスメント型のＭＯＳトランジスタである。また、第１から第３の各実施の形態におけるインバータを構成するＭＯＳトランジスタや、第２及び第３の各実施の形態における耐ノイズ性向上のためのデプレッション型のＭＯＳトランジスタは、最小の面積で形成するようにしても問題はない。

本発明の第１の実施の形態における逆流防止回路の回路例を示した図である。ゲート駆動回路３の回路例を示した図である。本発明の第２の実施の形態における逆流防止回路の回路例を示した図である。本発明の第２の実施の形態における逆流防止回路の他の回路例を示した図である。本発明の第３の実施の形態における逆流防止回路の回路例を示した図である。従来の逆流防止回路の例を示した図である。従来の逆流防止回路の他の例を示した図である。

符号の説明

２スイッチ
３ゲート駆動回路
４，４ａ，４ｂ逆流防止回路
７，３５ＮＭＯＳトランジスタ
８インバータ
１０直流電源
１１負荷
３１デプレッション型ＮＭＯＳトランジスタ
３６抵抗

Claims

入力端ＩＮから出力端ＯＵＴへの電流の流れを第１のスイッチによって導通又は遮断するスイッチ回路における、前記出力端ＯＵＴから前記入力端ＩＮへ電流が流れる逆流を防止する逆流防止回路において、
前記出力端ＯＵＴの電圧を基準にして、前記入力端ＩＮの電圧である入力電圧を２値化して出力する論理回路と、
該論理回路の出力信号に応じて前記第１のスイッチの制御電極を所定の電圧に接続して該第１のスイッチを遮断状態にする遮断回路と、
を備え、
前記論理回路は、入力端に前記入力電圧が入力され前記出力電圧を電源とするインバータからなり、前記入力電圧が前記出力端ＯＵＴの電圧である出力電圧よりも小さくなると、前記遮断回路に対して、前記第１のスイッチを遮断状態にするための信号を出力することを特徴とする逆流防止回路。
前記インバータは、Ｎチャネル型のＭＯＳトランジスタと抵抗との組み合わせで形成されることを特徴とする請求項１記載の逆流防止回路。
前記インバータは、Ｐチャネル型のＭＯＳトランジスタと抵抗との組み合わせで形成されることを特徴とする請求項１記載の逆流防止回路。
前記インバータは、Ｐチャネル型及びＮチャネル型の各ＭＯＳトランジスタの組み合わせで形成されることを特徴とする請求項１記載の逆流防止回路。
前記インバータの出力端をプルダウンするプルダウン抵抗を備えることを特徴とする請求項１、２、３又は４記載の逆流防止回路。
前記プルダウン抵抗は、ゲートが接地電圧に接続されて定電流源をなすデプレッション型ＭＯＳトランジスタであることを特徴とする請求項５記載の逆流防止回路。
前記プルダウン抵抗は、前記インバータの出力端と接地電圧との間に接続されると共にゲートに前記入力電圧が入力されたデプレッション型ＭＯＳトランジスタであることを特徴とする請求項５記載の逆流防止回路。
前記第１のスイッチは、Ｎチャネル型のＭＯＳトランジスタであり、前記遮断回路は、該Ｎチャネル型のＭＯＳトランジスタのゲートと接地電圧との間に接続され、前記論理回路の出力信号に応じてスイッチングを行う第２のスイッチからなることを特徴とする請求項１、２、３、４、５、６又は７記載の逆流防止回路。
前記第２のスイッチは、ゲートに前記論理回路の出力信号が入力されたＭＯＳトランジスタであることを特徴とする請求項８記載の逆流防止回路。
前記第１のスイッチのサブストレートゲートと前記出力端ＯＵＴとの間に接続された抵抗と、
前記第１のスイッチのサブストレートゲートと接地電圧との間に接続され、前記論理回路の出力信号に応じて前記第２のスイッチと同じスイッチング動作を行う第３のスイッチと、
を備えることを特徴とする請求項８又は９記載の逆流防止回路。
前記第３のスイッチは、ゲートに前記論理回路の出力信号が入力されたＭＯＳトランジスタであることを特徴とする請求項１０記載の逆流防止回路。