JPH10240359A - 逆流防止回路 - Google Patents
逆流防止回路Info
- Publication number
- JPH10240359A JPH10240359A JP9047601A JP4760197A JPH10240359A JP H10240359 A JPH10240359 A JP H10240359A JP 9047601 A JP9047601 A JP 9047601A JP 4760197 A JP4760197 A JP 4760197A JP H10240359 A JPH10240359 A JP H10240359A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- output terminal
- internal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 電源内部電圧が出力端子電圧より低い場合に
電源内部への逆流を防止するようにすること。 【解決手段】 主としてトランジスタ２０とシャントレ
ギュレータ２５とで構成された逆流防止用のスイッチン
グ制御回路は、出力端子電圧と電源内部電圧とを比較す
るコンパレータ６のオン・オフ信号に基づき動作する主
してトランジスタ１１とトランジスタ１３、１４とで構
成されたスイッチング回路に電源内部電圧が出力端子電
圧よりも低い場合で、電源内部電圧値が内部の基準電圧
値より高いときには、直ちにスイッチング回路をオフさ
せるオフ信号を出力するから、プラス入力端子１とプラ
ス出力端子４との間に設けられた電界効果トランジスタ
３のゲートへの電圧の印加が即座になくなり、電界効果
トランジスタを非導通にでき、電源内部への逆流を阻止
する。
電源内部への逆流を防止するようにすること。 【解決手段】 主としてトランジスタ２０とシャントレ
ギュレータ２５とで構成された逆流防止用のスイッチン
グ制御回路は、出力端子電圧と電源内部電圧とを比較す
るコンパレータ６のオン・オフ信号に基づき動作する主
してトランジスタ１１とトランジスタ１３、１４とで構
成されたスイッチング回路に電源内部電圧が出力端子電
圧よりも低い場合で、電源内部電圧値が内部の基準電圧
値より高いときには、直ちにスイッチング回路をオフさ
せるオフ信号を出力するから、プラス入力端子１とプラ
ス出力端子４との間に設けられた電界効果トランジスタ
３のゲートへの電圧の印加が即座になくなり、電界効果
トランジスタを非導通にでき、電源内部への逆流を阻止
する。
Description
【０００１】
【発明の属する技術分野】本発明は電源装置における逆
流防止回路に関し、電源内部電圧が出力端子電圧より低
い場合に電源内部への逆流を防止するようにしたものに
関する。
流防止回路に関し、電源内部電圧が出力端子電圧より低
い場合に電源内部への逆流を防止するようにしたものに
関する。
【０００２】
【従来の技術】図３は従来の逆流防止回路の回路図であ
る。図において、１は電源内部のプラス側に接続される
プラス入力端子、２は電源内部のマイナス側に接続され
るマイナス入力端子、３は逆流防止機能を果たす電界効
果トランジスタ（以下、「ＦＥＴ」と称す）で、そのソ
ースはプラス入力端子１に接続されている。４はプラス
出力端子で、ＦＥＴ３のドレインに接続されている。５
はマイナス出力端子で、マイナス入力端子２に接続され
ている。
る。図において、１は電源内部のプラス側に接続される
プラス入力端子、２は電源内部のマイナス側に接続され
るマイナス入力端子、３は逆流防止機能を果たす電界効
果トランジスタ（以下、「ＦＥＴ」と称す）で、そのソ
ースはプラス入力端子１に接続されている。４はプラス
出力端子で、ＦＥＴ３のドレインに接続されている。５
はマイナス出力端子で、マイナス入力端子２に接続され
ている。
【０００３】６は出力端子電圧と電源内部電圧とを比較
するコンパレータで、そのプラス入力端子は抵抗７を介
してプラス出力端子４に接続され、そのマイナス入力端
子は抵抗８を介してプラス入力端子１に接続されてい
る。また、コンパレータ６のプラス電源端子は補助電圧
部に接続され、コンパレータ６のマイナス電源端子はマ
イナス入力端子に２に接続されている。さらに、コンパ
レータ６の出力端子は抵抗９を介して補助電圧部に接続
されていると共に抵抗１０を介してマイナス入力端子２
に接続されている。
するコンパレータで、そのプラス入力端子は抵抗７を介
してプラス出力端子４に接続され、そのマイナス入力端
子は抵抗８を介してプラス入力端子１に接続されてい
る。また、コンパレータ６のプラス電源端子は補助電圧
部に接続され、コンパレータ６のマイナス電源端子はマ
イナス入力端子に２に接続されている。さらに、コンパ
レータ６の出力端子は抵抗９を介して補助電圧部に接続
されていると共に抵抗１０を介してマイナス入力端子２
に接続されている。
【０００４】１１はトランジスタで、そのベースは抵抗
９と抵抗１０の接続点となるコンパレータ６の出力側に
接続され、そのコレクタは抵抗１２を介して補助電圧部
に接続され、そのエミッタはマイナス入力端子２に接続
されている。１３はトランジスタで、そのベースはトラ
ンジスタ１１のコレクタに接続され、そのコレクタは補
助電圧部に接続され、そのエミッタは抵抗１５を介して
ＦＥＴ３のゲートに接続されている。１４はトランジス
タで、そのベースはトランジスタ１３のベースに接続さ
れ、そのエミッタはトランジスタ１３のエミッタに接続
され、そのコレクタはマイナス入力端子２に接続されて
いる。なお、抵抗９〜トランジスタ１５でスイッチング
回路を構成している。
９と抵抗１０の接続点となるコンパレータ６の出力側に
接続され、そのコレクタは抵抗１２を介して補助電圧部
に接続され、そのエミッタはマイナス入力端子２に接続
されている。１３はトランジスタで、そのベースはトラ
ンジスタ１１のコレクタに接続され、そのコレクタは補
助電圧部に接続され、そのエミッタは抵抗１５を介して
ＦＥＴ３のゲートに接続されている。１４はトランジス
タで、そのベースはトランジスタ１３のベースに接続さ
れ、そのエミッタはトランジスタ１３のエミッタに接続
され、そのコレクタはマイナス入力端子２に接続されて
いる。なお、抵抗９〜トランジスタ１５でスイッチング
回路を構成している。
【０００５】従来の逆流防止回路は上記のように構成さ
れ、例えば通常の電源内部電圧が出力端子間電圧よりも
高い場合は、コンパレータ６のプラス入力端子よりもマ
イナス入力端子の電圧が高くなっているため、コンパレ
ータ６の出力端子はＬｏｗレベルとなる。そして、トラ
ンジスタ１１はそのベースにコンパレータ６の出力端子
からＬｏｗレベルの信号が入力されるためにオフとな
る。従って、トランジスタ１３、１４はそのベースにそ
れぞれ抵抗１２の電圧が印加されてオンし、補助電圧部
からトランジスタ１３、抵抗１５を通してＦＥＴ３のゲ
ートに電圧が与えられてＦＥＴ３が導通する。
れ、例えば通常の電源内部電圧が出力端子間電圧よりも
高い場合は、コンパレータ６のプラス入力端子よりもマ
イナス入力端子の電圧が高くなっているため、コンパレ
ータ６の出力端子はＬｏｗレベルとなる。そして、トラ
ンジスタ１１はそのベースにコンパレータ６の出力端子
からＬｏｗレベルの信号が入力されるためにオフとな
る。従って、トランジスタ１３、１４はそのベースにそ
れぞれ抵抗１２の電圧が印加されてオンし、補助電圧部
からトランジスタ１３、抵抗１５を通してＦＥＴ３のゲ
ートに電圧が与えられてＦＥＴ３が導通する。
【０００６】また、例えばプラス及びマイナス出力端子
４、５に別の電源が並列に接続されて電源内部電圧が出
力端子間電圧よりも低くなった場合は、コンパレータ６
のプラス入力端子よりもマイナス入力端子の電圧が低く
なっているため、コンパレータ６の出力端子はＨｉｇｈ
レベルとなる。そして、トランジスタ１１はそのベース
にコンパレータ６の出力端子からＨｉｇｈベルの信号が
入力されるためにオンとなる。従って、トランジスタ１
３、１４はそのベースにそれぞれ抵抗１２の電圧が印加
されずオフし、補助電圧部からトランジスタ１３、１４
を通してＦＥＴ３のゲートに電圧が与えられなくなり、
ＦＥＴ３が非導通となる。従って、電源内部電圧が出力
端子間電圧よりも低い場合は電源内部に電流が逆流する
ことが阻止される。このように従来の逆流防止回路は、
コンパレータ６を用いて電源内部電圧と出力端子間電圧
と比較してプラス入力端子１とプラス出力端子４との間
に設けられたＦＥＴ３を制御することによって電源内部
電圧が出力端子間電圧よりも低い場合に電源内部に電流
が逆流することをＦＥＴ３によって実現するものであっ
た。
４、５に別の電源が並列に接続されて電源内部電圧が出
力端子間電圧よりも低くなった場合は、コンパレータ６
のプラス入力端子よりもマイナス入力端子の電圧が低く
なっているため、コンパレータ６の出力端子はＨｉｇｈ
レベルとなる。そして、トランジスタ１１はそのベース
にコンパレータ６の出力端子からＨｉｇｈベルの信号が
入力されるためにオンとなる。従って、トランジスタ１
３、１４はそのベースにそれぞれ抵抗１２の電圧が印加
されずオフし、補助電圧部からトランジスタ１３、１４
を通してＦＥＴ３のゲートに電圧が与えられなくなり、
ＦＥＴ３が非導通となる。従って、電源内部電圧が出力
端子間電圧よりも低い場合は電源内部に電流が逆流する
ことが阻止される。このように従来の逆流防止回路は、
コンパレータ６を用いて電源内部電圧と出力端子間電圧
と比較してプラス入力端子１とプラス出力端子４との間
に設けられたＦＥＴ３を制御することによって電源内部
電圧が出力端子間電圧よりも低い場合に電源内部に電流
が逆流することをＦＥＴ３によって実現するものであっ
た。
【０００７】
【発明が解決しようとする課題】上記のような従来の逆
流防止回路では、電源内部電圧が出力端子間電圧よりも
低い場合に、コンパレータ６はオフセット電圧以上の電
圧差が発生するまで出力は反転しない。そのため、ＦＥ
Ｔ３の内部ＯＮ抵抗値により発生する電圧がオフセット
電圧に達するまでドレインからソースへと逆電流が電源
内部に流れ込んでしまい、ＦＥＴ３が逆流阻止の機能を
果たせなくなり、電源内部が破損するという問題点があ
った。
流防止回路では、電源内部電圧が出力端子間電圧よりも
低い場合に、コンパレータ６はオフセット電圧以上の電
圧差が発生するまで出力は反転しない。そのため、ＦＥ
Ｔ３の内部ＯＮ抵抗値により発生する電圧がオフセット
電圧に達するまでドレインからソースへと逆電流が電源
内部に流れ込んでしまい、ＦＥＴ３が逆流阻止の機能を
果たせなくなり、電源内部が破損するという問題点があ
った。
【０００８】
【課題を解決するための手段】本発明に係る逆流防止回
路は、入力電源と装置の内部回路との間に設けられる逆
流防止回路において、入力電源のプラス側とマイナス側
にそれぞれ接続されたプラス入力端子及びマイナス入力
端子と、プラス入力端子及びマイナス入力端子にそれぞ
れ接続され、内部回路に電源を供給するプラス出力端子
及びマイナス出力端子と、プラス入力端子にソースが接
続され、ドレインがプラス出力端子に接続された逆流防
止用の電界効果トランジスタと、出力端子電圧と電源内
部電圧とを比較し、電源内部電圧が出力端子電圧よりも
高い場合にオン信号を出力し、電源内部電圧が出力端子
電圧よりも低い場合にオフ信号を出力するコンパレータ
と、コンパレータのオン信号に基づきオンして補助電圧
部の電圧を電界効果トランジスタのゲートに印加し、コ
ンパレータのオフ信号に基づきオフして補助電圧部の電
圧を電界効果トランジスタのゲートに印加しないように
動作するスイッチング回路と、電源内部電圧を検出し、
電源内部電圧が出力端子電圧よりも低い場合で電源内部
電圧値が内部の基準電圧値より高いときにはスイッチン
グ回路に当該回路をオフさせるオフ信号を出力する逆流
防止用のスイッチング制御回路と備えてなるものであ
る。
路は、入力電源と装置の内部回路との間に設けられる逆
流防止回路において、入力電源のプラス側とマイナス側
にそれぞれ接続されたプラス入力端子及びマイナス入力
端子と、プラス入力端子及びマイナス入力端子にそれぞ
れ接続され、内部回路に電源を供給するプラス出力端子
及びマイナス出力端子と、プラス入力端子にソースが接
続され、ドレインがプラス出力端子に接続された逆流防
止用の電界効果トランジスタと、出力端子電圧と電源内
部電圧とを比較し、電源内部電圧が出力端子電圧よりも
高い場合にオン信号を出力し、電源内部電圧が出力端子
電圧よりも低い場合にオフ信号を出力するコンパレータ
と、コンパレータのオン信号に基づきオンして補助電圧
部の電圧を電界効果トランジスタのゲートに印加し、コ
ンパレータのオフ信号に基づきオフして補助電圧部の電
圧を電界効果トランジスタのゲートに印加しないように
動作するスイッチング回路と、電源内部電圧を検出し、
電源内部電圧が出力端子電圧よりも低い場合で電源内部
電圧値が内部の基準電圧値より高いときにはスイッチン
グ回路に当該回路をオフさせるオフ信号を出力する逆流
防止用のスイッチング制御回路と備えてなるものであ
る。
【０００９】本発明においては、コンパレータが出力端
子電圧と電源内部電圧とを比較し、電源内部電圧が出力
端子電圧よりも高い場合にオン信号を出力し、電源内部
電圧が出力端子電圧よりも低い場合にオフ信号を出力
し、スイッチング回路はコンパレータのオン信号に基づ
きオンして補助電圧部の電圧を電界効果トランジスタの
ゲートに印加し、コンパレータのオフ信号に基づきオフ
して補助電圧部の電圧を電界効果トランジスタのゲート
に印加しないように動作するが、逆流防止用のスイッチ
ング制御回路は、電源内部電圧が出力端子電圧よりも低
い場合で、電源内部電圧値が内部の基準電圧値より高い
ときには直ちにスイッチング回路に当該回路をオフさせ
るオフ信号を出力するから、電界効果トランジスタのゲ
ートへの電圧の印加が即座になくなり、電界効果トラン
ジスタのを非導通とすることができるため、電源内部に
電流が逆流することが阻止される機能を常に維持するこ
とができる。
子電圧と電源内部電圧とを比較し、電源内部電圧が出力
端子電圧よりも高い場合にオン信号を出力し、電源内部
電圧が出力端子電圧よりも低い場合にオフ信号を出力
し、スイッチング回路はコンパレータのオン信号に基づ
きオンして補助電圧部の電圧を電界効果トランジスタの
ゲートに印加し、コンパレータのオフ信号に基づきオフ
して補助電圧部の電圧を電界効果トランジスタのゲート
に印加しないように動作するが、逆流防止用のスイッチ
ング制御回路は、電源内部電圧が出力端子電圧よりも低
い場合で、電源内部電圧値が内部の基準電圧値より高い
ときには直ちにスイッチング回路に当該回路をオフさせ
るオフ信号を出力するから、電界効果トランジスタのゲ
ートへの電圧の印加が即座になくなり、電界効果トラン
ジスタのを非導通とすることができるため、電源内部に
電流が逆流することが阻止される機能を常に維持するこ
とができる。
【００１０】
実施の形態１． （構成）図１は本発明の実施の形態１を示す逆流防止回
路の回路図である。図において、従来例と同一の構成は
同一符号を付して重複した構成の説明を省略する。２０
はトランジスタ１１とトランジスタ１３との間に設けら
れたトランジスタで、そのベースは抵抗２１を介して補
助電圧部に接続され、そのエミッタには抵抗１２が接続
され、そのコレクタはトランジスタ１３のベースに接続
されている。
路の回路図である。図において、従来例と同一の構成は
同一符号を付して重複した構成の説明を省略する。２０
はトランジスタ１１とトランジスタ１３との間に設けら
れたトランジスタで、そのベースは抵抗２１を介して補
助電圧部に接続され、そのエミッタには抵抗１２が接続
され、そのコレクタはトランジスタ１３のベースに接続
されている。
【００１１】２２はフォトカプラで、そのフォトダイオ
ード２２ａのアノードはＦＥＴ３のソースに接続され、
そのカソードは抵抗２３を介してトランジスタ２０のベ
ースに接続されていると共に抵抗２４を介してシャント
レギュレータ２５のカソードに接続されている。フォト
カプラ２２のフォトトランジスタ２２ｂのコレクタとエ
ミッタは電源内部電圧を一定化するように動作する制御
回路に接続されている。シャントレギュレータ２５のア
ノードはマイナス入力端子２に接続され、そのリファレ
ンス端子は抵抗２６を介してＦＥＴ３のソースに接続さ
れていると共に抵抗２７を介してマイナス入力端子２に
接続されている。この実施の形態１ではトランジスタ２
０〜抵抗２７で逆流防止用のスイッチング制御回路を構
成している。
ード２２ａのアノードはＦＥＴ３のソースに接続され、
そのカソードは抵抗２３を介してトランジスタ２０のベ
ースに接続されていると共に抵抗２４を介してシャント
レギュレータ２５のカソードに接続されている。フォト
カプラ２２のフォトトランジスタ２２ｂのコレクタとエ
ミッタは電源内部電圧を一定化するように動作する制御
回路に接続されている。シャントレギュレータ２５のア
ノードはマイナス入力端子２に接続され、そのリファレ
ンス端子は抵抗２６を介してＦＥＴ３のソースに接続さ
れていると共に抵抗２７を介してマイナス入力端子２に
接続されている。この実施の形態１ではトランジスタ２
０〜抵抗２７で逆流防止用のスイッチング制御回路を構
成している。
【００１２】（動作）次に、本発明の実施の形態１の逆
流防止回路の動作について説明する。まず、前提として
そのシャントレギュレータ２５の動作について説明する
と、シャントレギュレータ２５はリファレンス端子に与
えられた抵抗２６、抵抗２７にて分割された電圧値がシ
ャントレギュレータ２５の内部の基準電圧値より低い場
合にその電圧差に応じた電流をカソードに流し込む。そ
の電流がフォトカプラ２２を通して制御回路へと入力さ
れ、電源内部電圧を一定化するように動作する。ここ
に、電源内部電圧値の設定式（１）を下記に示す。 Ｖ0 ＝ＶREF ×（１＋Ｒ26 ／Ｒ27） …（１） Ｖ0 ：電源内部電圧値 ＶREF ：シャントレギュレータ２５の内部の基準電圧値 Ｒ26 ：抵抗２６の抵抗値 Ｒ27 ：抵抗２７の抵抗値
流防止回路の動作について説明する。まず、前提として
そのシャントレギュレータ２５の動作について説明する
と、シャントレギュレータ２５はリファレンス端子に与
えられた抵抗２６、抵抗２７にて分割された電圧値がシ
ャントレギュレータ２５の内部の基準電圧値より低い場
合にその電圧差に応じた電流をカソードに流し込む。そ
の電流がフォトカプラ２２を通して制御回路へと入力さ
れ、電源内部電圧を一定化するように動作する。ここ
に、電源内部電圧値の設定式（１）を下記に示す。 Ｖ0 ＝ＶREF ×（１＋Ｒ26 ／Ｒ27） …（１） Ｖ0 ：電源内部電圧値 ＶREF ：シャントレギュレータ２５の内部の基準電圧値 Ｒ26 ：抵抗２６の抵抗値 Ｒ27 ：抵抗２７の抵抗値
【００１３】次に、本実施の形態１の逆流防止回路の動
作について説明する。例えば通常の電源内部電圧が出力
端子間電圧よりも高い場合は、コンパレータ６のプラス
入力端子よりもマイナス入力端子の電圧が高くなってい
るため、コンパレータ６の出力端子はＬｏｗレベルとな
る。そして、トランジスタ１１はそのベースにコンパレ
ータ６の出力端子からＬｏｗレベルの信号が入力される
ためにオフとなる。また、電源内部電圧はＶ0 の状態で
あるためにシャントレギュレータ２５は電流を流し込む
ので抵抗２１、抵抗２３に電流が流れ、抵抗１２、トラ
ンジスタ２０を通してトランジスタ１３のベースに電流
が流れ、抵抗１２の電圧がそれぞれ印加されてオンし、
補助電圧部からトランジスタ１３、抵抗１５を通してＦ
ＥＴ３のゲートに電圧が与えられてＦＥＴ３が導通す
る。
作について説明する。例えば通常の電源内部電圧が出力
端子間電圧よりも高い場合は、コンパレータ６のプラス
入力端子よりもマイナス入力端子の電圧が高くなってい
るため、コンパレータ６の出力端子はＬｏｗレベルとな
る。そして、トランジスタ１１はそのベースにコンパレ
ータ６の出力端子からＬｏｗレベルの信号が入力される
ためにオフとなる。また、電源内部電圧はＶ0 の状態で
あるためにシャントレギュレータ２５は電流を流し込む
ので抵抗２１、抵抗２３に電流が流れ、抵抗１２、トラ
ンジスタ２０を通してトランジスタ１３のベースに電流
が流れ、抵抗１２の電圧がそれぞれ印加されてオンし、
補助電圧部からトランジスタ１３、抵抗１５を通してＦ
ＥＴ３のゲートに電圧が与えられてＦＥＴ３が導通す
る。
【００１４】また、例えばプラス及びマイナス出力端子
４、５に別の電源が並列に接続されて電源内部電圧が出
力端子間電圧よりも低くなった場合は、コンパレータ６
のプラス入力端子よりもマイナス入力端子の電圧が低く
なっているため、コンパレータ６の出力端子はＨｉｇｈ
レベルとなる。そして、トランジスタ１１はそのベース
にコンパレータ６の出力端子からＨｉｇｈベルの信号が
入力されるためにオンとなる。ところで、電源内部電圧
が出力端子間電圧よりも低い場合には、直ちに電源内部
電圧はＶ0 より高くなるためにシャントレギュレータ２
５は電流を流さなくなる。そのため、抵抗２３に電流が
流れずトランジスタ２０のベースに電流が流れなくな
り、抵抗１２、トランジスタ２０を通して電流が流れな
くなる。従って、トランジスタ１３はそのベースにそれ
ぞれ抵抗１２の電圧が印加されず、オフするため補助電
圧部からトランジスタ１１、１４を通してＦＥＴ３のゲ
ートに電圧が与えられなくなり、ＦＥＴ３が非導通とな
る。従って、電源内部電圧が出力端子間電圧よりも低い
場合は電源内部に電流が逆流することが阻止される。
４、５に別の電源が並列に接続されて電源内部電圧が出
力端子間電圧よりも低くなった場合は、コンパレータ６
のプラス入力端子よりもマイナス入力端子の電圧が低く
なっているため、コンパレータ６の出力端子はＨｉｇｈ
レベルとなる。そして、トランジスタ１１はそのベース
にコンパレータ６の出力端子からＨｉｇｈベルの信号が
入力されるためにオンとなる。ところで、電源内部電圧
が出力端子間電圧よりも低い場合には、直ちに電源内部
電圧はＶ0 より高くなるためにシャントレギュレータ２
５は電流を流さなくなる。そのため、抵抗２３に電流が
流れずトランジスタ２０のベースに電流が流れなくな
り、抵抗１２、トランジスタ２０を通して電流が流れな
くなる。従って、トランジスタ１３はそのベースにそれ
ぞれ抵抗１２の電圧が印加されず、オフするため補助電
圧部からトランジスタ１１、１４を通してＦＥＴ３のゲ
ートに電圧が与えられなくなり、ＦＥＴ３が非導通とな
る。従って、電源内部電圧が出力端子間電圧よりも低い
場合は電源内部に電流が逆流することが阻止される。
【００１５】（効果）以上のように、抵抗２１、抵抗２
３、トランジスタ２０を設けたことにより、電源内部電
圧より出力端子間電圧が高くなった場合に、即座にＦＥ
Ｔ３のゲートへの電圧の印加がなくなりＦＥＴ３を非導
通とすることができるため、電源内部に電流が逆流する
ことが阻止される機能を常に維持し、電源内部の破損を
防止することができるという効果が得られる。
３、トランジスタ２０を設けたことにより、電源内部電
圧より出力端子間電圧が高くなった場合に、即座にＦＥ
Ｔ３のゲートへの電圧の印加がなくなりＦＥＴ３を非導
通とすることができるため、電源内部に電流が逆流する
ことが阻止される機能を常に維持し、電源内部の破損を
防止することができるという効果が得られる。
【００１６】実施の形態２． （構成）図２は本発明の実施の形態２を示す逆流防止回
路の回路図である。図において、図１の実施の形態１と
同一の構成は同一符号を付して重複した構成の説明を省
略する。この実施の形態２は、実施の形態１のトランジ
スタ２０の代わりにもう一つのフォトカプラ２８を設け
たものである。フォトカプラ２８のフォトダイオード２
８ａのアノードはフォトカプラ２２のフォトダイオード
２２ａのカソードに接続され、フォトダイオード２８ａ
のカソードはシャントレギュレータ２５のカソードに接
続されている抵抗２４に接続されている。また、フォト
カプラ２８のフォトトランジスタ２８ｂのコレクタは抵
抗１２を介して補助電圧部に接続され、そのエミッタは
トランジスタ１３、１４のベースに接続されている。こ
の実施の形態では主としてシャントレギュレータ２５と
フォトカプラ２８とでスイッチング制御回路が構成され
ている。
路の回路図である。図において、図１の実施の形態１と
同一の構成は同一符号を付して重複した構成の説明を省
略する。この実施の形態２は、実施の形態１のトランジ
スタ２０の代わりにもう一つのフォトカプラ２８を設け
たものである。フォトカプラ２８のフォトダイオード２
８ａのアノードはフォトカプラ２２のフォトダイオード
２２ａのカソードに接続され、フォトダイオード２８ａ
のカソードはシャントレギュレータ２５のカソードに接
続されている抵抗２４に接続されている。また、フォト
カプラ２８のフォトトランジスタ２８ｂのコレクタは抵
抗１２を介して補助電圧部に接続され、そのエミッタは
トランジスタ１３、１４のベースに接続されている。こ
の実施の形態では主としてシャントレギュレータ２５と
フォトカプラ２８とでスイッチング制御回路が構成され
ている。
【００１７】（動作）次に、本発明の実施の形態２の逆
流防止回路の動作について説明する。例えば通常の電源
内部電圧が出力端子間電圧よりも高い場合は、コンパレ
ータ６のプラス入力端子よりもマイナス入力端子の電圧
が高くなっているため、コンパレータ６の出力端子はＬ
ｏｗレベルとなる。そして、トランジスタ１１はそのベ
ースにコンパレータ６の出力端子からＬｏｗレベルの信
号が入力されるためにオフとなる。また、電源内部電圧
はＶ0 の状態であるためにシャントレギシュレータ２５
は電流を流し込むのでフォトカプラ２８のフォトダイオ
ード２８ａに電流が流れ、抵抗１２、フォトカプラ２８
のフォトトランジスタ２８ｂを通してトランジスタ１３
のベースに電流が流れ、抵抗１２の電圧がそれぞれ印加
されてオンし、補助電源部からトランジスタ１３、抵抗
１５を通してＦＥＴ１７のゲートに電圧が与えられＦＥ
Ｔ３が導通する。
流防止回路の動作について説明する。例えば通常の電源
内部電圧が出力端子間電圧よりも高い場合は、コンパレ
ータ６のプラス入力端子よりもマイナス入力端子の電圧
が高くなっているため、コンパレータ６の出力端子はＬ
ｏｗレベルとなる。そして、トランジスタ１１はそのベ
ースにコンパレータ６の出力端子からＬｏｗレベルの信
号が入力されるためにオフとなる。また、電源内部電圧
はＶ0 の状態であるためにシャントレギシュレータ２５
は電流を流し込むのでフォトカプラ２８のフォトダイオ
ード２８ａに電流が流れ、抵抗１２、フォトカプラ２８
のフォトトランジスタ２８ｂを通してトランジスタ１３
のベースに電流が流れ、抵抗１２の電圧がそれぞれ印加
されてオンし、補助電源部からトランジスタ１３、抵抗
１５を通してＦＥＴ１７のゲートに電圧が与えられＦＥ
Ｔ３が導通する。
【００１８】ところで、電源内部電圧が出力端子間電圧
よりも低い場合には、直ちに電源内部電圧はＶ0 より高
くなるためにシャントレギュレータ２５は電流を流さな
くなる。そのため、フォトカプラ２８のフォトダイオー
ド２８ａに電流が流れなくなり，フォトカプラ２８のフ
ォトトランジスタ２８ｂにも電流が流れなくなり、トラ
ンジスタ１３のベースには電流が流れなくなり、トラン
ジスタ１３はオフとなるため、ＦＥＴ３のゲートに電圧
が与えられなくなりＦＥＴ３が非導通となる。従って、
電源内部電圧が出力端子間電圧よりも低い場合は電源内
部に電流が逆流することが阻止される。
よりも低い場合には、直ちに電源内部電圧はＶ0 より高
くなるためにシャントレギュレータ２５は電流を流さな
くなる。そのため、フォトカプラ２８のフォトダイオー
ド２８ａに電流が流れなくなり，フォトカプラ２８のフ
ォトトランジスタ２８ｂにも電流が流れなくなり、トラ
ンジスタ１３のベースには電流が流れなくなり、トラン
ジスタ１３はオフとなるため、ＦＥＴ３のゲートに電圧
が与えられなくなりＦＥＴ３が非導通となる。従って、
電源内部電圧が出力端子間電圧よりも低い場合は電源内
部に電流が逆流することが阻止される。
【００１９】（効果）以上のように、フォトカプラ２８
を設けたことにより、電源内部電圧より出力端子間電圧
が高くなった場合に、即座にＦＥＴ３のゲートへの電圧
の印加がなくなりＦＥＴ３を非導通とすることができる
ため、電源内部に電流が逆流することが阻止される機能
を常に維持し、電源内部の破損を防止することができる
という効果が得られる。なお、この実施の形態ではフォ
トカプラ２８を設けていることにより、実施の形態１よ
りもコストが幾分高くなる。
を設けたことにより、電源内部電圧より出力端子間電圧
が高くなった場合に、即座にＦＥＴ３のゲートへの電圧
の印加がなくなりＦＥＴ３を非導通とすることができる
ため、電源内部に電流が逆流することが阻止される機能
を常に維持し、電源内部の破損を防止することができる
という効果が得られる。なお、この実施の形態ではフォ
トカプラ２８を設けていることにより、実施の形態１よ
りもコストが幾分高くなる。
【００２０】（利用形態）の説明 実施の形態１、２では、電源装置の逆流防止回路のＦＥ
Ｔ制御に適用した例を説明したが、パワーマネージメン
トスイッチ制御にも適用可能である。
Ｔ制御に適用した例を説明したが、パワーマネージメン
トスイッチ制御にも適用可能である。
【００２１】
【発明の効果】本発明は以上説明したとおり、コンパレ
ータが出力端子電圧と電源内部電圧とを比較し、電源内
部電圧が出力端子電圧よりも高い場合にオン信号を出力
し、電源内部電圧が出力端子電圧よりも低い場合にオフ
信号を出力し、スイッチング回路はコンパレータのオン
信号に基づきオンして補助電圧部の電圧を電界効果トラ
ンジスタのゲートに印加し、コンパレータのオフ信号に
基づきオフして補助電圧部の電圧を電界効果トランジス
タのゲートに印加しないように動作するが、逆流防止用
のスイッチング制御回路は、電源内部電圧が出力端子電
圧よりも低い場合で、電源内部電圧値が内部の基準電圧
値より高いときには直ちにスイッチング回路に当該回路
をオフさせるオフ信号を出力するので、電界効果トラン
ジスタのゲートへの電圧の印加が即座になくなり、電界
効果トランジスタのを非導通とすることができるため、
電源内部に電流が逆流することが阻止される機能を常に
維持し、電源内部の破損を防止することができるという
効果がある。
ータが出力端子電圧と電源内部電圧とを比較し、電源内
部電圧が出力端子電圧よりも高い場合にオン信号を出力
し、電源内部電圧が出力端子電圧よりも低い場合にオフ
信号を出力し、スイッチング回路はコンパレータのオン
信号に基づきオンして補助電圧部の電圧を電界効果トラ
ンジスタのゲートに印加し、コンパレータのオフ信号に
基づきオフして補助電圧部の電圧を電界効果トランジス
タのゲートに印加しないように動作するが、逆流防止用
のスイッチング制御回路は、電源内部電圧が出力端子電
圧よりも低い場合で、電源内部電圧値が内部の基準電圧
値より高いときには直ちにスイッチング回路に当該回路
をオフさせるオフ信号を出力するので、電界効果トラン
ジスタのゲートへの電圧の印加が即座になくなり、電界
効果トランジスタのを非導通とすることができるため、
電源内部に電流が逆流することが阻止される機能を常に
維持し、電源内部の破損を防止することができるという
効果がある。
【図１】本発明の実施の形態１を示す逆流防止回路の回
路図である。
路図である。
【図２】本発明の実施の形態２を示す逆流防止回路の回
路図である。
路図である。
【図３】従来の逆流防止回路の回路図である。
１ プラス入力端子 ２ マイナス入力端子 ３ 電界効果トランジスタ ４ プラス出力端子 ５ マイナス出力端子 ６ コンパレータ １１ トランジスタ（スイッチング回路） １３ トランジスタ（スイッチング回路） １４ トランジスタ（スイッチング回路） ２０ トランジスタ（スイッチング制御回路） ２５ シャントレギュレータ（スイッチング制御回路）
Claims (3)
- 【請求項１】 入力電源と装置の内部回路との間に設け
られる逆流防止回路において、 入力電源のプラス側とマイナス側にそれぞれ接続された
プラス入力端子及びマイナス入力端子と、 プラス入力端子及びマイナス入力端子にそれぞれ接続さ
れ、内部回路に電源を供給するプラス出力端子及びマイ
ナス出力端子と、 プラス入力端子にソースが接続され、ドレインがプラス
出力端子に接続された逆流防止用の電界効果トランジス
タと、 出力端子電圧と電源内部電圧とを比較し、電源内部電圧
が出力端子電圧よりも高い場合にオン信号を出力し、電
源内部電圧が出力端子電圧よりも低い場合にオフ信号を
出力するコンパレータと、 コンパレータのオン信号に基づきオンして補助電圧部の
電圧を電界効果トランジスタのゲートに印加し、コンパ
レータのオフ信号に基づきオフして補助電圧部の電圧を
電界効果トランジスタのゲートに印加しないように動作
するスイッチング回路と、 電源内部電圧を検出し、電源内部電圧が出力端子電圧よ
りも低い場合で電源内部電圧値が内部の基準電圧値より
高いときにはスイッチング回路に当該回路をオフさせる
オフ信号を出力する逆流防止用のスイッチング制御回路
とを備えたことを特徴とする逆流防止回路。 - 【請求項２】 前記逆流防止用のスイッチング制御回路
は、電源内部電圧が電源内部電圧値より低い場合にオン
してその電圧差に応じた電流を流し込み、電源内部電圧
が電源内部電圧値より高い場合にオフするシャントレギ
ュレータと、シャントレギュレータと補助電圧部との間
に設けられ、シャントレギュレータのオン時にはスイッ
チング回路に当該回路をオンさせるオン信号を出力する
スイッチング素子とからなることを特徴とする請求項１
記載の逆流防止回路。 - 【請求項３】 前記逆流防止用のスイッチング制御回路
は、電源内部電圧が電源内部電圧値より低い場合にオン
してその電圧差に応じた電流を流し込み、電源内部電圧
が電源内部電圧値より高い場合にオフするシャントレギ
ュレータと、シャントレギュレータと補助電圧部との間
に設けられ、シャントレギュレータのオン時にはスイッ
チング回路に当該回路をオンさせるオン信号を出力する
フォトカプラとからなることを特徴とする請求項１記載
の逆流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9047601A JPH10240359A (ja) | 1997-03-03 | 1997-03-03 | 逆流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9047601A JPH10240359A (ja) | 1997-03-03 | 1997-03-03 | 逆流防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10240359A true JPH10240359A (ja) | 1998-09-11 |
Family
ID=12779770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9047601A Pending JPH10240359A (ja) | 1997-03-03 | 1997-03-03 | 逆流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10240359A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091446A1 (fr) * | 2001-05-02 | 2002-11-14 | Tokyo Electron Limited | Procede et dispositif de traitement par le vide |
| US7423471B2 (en) | 2005-12-09 | 2008-09-09 | Ricoh Company, Ltd. | Backflow preventing circuit capable of preventing reverse current efficiently |
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
-
1997
- 1997-03-03 JP JP9047601A patent/JPH10240359A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091446A1 (fr) * | 2001-05-02 | 2002-11-14 | Tokyo Electron Limited | Procede et dispositif de traitement par le vide |
| US7423471B2 (en) | 2005-12-09 | 2008-09-09 | Ricoh Company, Ltd. | Backflow preventing circuit capable of preventing reverse current efficiently |
| US7705657B2 (en) | 2005-12-09 | 2010-04-27 | Ricoh Company, Ltd. | Backflow preventing circuit capable of preventing reverse current efficiently |
| US9087714B2 (en) | 2010-09-01 | 2015-07-21 | Ricoh Electronic Devices Co., Ltd. | Semiconductor integrated circuit and semiconductor integrated circuit apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032836A (ko) | 역 배터리 보호회로 | |
| JP4068431B2 (ja) | ダイオード回路及び電子機器 | |
| JP3857948B2 (ja) | 電源保護回路 | |
| JPH10240359A (ja) | 逆流防止回路 | |
| JPH08293744A (ja) | 半導体回路 | |
| JP2002010627A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| JP2611859B2 (ja) | 電源出力遮断装置 | |
| JP3540872B2 (ja) | 起動回路 | |
| JPH10336912A (ja) | 電源切替装置 | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| JP2569807B2 (ja) | プリチヤージ回路 | |
| JP2000152606A (ja) | 制御回路 | |
| JPH0528951Y2 (ja) | ||
| JPH05172857A (ja) | コンパレータ回路 | |
| JP2718856B2 (ja) | トランジスタスイッチング回路 | |
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JPH0792205A (ja) | 電源電圧検知装置 | |
| JP2805349B2 (ja) | スイッチング回路 | |
| JPH04372523A (ja) | 電源切り替え回路 | |
| JPH05276000A (ja) | パワーデバイスの駆動回路 | |
| KR19990053404A (ko) | 직류/직류 컨버터의 돌입전류 방지용 절체 회로 | |
| JPS6192032A (ja) | トランジスタスイツチング回路 | |
| JP2001112160A (ja) | 電流モニター端子のマイクロコンピュータへの入力方法 | |
| JP2001331225A (ja) | 高電圧ダミー回路 |