JP3564950B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3564950B2 JP3564950B2 JP16697497A JP16697497A JP3564950B2 JP 3564950 B2 JP3564950 B2 JP 3564950B2 JP 16697497 A JP16697497 A JP 16697497A JP 16697497 A JP16697497 A JP 16697497A JP 3564950 B2 JP3564950 B2 JP 3564950B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- charging
- capacitor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、基準電圧発生回路を内蔵する半導体集積回路に関するものである。
【０００２】
【従来の技術】
従来、基準電圧発生回路を内蔵する半導体集積回路では、基準電圧端子に外付けで大容量コンデンサの接続を行い、ノイズの影響の低減化を図っている。
【０００３】
以下、従来の基準電圧発生回路を内蔵する半導体集積回路について、図３を用いて説明する。図３において、３１は基準電圧発生回路を内蔵する半導体集積回路、３２は外付けのコンデンサ、３３は基準電圧発生回路、３４は基準電圧端子である。外付けのコンデンサ３２は、半導体集積回路３１を動作させた時のノイズによる影響を抑制するために接続している。
【０００４】
以上のように構成された従来の半導体集積回路の動作について、以下に説明する。
【０００５】
半導体集積回路３１の電源を投入すると、基準電圧発生回路３３が基準電圧を発生させ、まず基準電圧端子３４に外付けで接続されているコンデンサ３２の充電を行う。そして、外付けのコンデンサ３２の充電が完了すると基準電圧端子３４に正常な基準電圧が現れ、半導体集積回路３１は通常動作が可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような従来の回路構成では、基準電圧発生回路３３から供給される電流のみでコンデンサ３２の充電が行われるため、充電完了までの時間、すなわち、電源投入から通常動作が可能になるまでの待ち時間は、基準電圧発生回路３３の電流能力によって決まる。
【０００７】
従って、基準電圧発生回路３３の電流能力を大きくした場合には、コンデンサ３２の充電完了までの待ち時間は短くなるが、消費電力が増加してしまう。一方、基準電圧発生回路３３の電流能力を小さくした場合には、消費電力は低減されるが、コンデンサ３２の充電完了までの待ち時間が長くなるという課題が発生する。
【０００８】
上記のような従来の半導体集積回路では、消費電力の低減を優先して基準電圧発生回路３３の電流能力を下げて使用することが多く、そのためコンデンサ３２の充電に時間がかかり、電源投入から通常動作までの待ち時間が長いという問題がある。
【０００９】
本発明は、このような従来の問題点を解決するもので、外付けのコンデンサの充電時間の短縮、すなわち、電源投入から通常動作までの待ち時間の短縮ができ、且つ、通常動作時の低消費電力化が図れる半導体集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するために、本発明に係る第１の半導体集積回路は、基準電圧端子に外付けでコンデンサを接続する半導体集積回路において、少なくとも前記基準電圧端子に接続された基準電圧発生回路と、前記コンデンサの充電時にのみ前記基準電圧端子に接続される充電回路とを備えていることを特徴とするものである。
【００１１】
本発明に係る第２の半導体集積回路は、基準電圧端子に外付けでコンデンサを接続する半導体集積回路において、前記基準電圧端子に接続された基準電圧発生回路と、前記基準電圧端子にスイッチ回路を介して接続される充電回路と、前記スイッチ回路および前記充電回路を制御する制御回路とを備え、前記コンデンサの充電時には、前記制御回路から前記スイッチ回路を導通にし、且つ、前記充電回路を作動させる第１の制御信号が出力され、前記コンデンサの充電が完了すると、前記制御回路から前記スイッチ回路を非導通にし、且つ、前記充電回路の動作を停止させる第２の制御信号が出力されることを特徴とするものである。
【００１２】
本発明に係る第３の半導体集積回路は、上記第２の半導体集積回路において、前記制御回路が、比較機能を有し、前記比較機能によって前記基準電圧発生回路の演算増幅器の入力側電圧と出力側電圧の比較を行い、該比較値が前記コンデンサの充電完了を示す所定値に達していないと前記第１の制御信号を出力し、前記所定値に達すると前記第２の制御信号を出力することを特徴とするものである。
【００１３】
本発明に係る第４の半導体集積回路は、上記第２の半導体集積回路において、前記制御回路が、タイマー機能を有し、前記タイマー機能によって電源投入からの時間の計測を行い、該計測時間が前記コンデンサの充電に必要な所定の時間に達していないと前記第１の制御信号を出力し、前記所定の時間に達すると前記第２の制御信号が出力されることを特徴とするものである。
【００１４】
上記構成より本発明では、電源投入後の外付けのコンデンサの充電は、基準電圧発生回路と充電回路の両方で行うため、充電時間すなわち通常動作までの待ち時間を短縮することができる。また、外付けのコンデンサの充電が完了すると充電回路は切り離され、消費電力は基準電圧発生回路の電流能力だけで決まるため、基準電圧発生回路の電流能力を低くしておけば低消費電力化を図ることができる。
【００１５】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１６】
（実施の形態１）
本発明の実施の形態１の半導体集積回路について説明する。
【００１７】
図１は、本実施の形態１の半導体集積回路の構成を示すブロック図である。図１において、１は基準電圧発生回路を内蔵する半導体集積回路、２は外付けのコンデンサ、３は基準電圧発生回路、４は基準電圧端子、５は充電回路、６はスイッチ回路、７は制御回路である。なお、本実施の形態では、負帰還型オペアンプ（演算増幅器）８及び抵抗Ｒ１、Ｒ２で構成された基準電圧発生回路３、負帰還型オペアンプ９で構成された充電回路５、コンパレータ１０で構成された制御回路７を用いて説明する。
【００１８】
以上のように構成された実施の形態１の半導体集積回路について、その一動作例を以下に説明する。
【００１９】
半導体集積回路１の電源を投入すると、基準電圧発生回路３が基準電圧を発生させ、まず基準電圧端子４に外付けで接続されているコンデンサ２の充電を開始する。
【００２０】
このとき同時に、制御回路７のコンパレータ１０では、基準電圧発生回路３の負帰還型オペアンプ８の入力側電圧Ｖ１と出力側電圧Ｖ２を入力として、電圧Ｖ１と電圧Ｖ２の電圧比較が行われる。この比較値が、コンデンサの充電完了を示す設定値に達していない場合には、制御回路７からスイッチ回路６を導通させるとともに充電回路５を作動させる第１の制御信号が出力され、比較値が設定値以上になると制御回路７の出力が反転して、スイッチ回路６を非導通にさせるとともに充電回路５の動作を停止させる第２の制御信号が出力される。
【００２１】
従って、半導体集積回路１の電源が投入された当初は、外付けのコンデンサ２が充電されていないため、負帰還型オペアンプ８の入力側電圧Ｖ１に比べ出力側電圧Ｖ２は当然低い電圧となる。その結果、コンパレータ１０における比較値が、コンデンサ２の充電完了を示す設定値に達しないため、スイッチ回路６を導通させるとともに充電回路５を作動させる第１の制御信号が出力される。
【００２２】
この第１の制御信号がコンパレータ１０から出力されると、スイッチ回路６が導通し、且つ、充電回路５が作動するため、基準電圧発生回路３の負帰還型オペアンプ８と充電回路５の負帰還型オペアンプ９が並列に接続された状態となり、負帰還型オペアンプ８および負帰還型オペアンプ９の両方からコンデンサ２に対して電流供給がなされ短時間で充電が行われる。
【００２３】
コンデンサ２が充電されていくと、出力側電圧Ｖ２が入力側電圧Ｖ１に近づき、コンパレータ１０での比較値が設定値以上になると、制御回路７の出力が反転し、スイッチ回路６を非導通にさせるとともに充電回路５の動作を停止させる第２の制御信号が出力される。この結果、並列に接続されていた負帰還型オペアンプ９が切り離され、負帰還型オペアンプ８のみが基準電圧端子４に接続された状態となる。すなわち、並列に接続されていた負帰還型オペアンプ９が切り離された後であれば従来と同様な構成となり、半導体集積回路１は消費電力を抑えたまま通常動作を行うことができる。
【００２４】
なお、充電回路５の電流能力は大きい方がコンデンサ２の充電を急速に行うことができ、待ち時間の短縮に有効であることは言うまでもない。また、本実施の形態では制御回路７としてコンパレータ１０を用いたが、２点間の電圧値を比較できる回路であれば同様に用いることができる。
【００２５】
（実施の形態２）
本発明の実施の形態２の半導体集積回路について説明する。
【００２６】
図２は、本実施の形態２の半導体集積回路の構成を示すブロック図である。図２において、１１は半導体集積回路、１２はコンデンサ、１３は基準電圧発生回路、１４は基準電圧端子、１５は充電回路、１６はスイッチ回路、１７は制御回路である。制御回路１７は、半導体集積回路１１の動作クロックを用いて所定の時間を計測するタイマー機能を有している。
【００２７】
以上のように構成された実施の形態２の半導体集積回路について、その一動作例を以下に説明する。
【００２８】
半導体集積回路１１の電源を投入すると、基準電圧発生回路１３が基準電圧を発生させ、まず基準電圧端子１４に外付けで接続されているコンデンサ１２の充電を開始する。
【００２９】
このとき同時に、制御回路１７では、半導体集積回路１１の動作クロックを用いたタイマー機能によって、時間の計測を開始する。制御回路１７のタイマー機能には、所定の時間が設定されており、計測時間が所定の時間に達するまでは制御回路１７からスイッチ回路１６を導通させるとともに充電回路１５を作動させる第１の制御信号が出力され、計測時間が所定の時間に達すると制御回路１７からスイッチ回路１６を非導通にさせるとともに充電回路１５の動作を停止させる第２の制御信号が出力される。
【００３０】
従って、半導体集積回路１１の電源が投入されると、制御回路１７のタイマー機能の計測時間が所定の時間に達するまでは、制御回路１７からスイッチ回路１６を導通させるとともに充電回路１５を作動させる第１の制御信号が出力される。この第１の制御信号により、スイッチ回路１６が導通し、且つ、充電回路１５が作動するため、基準電圧発生回路１３および充電回路１５の両方からコンデンサ１２に対して電流供給がなされ短時間で充電が行われる。
【００３１】
そして、制御回路１７のタイマー機能の計測時間が所定の時間に達すると、制御回路１７からスイッチ回路１６を非道通にするとともに充電回路１５の動作を停止させる第２の制御信号が出力される。この結果、並列に接続されていた充電回路１５が切り離され、基準電圧発生回路１３のみが基準電圧端子１４に接続された状態となる。すなわち、並列に接続されていた充電回路１５が切り離された後であれば従来と同様な構成となり、半導体集積回路１１は消費電力を抑えたまま通常動作を行うことができる。ここで、制御回路１７のタイマー機能に設定されている所定の時間は、充電回路１５の電流能力に応じてコンデンサ１２が充電され一定電位に達するまでの時間とすることは言うまでもない。
【００３２】
なお、上記実施の形態１および実施の形態２において、基準電圧発生回路の電流能力を小さくし、充電回路の電流能力を大きくすれば、コンデンサの充電時間は充電回路の電流能力が大きいことにより短縮され、通常動作では基準電圧発生回路の電流能力が小さいことにより低消費電力化が図れる。
【００３３】
【発明の効果】
以上のように本発明によれば、充電回路及びそれを制御する制御回路を設けることにより、電源投入後、外付けのコンデンサが充電されるまでは基準電圧発生回路および充電回路の両方から電流供給がなされるため短時間で充電することが可能となり、また、コンデンサの充電が完了すると充電回路が切り離されるため通常動作では低消費電力化が可能な優れた半導体集積回路を実現できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体集積回路の構成を示すブロック図
【図２】本発明の実施の形態２に係る半導体集積回路の構成を示すブロック図
【図３】従来の半導体集積回路の構成を示すブロック図
【符号の説明】
１、１１ 半導体集積回路
２、１２ コンデンサ
３、１３ 基準電圧発生回路
４、１４ 基準電圧端子
５、１５ 充電回路
６、１６ スイッチ回路
７ 比較機能を有する制御回路
８、９ 負帰還型オペアンプ
１０ コンパレータ
１７ タイマー機能を有する制御回路
Ｖ１ 入力側電圧
Ｖ２ 出力側電圧
【発明の属する技術分野】
本発明は、基準電圧発生回路を内蔵する半導体集積回路に関するものである。
【０００２】
【従来の技術】
従来、基準電圧発生回路を内蔵する半導体集積回路では、基準電圧端子に外付けで大容量コンデンサの接続を行い、ノイズの影響の低減化を図っている。
【０００３】
以下、従来の基準電圧発生回路を内蔵する半導体集積回路について、図３を用いて説明する。図３において、３１は基準電圧発生回路を内蔵する半導体集積回路、３２は外付けのコンデンサ、３３は基準電圧発生回路、３４は基準電圧端子である。外付けのコンデンサ３２は、半導体集積回路３１を動作させた時のノイズによる影響を抑制するために接続している。
【０００４】
以上のように構成された従来の半導体集積回路の動作について、以下に説明する。
【０００５】
半導体集積回路３１の電源を投入すると、基準電圧発生回路３３が基準電圧を発生させ、まず基準電圧端子３４に外付けで接続されているコンデンサ３２の充電を行う。そして、外付けのコンデンサ３２の充電が完了すると基準電圧端子３４に正常な基準電圧が現れ、半導体集積回路３１は通常動作が可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような従来の回路構成では、基準電圧発生回路３３から供給される電流のみでコンデンサ３２の充電が行われるため、充電完了までの時間、すなわち、電源投入から通常動作が可能になるまでの待ち時間は、基準電圧発生回路３３の電流能力によって決まる。
【０００７】
従って、基準電圧発生回路３３の電流能力を大きくした場合には、コンデンサ３２の充電完了までの待ち時間は短くなるが、消費電力が増加してしまう。一方、基準電圧発生回路３３の電流能力を小さくした場合には、消費電力は低減されるが、コンデンサ３２の充電完了までの待ち時間が長くなるという課題が発生する。
【０００８】
上記のような従来の半導体集積回路では、消費電力の低減を優先して基準電圧発生回路３３の電流能力を下げて使用することが多く、そのためコンデンサ３２の充電に時間がかかり、電源投入から通常動作までの待ち時間が長いという問題がある。
【０００９】
本発明は、このような従来の問題点を解決するもので、外付けのコンデンサの充電時間の短縮、すなわち、電源投入から通常動作までの待ち時間の短縮ができ、且つ、通常動作時の低消費電力化が図れる半導体集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するために、本発明に係る第１の半導体集積回路は、基準電圧端子に外付けでコンデンサを接続する半導体集積回路において、少なくとも前記基準電圧端子に接続された基準電圧発生回路と、前記コンデンサの充電時にのみ前記基準電圧端子に接続される充電回路とを備えていることを特徴とするものである。
【００１１】
本発明に係る第２の半導体集積回路は、基準電圧端子に外付けでコンデンサを接続する半導体集積回路において、前記基準電圧端子に接続された基準電圧発生回路と、前記基準電圧端子にスイッチ回路を介して接続される充電回路と、前記スイッチ回路および前記充電回路を制御する制御回路とを備え、前記コンデンサの充電時には、前記制御回路から前記スイッチ回路を導通にし、且つ、前記充電回路を作動させる第１の制御信号が出力され、前記コンデンサの充電が完了すると、前記制御回路から前記スイッチ回路を非導通にし、且つ、前記充電回路の動作を停止させる第２の制御信号が出力されることを特徴とするものである。
【００１２】
本発明に係る第３の半導体集積回路は、上記第２の半導体集積回路において、前記制御回路が、比較機能を有し、前記比較機能によって前記基準電圧発生回路の演算増幅器の入力側電圧と出力側電圧の比較を行い、該比較値が前記コンデンサの充電完了を示す所定値に達していないと前記第１の制御信号を出力し、前記所定値に達すると前記第２の制御信号を出力することを特徴とするものである。
【００１３】
本発明に係る第４の半導体集積回路は、上記第２の半導体集積回路において、前記制御回路が、タイマー機能を有し、前記タイマー機能によって電源投入からの時間の計測を行い、該計測時間が前記コンデンサの充電に必要な所定の時間に達していないと前記第１の制御信号を出力し、前記所定の時間に達すると前記第２の制御信号が出力されることを特徴とするものである。
【００１４】
上記構成より本発明では、電源投入後の外付けのコンデンサの充電は、基準電圧発生回路と充電回路の両方で行うため、充電時間すなわち通常動作までの待ち時間を短縮することができる。また、外付けのコンデンサの充電が完了すると充電回路は切り離され、消費電力は基準電圧発生回路の電流能力だけで決まるため、基準電圧発生回路の電流能力を低くしておけば低消費電力化を図ることができる。
【００１５】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１６】
（実施の形態１）
本発明の実施の形態１の半導体集積回路について説明する。
【００１７】
図１は、本実施の形態１の半導体集積回路の構成を示すブロック図である。図１において、１は基準電圧発生回路を内蔵する半導体集積回路、２は外付けのコンデンサ、３は基準電圧発生回路、４は基準電圧端子、５は充電回路、６はスイッチ回路、７は制御回路である。なお、本実施の形態では、負帰還型オペアンプ（演算増幅器）８及び抵抗Ｒ１、Ｒ２で構成された基準電圧発生回路３、負帰還型オペアンプ９で構成された充電回路５、コンパレータ１０で構成された制御回路７を用いて説明する。
【００１８】
以上のように構成された実施の形態１の半導体集積回路について、その一動作例を以下に説明する。
【００１９】
半導体集積回路１の電源を投入すると、基準電圧発生回路３が基準電圧を発生させ、まず基準電圧端子４に外付けで接続されているコンデンサ２の充電を開始する。
【００２０】
このとき同時に、制御回路７のコンパレータ１０では、基準電圧発生回路３の負帰還型オペアンプ８の入力側電圧Ｖ１と出力側電圧Ｖ２を入力として、電圧Ｖ１と電圧Ｖ２の電圧比較が行われる。この比較値が、コンデンサの充電完了を示す設定値に達していない場合には、制御回路７からスイッチ回路６を導通させるとともに充電回路５を作動させる第１の制御信号が出力され、比較値が設定値以上になると制御回路７の出力が反転して、スイッチ回路６を非導通にさせるとともに充電回路５の動作を停止させる第２の制御信号が出力される。
【００２１】
従って、半導体集積回路１の電源が投入された当初は、外付けのコンデンサ２が充電されていないため、負帰還型オペアンプ８の入力側電圧Ｖ１に比べ出力側電圧Ｖ２は当然低い電圧となる。その結果、コンパレータ１０における比較値が、コンデンサ２の充電完了を示す設定値に達しないため、スイッチ回路６を導通させるとともに充電回路５を作動させる第１の制御信号が出力される。
【００２２】
この第１の制御信号がコンパレータ１０から出力されると、スイッチ回路６が導通し、且つ、充電回路５が作動するため、基準電圧発生回路３の負帰還型オペアンプ８と充電回路５の負帰還型オペアンプ９が並列に接続された状態となり、負帰還型オペアンプ８および負帰還型オペアンプ９の両方からコンデンサ２に対して電流供給がなされ短時間で充電が行われる。
【００２３】
コンデンサ２が充電されていくと、出力側電圧Ｖ２が入力側電圧Ｖ１に近づき、コンパレータ１０での比較値が設定値以上になると、制御回路７の出力が反転し、スイッチ回路６を非導通にさせるとともに充電回路５の動作を停止させる第２の制御信号が出力される。この結果、並列に接続されていた負帰還型オペアンプ９が切り離され、負帰還型オペアンプ８のみが基準電圧端子４に接続された状態となる。すなわち、並列に接続されていた負帰還型オペアンプ９が切り離された後であれば従来と同様な構成となり、半導体集積回路１は消費電力を抑えたまま通常動作を行うことができる。
【００２４】
なお、充電回路５の電流能力は大きい方がコンデンサ２の充電を急速に行うことができ、待ち時間の短縮に有効であることは言うまでもない。また、本実施の形態では制御回路７としてコンパレータ１０を用いたが、２点間の電圧値を比較できる回路であれば同様に用いることができる。
【００２５】
（実施の形態２）
本発明の実施の形態２の半導体集積回路について説明する。
【００２６】
図２は、本実施の形態２の半導体集積回路の構成を示すブロック図である。図２において、１１は半導体集積回路、１２はコンデンサ、１３は基準電圧発生回路、１４は基準電圧端子、１５は充電回路、１６はスイッチ回路、１７は制御回路である。制御回路１７は、半導体集積回路１１の動作クロックを用いて所定の時間を計測するタイマー機能を有している。
【００２７】
以上のように構成された実施の形態２の半導体集積回路について、その一動作例を以下に説明する。
【００２８】
半導体集積回路１１の電源を投入すると、基準電圧発生回路１３が基準電圧を発生させ、まず基準電圧端子１４に外付けで接続されているコンデンサ１２の充電を開始する。
【００２９】
このとき同時に、制御回路１７では、半導体集積回路１１の動作クロックを用いたタイマー機能によって、時間の計測を開始する。制御回路１７のタイマー機能には、所定の時間が設定されており、計測時間が所定の時間に達するまでは制御回路１７からスイッチ回路１６を導通させるとともに充電回路１５を作動させる第１の制御信号が出力され、計測時間が所定の時間に達すると制御回路１７からスイッチ回路１６を非導通にさせるとともに充電回路１５の動作を停止させる第２の制御信号が出力される。
【００３０】
従って、半導体集積回路１１の電源が投入されると、制御回路１７のタイマー機能の計測時間が所定の時間に達するまでは、制御回路１７からスイッチ回路１６を導通させるとともに充電回路１５を作動させる第１の制御信号が出力される。この第１の制御信号により、スイッチ回路１６が導通し、且つ、充電回路１５が作動するため、基準電圧発生回路１３および充電回路１５の両方からコンデンサ１２に対して電流供給がなされ短時間で充電が行われる。
【００３１】
そして、制御回路１７のタイマー機能の計測時間が所定の時間に達すると、制御回路１７からスイッチ回路１６を非道通にするとともに充電回路１５の動作を停止させる第２の制御信号が出力される。この結果、並列に接続されていた充電回路１５が切り離され、基準電圧発生回路１３のみが基準電圧端子１４に接続された状態となる。すなわち、並列に接続されていた充電回路１５が切り離された後であれば従来と同様な構成となり、半導体集積回路１１は消費電力を抑えたまま通常動作を行うことができる。ここで、制御回路１７のタイマー機能に設定されている所定の時間は、充電回路１５の電流能力に応じてコンデンサ１２が充電され一定電位に達するまでの時間とすることは言うまでもない。
【００３２】
なお、上記実施の形態１および実施の形態２において、基準電圧発生回路の電流能力を小さくし、充電回路の電流能力を大きくすれば、コンデンサの充電時間は充電回路の電流能力が大きいことにより短縮され、通常動作では基準電圧発生回路の電流能力が小さいことにより低消費電力化が図れる。
【００３３】
【発明の効果】
以上のように本発明によれば、充電回路及びそれを制御する制御回路を設けることにより、電源投入後、外付けのコンデンサが充電されるまでは基準電圧発生回路および充電回路の両方から電流供給がなされるため短時間で充電することが可能となり、また、コンデンサの充電が完了すると充電回路が切り離されるため通常動作では低消費電力化が可能な優れた半導体集積回路を実現できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体集積回路の構成を示すブロック図
【図２】本発明の実施の形態２に係る半導体集積回路の構成を示すブロック図
【図３】従来の半導体集積回路の構成を示すブロック図
【符号の説明】
１、１１ 半導体集積回路
２、１２ コンデンサ
３、１３ 基準電圧発生回路
４、１４ 基準電圧端子
５、１５ 充電回路
６、１６ スイッチ回路
７ 比較機能を有する制御回路
８、９ 負帰還型オペアンプ
１０ コンパレータ
１７ タイマー機能を有する制御回路
Ｖ１ 入力側電圧
Ｖ２ 出力側電圧
Claims (3)
- 基準電圧端子に外付けでコンデンサを接続する半導体集積回路において、前記基準電圧端子に接続された基準電圧発生回路と、前記基準電圧端子にスイッチ回路を介して接続される充電回路と、前記スイッチ回路および前記充電回路を制御する制御回路とを備え、
前記コンデンサの充電時には、前記制御回路から前記スイッチ回路を導通にし、且つ、前記充電回路を作動させる第１の制御信号が出力され、前記コンデンサの充電が完了すると、前記制御回路から前記スイッチ回路を非導通にし、且つ、前記充電回路の動作を停止させる第２の制御信号が出力されることを特徴とし、
前記制御回路が、比較機能を有し、前記比較機能によって前記基準電圧発生回路の演算増幅器の入力側電圧と出力側電圧の比較を行い、該比較値が前記コンデンサの充電完了を示す所定値に達していないと前記第１の制御信号を出力し、前記所定値に達すると前記第２の制御信号を出力することを特徴とする半導体集積回路。 - 基準電圧端子に外付けでコンデンサを接続する半導体集積回路において、
基準電圧発生回路と制御回路と充電回路とを備えており、
前記基準電圧発生回路は、増幅回路を備え、前記増幅回路の入力信号は、前記制御回路及び充電回路に対する入力信号と共通の信号であり、
前記制御回路は、前記増幅回路の入力信号および出力信号が入力され、前記充電回路に対して制御信号を出力することで、基準電圧発生回路のみによって前記コンデンサの充電を行うのか、前記基準電圧発生回路と前記充電回路によって前記コンデンサの充電を行うのか、を切り替えることを特徴とする半導体集積回路。 - 前記基準電圧発生器は、基準電位を決定する抵抗分圧回路を備えていることを特徴とする請求項１又は２に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16697497A JP3564950B2 (ja) | 1997-06-24 | 1997-06-24 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16697497A JP3564950B2 (ja) | 1997-06-24 | 1997-06-24 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115540A JPH1115540A (ja) | 1999-01-22 |
| JP3564950B2 true JP3564950B2 (ja) | 2004-09-15 |
Family
ID=15841071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16697497A Expired - Fee Related JP3564950B2 (ja) | 1997-06-24 | 1997-06-24 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564950B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4660921B2 (ja) * | 2000-12-14 | 2011-03-30 | 富士電機システムズ株式会社 | 電圧レギュレータ回路 |
| JP4745734B2 (ja) * | 2005-06-30 | 2011-08-10 | 株式会社リコー | システム電源装置及びその動作制御方法 |
| JP4866158B2 (ja) * | 2006-06-20 | 2012-02-01 | 富士通セミコンダクター株式会社 | レギュレータ回路 |
| US8188719B2 (en) * | 2010-05-28 | 2012-05-29 | Seiko Instruments Inc. | Voltage regulator |
-
1997
- 1997-06-24 JP JP16697497A patent/JP3564950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1115540A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547544B2 (ja) | 半導体電力回路 | |
| JP4398432B2 (ja) | 充放電制御回路および充電式電源装置 | |
| JP2000056843A (ja) | 基準電圧生成回路 | |
| JPH11318034A (ja) | 充放電制御回路と充電式電源装置 | |
| KR19980071235A (ko) | 충방전 제어회로 | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| JP2762950B2 (ja) | 電源切替回路 | |
| JP3683188B2 (ja) | 遅延回路 | |
| JPH0429532A (ja) | バッテリの切換回路 | |
| JP3098480B2 (ja) | 電源回路 | |
| JP4048723B2 (ja) | 太陽電池の充電回路とそれを搭載した半導体装置 | |
| JP3613095B2 (ja) | 電源制御装置 | |
| US20030231049A1 (en) | Integrated circuit with voltage divider and buffered capacitor | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JP3299481B2 (ja) | 緊急電源切断装置 | |
| JP3256482B2 (ja) | ピークホールド回路 | |
| KR0166201B1 (ko) | 적분기를 이용한 온/오프 지연시간 제거시스템 | |
| JPH0335286Y2 (ja) | ||
| JPH07334256A (ja) | 電源回路 | |
| JP3520128B2 (ja) | プログラマブル直流電源装置 | |
| JPH05172857A (ja) | コンパレータ回路 | |
| JPH04295771A (ja) | 電圧検知回路 | |
| JPH0698533A (ja) | ステップダウンｄｃ／ｄｃコンバータ | |
| JP2004096869A (ja) | 直流電源装置 | |
| JP3198419B2 (ja) | 近接スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |