JP2718856B2 - トランジスタスイッチング回路 - Google Patents
トランジスタスイッチング回路Info
- Publication number
- JP2718856B2 JP2718856B2 JP4165922A JP16592292A JP2718856B2 JP 2718856 B2 JP2718856 B2 JP 2718856B2 JP 4165922 A JP4165922 A JP 4165922A JP 16592292 A JP16592292 A JP 16592292A JP 2718856 B2 JP2718856 B2 JP 2718856B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- transistor
- power supply
- negative bias
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、トランジスタをスイッ
チング素子としたトランジスタスイッチング回路に関す
るものである。 【０００２】 【従来の技術】従来のトランジスタスイッチング回路
は、図３に示すようにバイポーラトランジスタ、電界効
果トランジスタ（以下、ＦＥＴと称する。）、静電誘導
形トランジスタ（以下、ＳＩＴと称する。）等のスイッ
チングトランジスタ１の制御信号の入口，出口となる第
１の制御端子（バイポーラトランジスタ等ではベース、
ＦＥＴ及びＳＩＴ等ではゲートである。）及び第２の制
御端子（バイポーラトランジスタ等ではエミッタ、ＦＥ
Ｔ及びＳＩＴ等ではソースである。）のうち、第２の制
御端子に正バイアス電源２の負極と負バイアス電源３の
正極との接続点を接続し、正バイアス電源２の正極は第
１の制御端子入力抵抗４及びトランジスタによるバイア
ス電圧切替回路５を介してスイッチングトランジスタ１
の第１の制御端子に接続し、負バイアス電源３の負極は
バイアス電圧切替回路５を介してスイッチングトランジ
スタ１の第１の制御端子に接続した構造であった。 【０００３】このようなトランジスタスイッチング回路
は、特にＳＩＴ及びバイポーラトランジスタの場合で説
明すると、バイアス電圧切替回路５の切替えによってス
イッチングトランジスタ１の第１の制御端子に正バイア
ス電源２から正の制御信号電圧を印加すると、Ｉ1 ＝Ｖ
2 ／Ｒ4 （ここで、Ｖ2 は正のバイアス電圧、Ｒ4 は第
１の制御端子入力抵抗４の抵抗値）なる正方向制御信号
電流Ｉ1 が流れてスイッチングトランジスタ１はオンと
なる。次に、バイアス電圧切替回路５が切替わって、負
バイアス電源３から負の制御信号電圧がスイッチングト
ランジスタ１に印加されると、該スイッチングトランジ
スタ１の第１，第２の制御端子間の蓄積電荷が放電さ
れ、瞬時にパルス電流が流れるが、それ以後は第１，第
２の制御端子間のダイオード特性により直流的な逆方向
制御信号電流Ｉ2 はほとんど零であり、スイッチングト
ランジスタ１はオフとなる。 【０００４】 【発明が解決しようとする課題】ところが、何らかの原
因でスイッチングトランジスタ１の第１，第２の制御端
子間がショートモードで故障を起こすと、過大な逆方向
異常制御信号電流Ｉ2 ´が連続して流れてバイアス電圧
切替回路５を構成しているトランジスタや負バイアス電
源３が誘発故障を引き起こす危険がある。 【０００５】本発明の目的は、スイッチングトランジス
タの正常時の順方向制御信号電流は制限せず、ショート
モードでの異常時に負バイアス電源から連続して流れよ
うとする過大な逆方向異常制御信号電流だけを制限でき
るトランジスタスイッチング回路を提供することにあ
る。 【０００６】 【課題を解決するための手段】上記の目的を達成する本
発明の構成を説明すると、本発明は制御信号の入口，出
口となる第１，第２の制御端子を有するスイッチングト
ランジスタの前記第１の制御端子に正バイアス電源と負
バイアス電源からバイアス電圧切替回路を介して前記制
御信号を供給してスイッチング駆動するトランジスタス
イッチング回路において、前記負バイアス電源の負極か
ら前記バイアス電圧切替回路及び前記スイッチングトラ
ンジスタの第１，第２の制御端子を経て前記負バイアス
電源の正極に至る負バイアス回路における前記負バイア
ス電源の正極と前記スイッチングトランジスタの第２の
制御端子との間に、ショートモードでの異常時に前記負
バイアス電源から連続して流れようとする過大な逆方向
異常制御信号電流を防止する過大逆方向異常制御信号電
流防止回路が設けられ、該過大逆方向異常制御信号電流
防止回路は負バイアス電流を阻止する向きで前記負バイ
アス電源の正極と前記スイッチングトランジスタの第２
の制御端子との間に直列接続された過大逆方向異常制御
信号電流防止用ダイオードと、該ダイオードに並列接続
された過大逆方向異常制御信号電流制限用抵抗とで構成
されていることを特徴とする。 【０００７】 【作用】このように、負バイアス電源の正極と前記スイ
ッチングトランジスタの第２の制御端子との間に、過大
逆方向異常制御信号電流防止用ダイオードと過大逆方向
異常制御信号電流制限用抵抗との並列回路を接続し、且
つ該ダイオードはそのアノードをスイッチングトランジ
スタの第２の制御端子に向けて接続すると、順方向制御
信号電流は該ダイオードを通して制限を受けずに流れ、
ショートモードでの異常時に負バイアス電源から連続し
て流れようとする過大な逆方向異常制御信号電流は該抵
抗を通して制限されて流れる。 【０００８】 【実施例】図１は、本発明は、本発明に係るトランジス
タスイッチング回路の一実施例を示したものである。な
お、前述した図３と対応する部分には、同一符号を付し
て示している。 【０００９】本実施例のトランジスタスイッチング回路
では、負バイアス電源３の正極からスイッチングトラン
ジスタ１の第２の制御端子に至る回路に逆方向異常制御
信号電流検出回路６が接続されている。 【００１０】スイッチングトランジスタ１としては、Ｓ
ＩＴ，ＦＥＴ，バイポーラトランジスタ等が用いられて
いる。 【００１１】逆方向異常制御信号電流検出回路６は、負
バイアス電源３の正極からスイッチングトランジスタ１
の第２の制御端子に至る回路にアノードを第２の制御端
子に向けて直列接続された過大逆方向異常制御信号電流
防止用ダイオード１１と、このダイオード１１に個々に
並列接続されたコンデンサ１２及び過大逆方向異常制御
信号電流制限用抵抗１３と、該ダイオード１１のカソー
ドと負バイアス電源３の負極との間に接続された故障信
号出力子としてのリレー１０と故障信号出力子駆動素子
としてのリレー駆動用トランジスタ１４との直列回路
と、このリレー駆動用トランジスタ１４の第１，第２の
制御端子間に接続された制御端子バイアス抵抗１５と、
リレー駆動用トランジスタ１４の第１の制御端子とダイ
オード１１のアノードとの間に接続された故障検出用抵
抗１６とで構成されている。 【００１２】この場合、過大逆方向異常制御信号電流防
止用ダイオード１１と、コンデンサ１２と、過大逆方向
異常制御信号電流制限用抵抗１３とで、負バイアス電源
３の負極からバイアス電圧切替回路５及びスイッチング
トランジスタ１の第１，第２の制御端子を経て負バイア
ス電源３の正極に至る負バイアス回路ＮＢに、ショート
モードでの異常時に負バイアス電源３から連続して流れ
ようとする過大な逆方向異常制御信号電流Ｉ2 ´を防止
する過大逆方向異常制御信号電流防止回路６Ａが構成さ
れている。 【００１３】かかる過大逆方向異常制御信号電流防止回
路６Ａにおいて、過大逆方向異常制御信号電流制限用抵
抗１３の抵抗値は、故障検出用抵抗１６の抵抗値より十
分大きく定められている。 【００１４】このようなトランジスタスイッチング回路
においては、スイッチングトランジスタ１がオンのとき
順方向制御信号電流Ｉ1 はダイオード１１を通して流
れ、スイッチングトランジスタ１がオフのときにはコン
デンサ１２と抵抗１３（抵抗１６より十分に大きい。）
により負バイアス電源３の負バイアス電圧Ｖ3 がスイッ
チングトランジスタ１の第１，第２の制御端子間に印加
される。スイッチングトランジスタ１が正常に動作して
いる場合には、ダイオード１１の存在により抵抗１３の
両端はほとんど零電圧であり、スイッチングトランジス
タ１はオン状態で、リレー１０もオンしている。 【００１５】スイッチングトランジスタ１が正常の場合
には、該スイッチングトランジスタ１の第１，第２の制
御端子間はダイオード特性となっているため、第１の制
御端子電位が第２の制御端子電位に比べて負の場合、逆
方向制御信号電流Ｉ2 はほとんど流れない。 【００１６】かかる状態で、何らかの原因でスイッチン
グトランジスタ１の第１，第２の制御端子間がショート
モードで故障した場合には、スイッチングトランジスタ
１に逆方向異常制御信号電流Ｉ2 ´が連続して流れ、抵
抗１３の両端に負バイアス電圧Ｖ3 が発生し、リレー駆
動用トランジスタ１４の第１の制御端子電位が下げられ
て該トランジスタ１４はオフとなり、リレー１０もオフ
となる。リレー１０のオフにより故障発生が検出され
る。このときの逆方向異常制御信号電流Ｉ2 ´は、Ｉ2
´＝Ｖ3 ／Ｒ13（但し、Ｒ13は抵抗１３の抵抗値）とな
り、抵抗値Ｒ13は大きいので過大な逆方向異常制御信号
電流Ｉ2 ´が流れるのを防止できる。 【００１７】図２は、図１のトランジスタスイッチング
回路で用いるベース電流切替回路５の具体例を示したも
のである。該ベース電流切替回路５は、２個のドライブ
用トランジスタ５Ａ，５Ｂを図示のように接続して構成
されている。 【００１８】このようなベース電流切替回路５において
は、スイッチング信号が入力されると、ドライブ用トラ
ンジスタ５Ａ，５Ｂの切替駆動により正バイアス電源２
と負バイアス電源３からスイッチングトランジスタ１の
第１の制御端子に制御信号電流が供給される。 【００１９】なお、前述したように本発明でスイッチン
グトランジスタの第１の制御端子とは、バイポーラトラ
ンジスタ等ではベース、ＦＥＴ，ＳＩＴ等ではゲートで
ある。また、第２の制御端子とは、バイポーラトランジ
スタ等ではエミッタ、ＦＥＴ，ＳＩＴ等ではソースであ
る。そして、これら第１，第２の制御端子とは、スイッ
チングトランジスタで制御信号の入口，出口となる端子
をいう。 【００２０】本発明で用いるスイッチングトランジスタ
は、上述したバイポーラトランジスタ，ＦＥＴ，ＳＩＴ
に限定されるものではなく、制御信号の入口，出口とな
る第１，第２の制御端子を有するスイッチングトランジ
スタであれば、同様に使用できるものである。 【００２１】 【発明の効果】以上説明したように本発明に係るトラン
ジスタスイッチング回路では、負バイアス回路における
前記負バイアス電源の正極と前記スイッチングトランジ
スタの第２の制御端子との間に、過大逆方向異常制御信
号電流防止用ダイオードと過大逆方向異常制御信号電流
制限用抵抗との並列回路を接続し、且つこのダイオード
は負バイアス電流を阻止する向きに接続しているので、
順方向制御信号電流は制限せずにショートモードでの異
常時に負バイアス電源から連続して流れようとする過大
な逆方向異常制御信号電流だけを制限でき、２次的故障
の誘発を防止することができる。
チング素子としたトランジスタスイッチング回路に関す
るものである。 【０００２】 【従来の技術】従来のトランジスタスイッチング回路
は、図３に示すようにバイポーラトランジスタ、電界効
果トランジスタ（以下、ＦＥＴと称する。）、静電誘導
形トランジスタ（以下、ＳＩＴと称する。）等のスイッ
チングトランジスタ１の制御信号の入口，出口となる第
１の制御端子（バイポーラトランジスタ等ではベース、
ＦＥＴ及びＳＩＴ等ではゲートである。）及び第２の制
御端子（バイポーラトランジスタ等ではエミッタ、ＦＥ
Ｔ及びＳＩＴ等ではソースである。）のうち、第２の制
御端子に正バイアス電源２の負極と負バイアス電源３の
正極との接続点を接続し、正バイアス電源２の正極は第
１の制御端子入力抵抗４及びトランジスタによるバイア
ス電圧切替回路５を介してスイッチングトランジスタ１
の第１の制御端子に接続し、負バイアス電源３の負極は
バイアス電圧切替回路５を介してスイッチングトランジ
スタ１の第１の制御端子に接続した構造であった。 【０００３】このようなトランジスタスイッチング回路
は、特にＳＩＴ及びバイポーラトランジスタの場合で説
明すると、バイアス電圧切替回路５の切替えによってス
イッチングトランジスタ１の第１の制御端子に正バイア
ス電源２から正の制御信号電圧を印加すると、Ｉ1 ＝Ｖ
2 ／Ｒ4 （ここで、Ｖ2 は正のバイアス電圧、Ｒ4 は第
１の制御端子入力抵抗４の抵抗値）なる正方向制御信号
電流Ｉ1 が流れてスイッチングトランジスタ１はオンと
なる。次に、バイアス電圧切替回路５が切替わって、負
バイアス電源３から負の制御信号電圧がスイッチングト
ランジスタ１に印加されると、該スイッチングトランジ
スタ１の第１，第２の制御端子間の蓄積電荷が放電さ
れ、瞬時にパルス電流が流れるが、それ以後は第１，第
２の制御端子間のダイオード特性により直流的な逆方向
制御信号電流Ｉ2 はほとんど零であり、スイッチングト
ランジスタ１はオフとなる。 【０００４】 【発明が解決しようとする課題】ところが、何らかの原
因でスイッチングトランジスタ１の第１，第２の制御端
子間がショートモードで故障を起こすと、過大な逆方向
異常制御信号電流Ｉ2 ´が連続して流れてバイアス電圧
切替回路５を構成しているトランジスタや負バイアス電
源３が誘発故障を引き起こす危険がある。 【０００５】本発明の目的は、スイッチングトランジス
タの正常時の順方向制御信号電流は制限せず、ショート
モードでの異常時に負バイアス電源から連続して流れよ
うとする過大な逆方向異常制御信号電流だけを制限でき
るトランジスタスイッチング回路を提供することにあ
る。 【０００６】 【課題を解決するための手段】上記の目的を達成する本
発明の構成を説明すると、本発明は制御信号の入口，出
口となる第１，第２の制御端子を有するスイッチングト
ランジスタの前記第１の制御端子に正バイアス電源と負
バイアス電源からバイアス電圧切替回路を介して前記制
御信号を供給してスイッチング駆動するトランジスタス
イッチング回路において、前記負バイアス電源の負極か
ら前記バイアス電圧切替回路及び前記スイッチングトラ
ンジスタの第１，第２の制御端子を経て前記負バイアス
電源の正極に至る負バイアス回路における前記負バイア
ス電源の正極と前記スイッチングトランジスタの第２の
制御端子との間に、ショートモードでの異常時に前記負
バイアス電源から連続して流れようとする過大な逆方向
異常制御信号電流を防止する過大逆方向異常制御信号電
流防止回路が設けられ、該過大逆方向異常制御信号電流
防止回路は負バイアス電流を阻止する向きで前記負バイ
アス電源の正極と前記スイッチングトランジスタの第２
の制御端子との間に直列接続された過大逆方向異常制御
信号電流防止用ダイオードと、該ダイオードに並列接続
された過大逆方向異常制御信号電流制限用抵抗とで構成
されていることを特徴とする。 【０００７】 【作用】このように、負バイアス電源の正極と前記スイ
ッチングトランジスタの第２の制御端子との間に、過大
逆方向異常制御信号電流防止用ダイオードと過大逆方向
異常制御信号電流制限用抵抗との並列回路を接続し、且
つ該ダイオードはそのアノードをスイッチングトランジ
スタの第２の制御端子に向けて接続すると、順方向制御
信号電流は該ダイオードを通して制限を受けずに流れ、
ショートモードでの異常時に負バイアス電源から連続し
て流れようとする過大な逆方向異常制御信号電流は該抵
抗を通して制限されて流れる。 【０００８】 【実施例】図１は、本発明は、本発明に係るトランジス
タスイッチング回路の一実施例を示したものである。な
お、前述した図３と対応する部分には、同一符号を付し
て示している。 【０００９】本実施例のトランジスタスイッチング回路
では、負バイアス電源３の正極からスイッチングトラン
ジスタ１の第２の制御端子に至る回路に逆方向異常制御
信号電流検出回路６が接続されている。 【００１０】スイッチングトランジスタ１としては、Ｓ
ＩＴ，ＦＥＴ，バイポーラトランジスタ等が用いられて
いる。 【００１１】逆方向異常制御信号電流検出回路６は、負
バイアス電源３の正極からスイッチングトランジスタ１
の第２の制御端子に至る回路にアノードを第２の制御端
子に向けて直列接続された過大逆方向異常制御信号電流
防止用ダイオード１１と、このダイオード１１に個々に
並列接続されたコンデンサ１２及び過大逆方向異常制御
信号電流制限用抵抗１３と、該ダイオード１１のカソー
ドと負バイアス電源３の負極との間に接続された故障信
号出力子としてのリレー１０と故障信号出力子駆動素子
としてのリレー駆動用トランジスタ１４との直列回路
と、このリレー駆動用トランジスタ１４の第１，第２の
制御端子間に接続された制御端子バイアス抵抗１５と、
リレー駆動用トランジスタ１４の第１の制御端子とダイ
オード１１のアノードとの間に接続された故障検出用抵
抗１６とで構成されている。 【００１２】この場合、過大逆方向異常制御信号電流防
止用ダイオード１１と、コンデンサ１２と、過大逆方向
異常制御信号電流制限用抵抗１３とで、負バイアス電源
３の負極からバイアス電圧切替回路５及びスイッチング
トランジスタ１の第１，第２の制御端子を経て負バイア
ス電源３の正極に至る負バイアス回路ＮＢに、ショート
モードでの異常時に負バイアス電源３から連続して流れ
ようとする過大な逆方向異常制御信号電流Ｉ2 ´を防止
する過大逆方向異常制御信号電流防止回路６Ａが構成さ
れている。 【００１３】かかる過大逆方向異常制御信号電流防止回
路６Ａにおいて、過大逆方向異常制御信号電流制限用抵
抗１３の抵抗値は、故障検出用抵抗１６の抵抗値より十
分大きく定められている。 【００１４】このようなトランジスタスイッチング回路
においては、スイッチングトランジスタ１がオンのとき
順方向制御信号電流Ｉ1 はダイオード１１を通して流
れ、スイッチングトランジスタ１がオフのときにはコン
デンサ１２と抵抗１３（抵抗１６より十分に大きい。）
により負バイアス電源３の負バイアス電圧Ｖ3 がスイッ
チングトランジスタ１の第１，第２の制御端子間に印加
される。スイッチングトランジスタ１が正常に動作して
いる場合には、ダイオード１１の存在により抵抗１３の
両端はほとんど零電圧であり、スイッチングトランジス
タ１はオン状態で、リレー１０もオンしている。 【００１５】スイッチングトランジスタ１が正常の場合
には、該スイッチングトランジスタ１の第１，第２の制
御端子間はダイオード特性となっているため、第１の制
御端子電位が第２の制御端子電位に比べて負の場合、逆
方向制御信号電流Ｉ2 はほとんど流れない。 【００１６】かかる状態で、何らかの原因でスイッチン
グトランジスタ１の第１，第２の制御端子間がショート
モードで故障した場合には、スイッチングトランジスタ
１に逆方向異常制御信号電流Ｉ2 ´が連続して流れ、抵
抗１３の両端に負バイアス電圧Ｖ3 が発生し、リレー駆
動用トランジスタ１４の第１の制御端子電位が下げられ
て該トランジスタ１４はオフとなり、リレー１０もオフ
となる。リレー１０のオフにより故障発生が検出され
る。このときの逆方向異常制御信号電流Ｉ2 ´は、Ｉ2
´＝Ｖ3 ／Ｒ13（但し、Ｒ13は抵抗１３の抵抗値）とな
り、抵抗値Ｒ13は大きいので過大な逆方向異常制御信号
電流Ｉ2 ´が流れるのを防止できる。 【００１７】図２は、図１のトランジスタスイッチング
回路で用いるベース電流切替回路５の具体例を示したも
のである。該ベース電流切替回路５は、２個のドライブ
用トランジスタ５Ａ，５Ｂを図示のように接続して構成
されている。 【００１８】このようなベース電流切替回路５において
は、スイッチング信号が入力されると、ドライブ用トラ
ンジスタ５Ａ，５Ｂの切替駆動により正バイアス電源２
と負バイアス電源３からスイッチングトランジスタ１の
第１の制御端子に制御信号電流が供給される。 【００１９】なお、前述したように本発明でスイッチン
グトランジスタの第１の制御端子とは、バイポーラトラ
ンジスタ等ではベース、ＦＥＴ，ＳＩＴ等ではゲートで
ある。また、第２の制御端子とは、バイポーラトランジ
スタ等ではエミッタ、ＦＥＴ，ＳＩＴ等ではソースであ
る。そして、これら第１，第２の制御端子とは、スイッ
チングトランジスタで制御信号の入口，出口となる端子
をいう。 【００２０】本発明で用いるスイッチングトランジスタ
は、上述したバイポーラトランジスタ，ＦＥＴ，ＳＩＴ
に限定されるものではなく、制御信号の入口，出口とな
る第１，第２の制御端子を有するスイッチングトランジ
スタであれば、同様に使用できるものである。 【００２１】 【発明の効果】以上説明したように本発明に係るトラン
ジスタスイッチング回路では、負バイアス回路における
前記負バイアス電源の正極と前記スイッチングトランジ
スタの第２の制御端子との間に、過大逆方向異常制御信
号電流防止用ダイオードと過大逆方向異常制御信号電流
制限用抵抗との並列回路を接続し、且つこのダイオード
は負バイアス電流を阻止する向きに接続しているので、
順方向制御信号電流は制限せずにショートモードでの異
常時に負バイアス電源から連続して流れようとする過大
な逆方向異常制御信号電流だけを制限でき、２次的故障
の誘発を防止することができる。
【図面の簡単な説明】
【図１】本発明に係るトランジスタスイッチング回路の
一実施例の回路図である。 【図２】図１で用いているベース電流切替回路の一例を
示す回路図である。 【図３】従来のトランジスタスイッチング回路の回路図
である。 【符号の説明】 １ スイッチングトランジスタ ２ 正バイアス電源 ３ 負バイアス電源 ４ 第１の制御端子入力抵抗 ５ バイアス電圧切替回路 ５Ａ，５Ｂ ドライブ用トランジスタ ６ 逆方向異常制御信号電流検出回路 ６Ａ 過大逆方向異常制御信号電流防止回路 １０ リレー（故障信号出力子） １１ 過大逆方向異常制御信号電流防止用ダイオード １２ コンデンサ １３ 過大逆方向異常制御信号電流制限用抵抗 １４ リレー駆動用トランジスタ（故障信号出力子駆動
素子） １５ 制御端子バイアス抵抗 １６ 故障検出用抵抗
一実施例の回路図である。 【図２】図１で用いているベース電流切替回路の一例を
示す回路図である。 【図３】従来のトランジスタスイッチング回路の回路図
である。 【符号の説明】 １ スイッチングトランジスタ ２ 正バイアス電源 ３ 負バイアス電源 ４ 第１の制御端子入力抵抗 ５ バイアス電圧切替回路 ５Ａ，５Ｂ ドライブ用トランジスタ ６ 逆方向異常制御信号電流検出回路 ６Ａ 過大逆方向異常制御信号電流防止回路 １０ リレー（故障信号出力子） １１ 過大逆方向異常制御信号電流防止用ダイオード １２ コンデンサ １３ 過大逆方向異常制御信号電流制限用抵抗 １４ リレー駆動用トランジスタ（故障信号出力子駆動
素子） １５ 制御端子バイアス抵抗 １６ 故障検出用抵抗
Claims (1)
- (57)【特許請求の範囲】 １．制御信号の入口，出口となる第１，第２の制御端子
を有するスイッチングトランジスタの前記第１の制御端
子に正バイアス電源と負バイアス電源からトランジスタ
によるバイアス電圧切替回路を介して前記制御信号を供
給してスイッチング駆動するトランジスタスイッチング
回路において、 前記負バイアス電源の負極から前記バイアス電圧切替回
路及び前記スイッチングトランジスタの第１，第２の制
御端子を経て前記負バイアス電源の正極に至る負バイア
ス回路における前記負バイアス電源の正極と前記スイッ
チングトランジスタの第２の制御端子との間に、ショー
トモードでの異常時に前記負バイアス電源から連続して
流れようとする過大な逆方向異常制御信号電流を防止す
る過大逆方向異常制御信号電流防止回路が設けられ、 該過大逆方向異常制御信号電流防止回路は負バイアス電
流を阻止する向きで前記負バイアス電源の正極と前記ス
イッチングトランジスタの第２の制御端子との間に直列
接続された過大逆方向異常制御信号電流防止用ダイオー
ドと、該ダイオードに並列接続された過大逆方向異常制
御信号電流制限用抵抗とで構成されていることを特徴と
するトランジスタスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165922A JP2718856B2 (ja) | 1992-06-24 | 1992-06-24 | トランジスタスイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4165922A JP2718856B2 (ja) | 1992-06-24 | 1992-06-24 | トランジスタスイッチング回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212696A Division JPH0624316B2 (ja) | 1984-10-12 | 1984-10-12 | トランジスタスイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206813A JPH05206813A (ja) | 1993-08-13 |
| JP2718856B2 true JP2718856B2 (ja) | 1998-02-25 |
Family
ID=15821565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165922A Expired - Lifetime JP2718856B2 (ja) | 1992-06-24 | 1992-06-24 | トランジスタスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718856B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158850A (en) * | 1978-06-05 | 1979-12-15 | Nippon Telegr & Teleph Corp <Ntt> | Driver circuit of field effect transistor |
| JPS618651Y2 (ja) * | 1978-09-14 | 1986-03-18 | ||
| JPS57107632A (en) * | 1980-12-24 | 1982-07-05 | Toshiba Corp | Switching circuit |
| JPH0624316B2 (ja) * | 1984-10-12 | 1994-03-30 | 島田理化工業株式会社 | トランジスタスイッチング回路 |
-
1992
- 1992-06-24 JP JP4165922A patent/JP2718856B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206813A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375028A (en) | Overcurrent protective device and device for detecting overcurrent | |
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| US5687049A (en) | Method and circuit for protecting power circuits against short circuit and over current faults | |
| US7379282B1 (en) | Input and output isolating diode for power dissipation reduction of power supplies | |
| US5138515A (en) | Pulse-controlled gate circuit with protection against short-circuit | |
| JPS6253085B2 (ja) | ||
| JP2003046380A (ja) | 負荷駆動回路 | |
| US20020030475A1 (en) | Current-limited switch with fast transient response | |
| JP2000312433A (ja) | スイッチング・デバイス | |
| US6369533B1 (en) | Piloting circuit for an inductive load in particular for a DC electric motor | |
| JP4055882B2 (ja) | ソレノイド駆動装置 | |
| JP2718856B2 (ja) | トランジスタスイッチング回路 | |
| US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
| JP3687451B2 (ja) | 負荷駆動装置 | |
| JP3700816B2 (ja) | ソレノイド駆動装置 | |
| US20220345125A1 (en) | Circuit arrangement for controlling a plurality of semiconductor switches connected in parallel | |
| JP3812334B2 (ja) | 直流負荷駆動装置 | |
| JP3443136B2 (ja) | モータの大地短絡検出回路 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| EP0421756A2 (en) | Fet and bipolar transistor bridge circuit for driving a load | |
| JPH09246931A (ja) | 半導体素子の過負荷保護回路 | |
| JPH0624316B2 (ja) | トランジスタスイッチング回路 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP3152000B2 (ja) | パワートランジスタ保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| EXPY | Cancellation because of completion of term |