JPH0624316B2

JPH0624316B2 - トランジスタスイッチング回路

Info

Publication number: JPH0624316B2
Application number: JP59212696A
Authority: JP
Inventors: 勉石間
Original assignee: Shimada Rika Kogyo KK
Current assignee: Shimada Rika Kogyo KK
Priority date: 1984-10-12
Filing date: 1984-10-12
Publication date: 1994-03-30
Anticipated expiration: 2009-03-30
Also published as: JPS6192032A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、トランジスタをスイッチング素子としたトラ
ンジスタスイッチング回路に関するものである。

［従来の技術］従来のトランジスタスイッチング回路は、第３図に示す
ようにバイポーラトランジスタ、電界効果トランジスタ
（以下、ＦＥＴと称する。）、静電誘導形トランジスタ
（以下、ＳＩＴと称する。）等のスイッチングトランジ
スタ１の制御信号の入口，出口となる第１の制御端子
（バイポーラトランジスタ等ではベース、ＦＥＴ及びＳ
ＩＴ等ではゲートである。）及び第２の制御端子（バイ
ポーラトランジスタ等ではエミッタ、ＦＥＴ及びＳＩＴ
等ではソースである。）のうち、第２の制御端子に正バ
イアス電源２の負極と負バイアス電源３の正極との接続
点を接続し、正バイアス電源２の正極は第１の制御端子
入力抵抗４及びバイアス電圧切替回路５を介してスイッ
チングトランジスタ１の第１の制御端子に接続し、負バ
イアス電源３の負極はバイアス電圧切替回路５を介して
スイッチングトランジスタ１の第１の制御端子に接続し
た構造であった。

このようなトランジスタスイッチング回路は、特にＳＩ
Ｔ及びバイポーラトランジスタの場合で説明すると、バ
イアス電圧切替回路５の切替えによってスイッチングト
ランジスタ１の第１の制御端子に正バイアス電源２から
正の制御信号電圧を印加すると、Ｉ_１＝Ｖ_２／Ｒ_４（こ
こで、Ｖ_２は正のバイアス電圧、Ｒ_４は第１の制御端子
入力抵抗４の抵抗値）なる正方向制御信号電流Ｉ_１が流
れてスイッチングトランジスタ１はオンとなる。

次に、バイアス電圧切替回路５が切替わって、負バイア
ス電源３から負の制御信号電圧がスイッチングトランジ
スタ１に印加されると、該スイッチングトランジスタ１
の第１，第２の制御端子間の蓄積電荷が放電され、瞬時
にパルス電流が流れるが、それ以後は第１，第２の制御
端子間のダイオード特性により直流的な逆方向制御信号
電流Ｉ_２はほとんど零であり、スイッチングトランジス
タ１はオフとなる。

［発明が解決しようとする課題］ところが、何らかの原因でスイッチングトランジスタ１
の第１，第２の制御端子間がショートモードで故障を起
こすと、過大な逆方向異常制御信号電流Ｉ_２ａが流れて
バイアス電圧切替回路５を構成しているトランジスタや
負バイアス電源３が誘発故障を引き起こす危険がある。
また、スイッチングトランジスタ１を故障状態のまま装
置を運転し続けると、他の回路が２次的故障を誘発する
場合がある。特に、第３図の回路を並列運転して出力合
成を行う回路で問題になる。

このようなスイッチングトランジスタの第１，第２の制
御端子間のショートモードでの故障時の問題点を解決す
る手段としては、該スイッチングトランジスタの第１，
第２の制御端子間のショートモードでの故障を、そのと
き該スイッチングトランジスタの第２の制御端子から第
１の制御端子を通して流る逆方向異常制御信号電流を逆
方向異常制御信号電流検出回路で検出して、該逆方向異
常制御信号電流が流れる回路に直列接続した自己保持リ
レー接点をオフにし、該逆方向異常制御信号電流が流れ
ないようにすることが考えられる。

しかしながら、このような構造のトランジスタスイッチ
ング回路では、信号電流が流れる回路に自己保持リレー
接点を接続しなければならないので、信頼性が低下して
しまう問題点がある。

本発明の目的は、信頼性を低下させることなく、スイッ
チングトランジスタの順方向制御信号電流は制限せず、
ショートモードでの異常時の過大な逆方向異常制御信号
電流だけを制限できるトランジスタスイッチング回路を
提供することにある。

［課題を解決するための手段］上記の目的を達成する本発明の構成を説明すると、本発
明は制御信号の入口，出口となる第１，第２の制御端子
を有するスイッチングトランジスタの前記第１の制御端
子に正バイアス電源と負バイアス電源からバイアス電圧
切替回路を介して前記制御信号を供給してスイッチング
駆動するトランジスタスイッチング回路において、前記負バイアス電源の正極から前記スイッチングトラン
ジスタの前記第２の制御端子に至る回路に前記負バイア
ス電源から前記スイッチングトランジスタの前記第２の
制御端子と前記第１の制御端子とを通して流れる逆方向
異常制御信号電流を検出する逆方向異常制御信号電流検
出回路が設けられ、該逆方向異常制御信号電流検出回路は、前記負バイアス
電源の正極から前記スイッチングトランジスタの前記第
２の制御端子に至る回路にアノードを前記第２の制御端
子に向けて直列接続された過大逆方向異常制御信号電流
防止用ダイオードと、前記ダイオードに並列接続された
過大逆方向異常制御信号電流制限用抵抗と、前記ダイオ
ードに並列接続された負バイアス印加時パルス電流通過
用コンデンサと、前記過大逆方向異常制御信号電流制限
用抵抗の両端の電圧が前記逆方向異常制御信号電流で異
常に増大したとき故障信号を出力する故障信号出力子と
を備えて構成されていることを特徴とする。

［作用］このようなトランジスタスイッチング回路では、スイッ
チングトランジスタの第１，第２の制御端子間がショー
トモードで故障し、負バイアス電源から逆方向異常制御
信号電流がスイッチングトランジスタの第２の制御端子
と第１の制御端子とを通して流れた場合に、が逆方向異
常制御信号電流検出回路が作動して、該スイッチングト
ランジスタの第１，第２の制御端子間のショートモード
での故障を検出する。

特に、この発明では、負バイアス電源の正極からスイッ
チングトランジスタの第２の制御端子に至る回路に過大
逆方向異常制御信号電流防止用ダイオードと過大逆方向
異常制御信号電流制限用抵抗と負バイアス印加時パルス
電流通過用コンデンサとの並列回路を接続し、且つ該過
大逆方向異常制御信号電流防止用ダイオードはそのアノ
ードをスイッチングトランジスタの第２の制御端子に向
けて接続しているので、順方向制御信号電流は該ダイオ
ードを通して制限を受けずに流れ、逆方向異常制御信号
電流は該過大逆方向異常制御信号電流制限用抵抗を通し
て制限されて流れる。

従って、信号電流が流れる回路に自己保持リレー接点を
接続しなくても、保護動作を行なわせることができる。

また、過大逆方向異常制御信号電流防止用ダイオード
が、そのアノードをスイッチングトランジスタの第２の
制御端子に向けて接続されいても、該ダイオードには並
列に負バイアス印加時パルス電流通過用コンデンサが接
続されているので、負バイアス印加時のパルス電流を瞬
時に通過させることができる。

この負バイアス印加時パルス電流通過用コンデンサを設
けておくと、負バイアス印加時に該コンデンサに電荷が
蓄積されるが、この電荷は次に正バイアスが印加される
ときにキャンセルされるので、負バイアスをキャンセル
する方向電荷が該コンデンサに蓄積されるのを防止でき
る。

正バイアス印加時にも該負バイアス印加時パルス電流通
過用コンデンサに電荷が蓄積されるが、この電荷は過大
逆方向異常制御信号電流防止用ダイオードの順方向特性
により放電されるので、このときにも電荷は残らない。

この過大逆方向異常制御信号電流防止用ダイオードと、
過大逆方向異常制御信号電流制限用抵抗と、負バイアス
印加時パルス電流通過用コンデンサとの並列回路を、負
バイアス電源のみが流れる回路に設けることも考えられ
るが、この場合には負バイアス印加時パルス電流通過用
コンデンサに正バイアスが印加されないので、該コンデ
ンサに負バイアスをキャンセルする方向の電荷が蓄積さ
れ、負バイアスの印加ができなくなってしまうことにな
り、不適当である。

また、この並列回路を負バイアス電流のみが流れる回路
に設ける場合には、過大逆方向異常制御信号電流防止用
ダイオードを省略できるが、この場合にも負バイアス印
加時パルス電流通過用コンデンサには負バイアスをキャ
ンセルする方向の電荷が蓄積されるので、不適当であ
る。

過大逆方向異常制御信号電流制限用抵抗の抵抗値を小さ
くすれば、この抵抗を通しての放電により、負バイアス
印加時パルス電流通過用コンデンサに負バイアスをキャ
ンセルする方向の電荷が蓄積されるのを防止できるが、
このようにすると過大逆方向異常制御信号電流がこの抵
抗に流れてこの抵抗が焼損するので、抵抗値を小さくす
ることはできない。

［実施例］以下、本発明の実施例を図面を参照して詳細に説明す
る。

第１図は、本発明に係るトランジスタスイッチング回路
の第１実施例を示したものである。なお、前述した第３
図と対応する部分には、同一符号を付して示している。

本実施例のトランジスタスイッチング回路では、負バイ
アス電源３の正極からスイッチングトランジスタ１の第
２の制御端子に至る回路に、該負バイアス電源３から該
スイッチングトランジスタ１の第２の制御端子と第１の
制御端子とを通して流れる逆方向異常制御信号電流Ｉ
_２ａを検出する逆方向異常制御信号電流検出回路６が設
けられている。

スイッチングトランジスタ１としては、ＳＩＴ，ＦＥ
Ｔ，バイポーラトランジスタ等が用いられている。

逆方向異常制御信号電流検出回路６は、負バイアス電源
３の正極からスイッチングトランジスタ１の第２の制御
端子に至る回路にアノードを第２の制御端子に向けて直
列接続された逆方向異常制御信号電流防止用ダイオード
１１と、このダイオード１１に個々に並列接続された負
バイアス印加時パルス電流通過用コンデンサ１２及び逆
方向異常制御信号電流制限用抵抗１３と、ダイオード１
１のカソードと負バイアス電源３の負極との間に接続さ
れた故障信号出力子としてのリレー１０と故障信号出力
子駆動素子としてのリレー駆動用トランジスタ１４との
直列回路と、このリレー駆動用トランジスタ１４の第
１，第２の制御端子間に接続された制御端子バイアス抵
抗１５と、リレー駆動用トランジスタ１４の第１の制御
端子とダイオード１１のアノードとの間に接続された故
障検出用抵抗１６とで構成されている。

逆方向異常制御信号電流制限用抵抗１３の抵抗値は、故
障検出用抵抗１６の抵抗値より十分小さいが、逆方向異
常制御信号電流は制限できるように定められている。該
抵抗１３の抵抗値は、例えば数百Ωのオーダであって、
ダイオード１３の逆方向の抵抗値（例えば、ＭΩのオー
ダ）より十分に小さく定められている。

ベース電流切替回路５は、２個のドライブ用トランジス
タ５Ａ，５Ｂにより構成されている。

このようなトランジスタスイッチング回路においては、
スイッチングトランジスタ１がオンのとき順方向制御信
号電流Ｉ_１はダイオード１１を通して流れ、スイッチン
グトランジスタ１がオフのときにはコンデンサ１２と抵
抗１３（抵抗１６より十分に小さい。）により負バイア
ス電源３の負バイアス電圧Ｖ_３がスイッチングトランジ
スタ１の第１，第２の制御端子間に印加される。

スイッチングトランジスタ１が正常に動作している場合
には、ダイオード１１とコンデンサ１２との存在により
抵抗１３の両端はほとんど零電圧であり、スイッチング
トランジスタ１はオン状態で、リレー１０もオンしてい
る。

抵抗１３は、その抵抗値が前述したように例えば数百Ω
のオーダであって、スイッチングトランジスタ１の第
１，第２の制御端子間における逆方向抵抗値（例えば、
ＭΩのオーダ）より十分に小さい値なので、スイッチン
グトランジスタ１の微小な正常時逆方向電流によりダイ
オード１１のアノード側の電位が下り、故障検出動作が
行われるのを防止する。

また、スイッチングトランジスタ１が正常の場合には、
スイッチングトランジスタ１の第１，第２の制御端子間
はダイオード特性となっているため、第１の制御端子電
位が第２の制御端子電位に比べて負の場合、逆方向制御
信号電流Ｉ_２はほとんど流れない。

ところが、何らかの原因でスイッチングトランジスタ１
の第１，第２の制御端子間がショートモードで故障した
場合、スイッチングトランジスタ１に逆方向異常制御信
号電流Ｉ_２ａが流れ、抵抗１３の両端に負バイアス電圧
Ｖ_３が発生し、リレー駆動用トランジスタ１４の第１の
制御端子における電位が下げられて該トランジスタ１４
はオフとなり、リレー１０もオフとなる。リレー１０の
オフにより故障発生が検出される。

このとき逆方向異常制御信号電流Ｉ_２ａは、Ｉ_２ａ＝Ｖ
_３／Ｒ_１３（但し，Ｒ_１３は抵抗１３の抵抗値）である
が、抵抗値Ｒ_１３が大きいので過大な逆方向異常制御信
号電流Ｉ_２ａが流れるのを抵抗１３により防止できる。

また、過大逆方向異常制御信号電流防止用ダイオード１
１が、そのアノードをスイッチングトランジスタ１の第
２の制御端子に向けて接続されていても、該ダイオード
１１には並列に負バイアス印加時パルス電流通過用コン
デンサ１２が接続されているので、負バイアス印加時の
パルス電流を瞬時に通過させることができるので、支障
がない。

また、この負バイアス印加時パルス電流通過用コンデン
サ１２を設けておくと、負バイアス印加時に電荷が該コ
ンデンサ１２に蓄積されるが、この電荷は次に正バイア
スが印加されるときにキャンセルされるので、負バイア
スをキャンセルする方向電荷が該コンデンサ１２に蓄積
されるのを防止できる。

正バイアス印加時にも該負バイアス印加時パルス電流通
過用コンデンサ１２に電荷が蓄積されるが、この電荷は
過大逆方向異常制御信号電流防止用ダイオード１１の順
方向特性により放電されので、このときにも電荷は残ら
ない。

この過大逆方向異常制御信号電流防止用ダイオード１１
と、負バイアス印加時パルス電流通過用コンデンサ１２
と、過大逆方向異常制御信号電流制限用抵抗１３との並
列回路を、負バイアス電流のみが流れる回路に設けるこ
とも考えられるが、この場合には負バイアス印加時パル
ス電流通過用コンデンサ１２に正バイアスが印加されな
いので、該コンデンサ１２に負バイアスをキャンセルす
る方向の電荷が蓄積され、負バイアスの印加ができなく
なってしまうことになり、不適当である。

また、この並列回路を負バイアス電流のみが流れる回路
に設ける場合には、過大逆方向異常制御信号電流防止用
ダイオード１１を省略できるが、この場合にも負バイア
ス印加時パルス電流通過用コンデンサ１２には負バイア
スをキャンセルする方向の電荷が蓄積されるので、不適
当である。

過大逆方向異常制御信号電流制限用抵抗１３の抵抗値を
小さくすれば、この抵抗１３を通しての放電により、負
バイアス印加時パルス電流通過用コンデンサ１２に負バ
イアスをキャンセルする方向の電荷が蓄積されるのを防
止できるが、このようにすると過大逆方向異常制御信号
電流がこの抵抗１３に流れてこの抵抗１３が焼損するの
で、抵抗値を小さくすることはできない。

第２図は、本発明の第２実施例を示したものである。本
実施例では、装置内の総てのトランジスタスイッチング
回路１７に本発明を適用した場合の一例を示したもので
ある。これらトランジスタスイッチング回路１７におい
ては、ほぼ第１図に示すような構成になっている。これ
らトランジスタスイッチング回路１７の故障信号出力子
としてのリレー１０のリレー接点１０ａは相互に並列接
続されて、バイアス抵抗２１を介して接地されると共に
抵抗２２を介してトランジスタ２３の第１の制御端子に
接続されている。これらリレー接点１０ａは、正常時に
はオフ、異常時にはオンとなるように動作する。トラン
ジスタ２３の被制御端子（コレクタ）には、リレー２４
を介して電源から正電圧Ｖ_２０が供給されるようになっ
ている。

このような構成にすると、装置内のいずれのトランジス
タスイッチング回路１７が故障してもそれが各リレー１
０で検出されて共通のリレー２４を駆動し、装置の運転
を止めることができる。

なお、前述したように本発明でスイッチングトランジス
タの第１の制御端子とは、バイポーラトランジスタ等で
はベース、ＦＥＴ，ＳＩＴ等ではゲートである。また、
第２の制御端子しは、バイポーラトランジスタ等ではエ
ミッタ、ＦＥＴ，ＳＩＴ等ではソースである。そして、
これら第１，第２の制御端子とは、スイッチングトラン
ジスタで制御信号の入口，出口となる端子をいう。

本発明で用いるスイッチングトランジスタは、上述した
バイポーラトランジスタ，ＦＥＴ，ＳＩＴに限定される
ものではなく、制御信号の入口，出口となる第１，第２
の制御端子を有するスイッチングトランジスタであれ
ば、同様に使用できるものである。

［発明の効果］以上説明したように本発明に係るトランジスタスイッチ
ング回路では、負バイアス電源の正極からスイッチング
トランジスタの第２の制御端子に至る回路に過大逆方向
異常制御信号電流防止用ダイオードと過大逆方向異常制
御信号電流制限用抵抗と負バイアス印加時パルス電流通
過用コンデンサとの並列回路を接続し、且つ該過大逆方
向異常制御信号電流防止用ダイオードはそのアノードを
スイッチングトランジスタの第２の制御端子に向けて接
続しているので、順方向制御信号電流は該ダイオードを
通して制限を受けずに流れ、逆方向異常制御信号電流は
該過大逆方向異常制御信号電流制限用抵抗を通して制限
することができる。

従って、信号電流が流れる回路に自己保持リレー接点を
接続しなくても、保護動作を行なわせることができ、信
頼性の低下を防止することができる。

また、過大逆方向異常制御信号電流防止用ダイオード
が、そのアノードをスイッチングトランジスタの第２の
制御端子に向けて接続されていても、該ダイオードには
並列に負バイアス印加時パルス電流通過用コンデンサが
接続されているので、負バイアス印加時パルス電流を瞬
時に通過させることができる。

特に本発明では、過大逆方向異常制御信号電流防止用ダ
イオードと、過大逆方向異常制御信号電流制限用抵抗
と、負バイアス印加時パルス電流通過用コンデンサとの
並列回路を、正バイアス電流と負バイアス電流とが共に
流れる回路に設けているので、負バイアス電流のみが流
れる回路に該並列回路を設けるのとは違って、負バイア
ス印加時パルス電流通過用コンデンサに負バイアスをキ
ャンセルする方向の電荷が蓄積されのを回避することが
できる。

また、過大逆方向異常制御信号電流制限用抵抗は、過大
逆方向異常制御信号電流を制限できる大きさの抵抗値と
なっているので、該過大逆方向異常制御信号電流で抵抗
が焼損するのを防止することができる。

【図面の簡単な説明】

第１図は本発明に係るトランジスタスイッチング回路の
第１実施例の回路図、第２図は本発明の第２実施例の回
路図、第３図は従来のトランジスタスイッチング回路の
回路図である。１……スイッチングトランジスタ、２……正バイアス電
源、３……負バイアス電源、４……第１の制御端子入力
抵抗、５……バイアス電圧切替回路、６……逆方向異常
制御信号電流検出回路、１０……故障信号出力子として
のリレー、１１……過大逆方向異常制御信号電流防止用
ダイオード、１２……負バイアス印加時パルス電流通過
用コンデンサ、１３……過大逆方向異常制御信号電流制
限用抵抗、１４……故障信号出力子駆動素子としてのリ
レー駆動用トランジスタ、１５……制御端子バイアス抵
抗、１６……故障検出用抵抗。

Claims

【特許請求の範囲】

【請求項１】制御信号の入口，出口となる第１，第２の
制御端子を有するスイッチングトランジスタの前記第１
の制御端子に正バイアス電源と負バイアス電源からバイ
アス電圧切替回路を介して前記制御信号を供給してスイ
ッチング駆動するトランジスタスイッチング回路におい
て、前記負バイアス電源の正極から前記スイッチングトラン
ジスタの前記第２の制御端子に至る回路に前記負バイア
ス電源から前記スイッチングトランジスタの前記第２の
制御端子と前記第１の制御端子とを通して流れる逆方向
異常制御信号電流を検出する逆方向異常制御信号電流検
出回路が設けられ、該逆方向異常制御信号電流検出回路は、前記負バイアス
電源の正極から前記スイッチングトランジスタの前記第
２の制御端子に至る回路にアノードを前記第２の制御端
子に向けて直列接続された過大逆方向異常制御信号電流
防止用ダイオードと、前記ダイオードに並列接続された
過大逆方向異常制御信号電流制限用抵抗と、前記ダイオ
ードに並列接続された負バイアス印加時パルス電流通過
用コンデンサと、前記過大逆方向異常制御信号電流制限
用抵抗の両端の電圧が前記過大逆方向異常制御信号電流
で異常に増大したとき故障信号を出力する故障信号出力
子とを備えて構成されていることを特徴とするトランジ
スタスイッチング回路。