JP3700816B2 - ソレノイド駆動装置 - Google Patents

ソレノイド駆動装置 Download PDF

Info

Publication number
JP3700816B2
JP3700816B2 JP35179598A JP35179598A JP3700816B2 JP 3700816 B2 JP3700816 B2 JP 3700816B2 JP 35179598 A JP35179598 A JP 35179598A JP 35179598 A JP35179598 A JP 35179598A JP 3700816 B2 JP3700816 B2 JP 3700816B2
Authority
JP
Japan
Prior art keywords
solenoid
voltage
circuit
energization
disconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35179598A
Other languages
English (en)
Other versions
JP2000184582A (ja
Inventor
央 水野
恒治 四ツ谷
功一 近藤
聖 三宅
博己 前畑
哲生 鈴川
修一 米村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP35179598A priority Critical patent/JP3700816B2/ja
Publication of JP2000184582A publication Critical patent/JP2000184582A/ja
Application granted granted Critical
Publication of JP3700816B2 publication Critical patent/JP3700816B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ソレノイド駆動装置に係り、特に、ソレノイドのフライバック電圧に伴う電流を環流させる環流回路の断線を検出することが可能なソレノイド駆動装置に関する。
【0002】
【従来の技術】
従来より、例えば特開平9−112735号に開示される如く、電磁弁が備えるソレノイドへの通電を制御する電磁弁駆動装置が公知である。この装置は、高電圧を発生する昇圧回路、この昇圧回路により充電されるコンデンサ、及び、各ソレノイドに対応して設けられたスイッチング素子を備えている。スイッチング素子がオンされると、そのスイッチング素子に対応するソレノイドを介してコンデンサが放電されることで、ソレノイドに励磁電流が供給される。
【0003】
コンデンサの放電によりソレノイドに励磁電流が供給されると、コンデンサの充電電圧は低下する。一方、ソレノイド又はソレノイドへの電流供給経路(以下、単に、電流供給経路と称す)に断線が生ずると、スイッチング素子がオンされても、コンデンサは放電されず、その充電電圧に変化は生じない。そこで、上記従来の装置では、スイッチング素子がオンされ、再びオフされた時点でのコンデンサの充電電圧と、所定のしきい値との比較により電流供給経路の断線を検出することとしている。
【0004】
【発明が解決しようとする課題】
ところで、上記従来の装置は、ソレノイドと共に環流回路を構成するように配置されたダイオードを備えている。ソレノイドへの通電が遮断されると、逆起電力に伴う電流が環流回路内を環流することで、フライバック電圧が吸収される。このため、ソレノイドへの通電遮断時にも、ソレノイドを流れる電流が直ちに消滅することはなく、ソレノイドへの通電状態が維持される。従って、環流回路によれば、ソレノイドをデューティ駆動することにより平均電流を制御することが可能となる。かかる環流回路の機能を維持するためには、環流回路の断線を検出することが必要である。しかしながら、上記従来の装置では、ソレノイドへの電流供給経路の断線を検出することはできるものの、環流回路の断線を検出することについては考慮されていない。
【0005】
本発明は、上述の点に鑑みてなされたものであり、フライバック電圧に伴う電流を環流させることによりソレノイドへの電流制御を可能とする環流回路の断線を検出することが可能なソレノイド駆動装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記の目的は、請求項1に記載する如く、
ソレノイドへの通電を制御する通電制御手段と、
前記ソレノイドを含み、該ソレノイドへの通電を遮断した際に生ずるフライバック電圧を吸収するために設けられた環流回路と、
前記フライバック電圧を検出するフライバック電圧検出手段と、
前記フライバック電圧検出手段により検出された前記フライバック電圧に基づいて前記環流回路の断線を検出する断線検出手段とを備え、
前記フライバック電圧検出手段は、
トランジスタと、
前記トランジスタ側から前記ソレノイド側へ向かう方向を順方向とし、電源電圧よりも高圧でありかつ前記環流回路が断線する状況下で発生する前記フライバック電圧の最大値よりも低圧であるツェナー電圧を有するツェナーダイオードと、
前記トランジスタと前記ツェナーダイオードとの間とアースラインとの間に接続されるコンデンサと、を有し、
前記コンデンサの充電電圧に応じて前記トランジスタをオン又はオフさせることにより前記フライバック電圧に応じた信号を出力するソレノイド駆動装置により達成される。
【0007】
本発明において、ソレノイドを含む環流回路が断線していない場合は、ソレノイドへの通電が遮断された際に、環流回路を電流が環流することで、フライバック電圧が吸収される。この場合、ツェナーダイオードに逆方向の電流が流れることは抑制されるので、コンデンサの充電は行われない。一方、環流回路が断線した場合は、ソレノイドへの通電が遮断された際に高圧のフライバック電圧が発生する。この場合には、ツェナーダイオードに逆方向の電流が流れることで、コンデンサの充電が行われる。この点、環流回路の断線の有無に応じてトランジスタに付与されるコンデンサからの電圧が変化することとなる。従って、断線検出手段は、フライバック電圧に基づいて環流回路の断線を検出することができる。尚、環流回路の断線とは、環流回路内のソレノイドへの通電経路とはならない部位の断線を意味する。
【0008】
【発明の実施の形態】
図1は、本発明の第1実施例であるソレノイド駆動装置の回路図である。本実施例のソレノイド駆動装置は、ソレノイド10への通電を制御する装置として構成されている。図1に示す如く、ソレノイド駆動装置は、ソレノイド10及びダイオード12からなる環流回路14を備えている。ダイオード12は、ソレノイド10の第1端子10aから第2端子10bに向かう方向が順方向となるように、ソレノイド10と並列に設けられている。
【0009】
ソレノイド10の第2端子10bは電源電圧ライン16に接続されている。第2端子10bには、電源電圧ライン16より電源電圧VBが供給される。また、ソレノイド10の第1端子10aには、ソレノイド通電出力回路18及びフライバック電圧検出信号生成回路20が接続されている。
ソレノイド通電出力回路18は、FET22を備えている。FET22のドレイン端子22aは、ソレノイド10の第1端子10aに接続されている。また、FET22のソース端子22bはアースラインに接続されている。更に、FET22のゲート端子22cはCPU26に接続されている。FET22は、CPU26からゲート端子22cにハイレベル信号が供給されることによりオン状態となる。
【0010】
フライバック電圧検出信号生成回路20はトランジスタ28を備えている。ソレノイド10の第1端子10aと、トランジスタ28のベース端子28aとの間には、第1端子10a側から順に、抵抗器30、ツェナーダイオード32、ダイオード34、及び抵抗器36が互いに直列に接続されている。ツェナーダイオード32は、トランジスタ28側からソレノイド10側へ向かう方向が順方向となるように接続されている。なお、ツェナーダイオード32は、そのツェナー電圧Vzが、電源電圧VBよりも高圧、かつ、ソレノイド10への通電遮断時に、後述する如く環流回路14が断線した状況下で発生するフライバック電圧の最大値よりも低圧となるように構成されている。また、ダイオード34は、ソレノイド10側からトランジスタ28側へ向かう方向が順方向となるように接続されている。ダイオード34と抵抗器36との接続部と、アースラインとの間には、コンデンサ38が接続されている。また、抵抗器36とトランジスタ28のベース端子28aとの接続部と、アースラインとの間には抵抗器40が接続されている。
【0011】
トランジスタ28のエミッタ端子28bはアースラインに接続されている。また、トランジスタ28のコレクタ端子28cは、抵抗器42を介して電源電圧ライン16に接続されていると共に、抵抗器44を介してフライバック電圧検出信号生成回路20の出力端子46に接続されている。出力端子46とアースラインとの間には、コンデンサ48が接続されている。また、出力端子46はCPU26に接続されている。
【0012】
上述の如く、CPU26からFET22のゲート端子22cにハイレベル電圧が供給されると、FET22はオン状態になる。この場合、電源電圧ライン16からソレノイド10及びFET22を経てアースラインに至る回路が導通することで、ソレノイド10に励磁電流が供給される。また、ソレノイド10に励磁電流が供給されている状態で、FET22のゲート端子22cの電圧がローレベルになると、FET22がオフ状態となることでソレノイド10への通電は遮断される。この場合、ソレノイド10の逆起電力により、環流回路14には、第1端子10aからダイオード12、第2端子10b、及びソレノイド10を経て第1端子10aに戻る方向の電流が環流する。このため、ソレノイド10への通電遮断時に、高圧のフライバック電圧の発生が防止されると共に、通電遮断後にもソレノイド10への通電状態が維持されることで、デューティ制御による電流制御が可能となる。
【0013】
このように、環流回路14は、ソレノイド10への通電遮断時に、逆起電力に伴う電流を環流させることにより、フライバック電圧を吸収すると共に、デューティ制御による通電量の制御を可能とする機能を有している。本実施例のソレノイド駆動装置は、かかる機能を有する環流回路14の断線を検出し得る点に特徴を有している。なお、環流回路14の断線とは、ソレノイド10の第1端子10aからダイオード12を経て第2端子10bへ至る経路、すなわち、ソレノイド10への通電経路とはならない経路の断線を意味するものとする。以下、本実施例の上記特徴部に係わるソレノイド駆動装置の動作について説明する。
【0014】
本実施例のソレノイド駆動装置において、FET22がオフ状態に維持されている場合、すなわち、ソレノイド10への通電が行われていない場合は、ソレノイド10の第1端子10aには、ソレノイド10を介して電源電圧VBが付与される。上述の如く、ツェナーダイオード32のツェナー電圧Vzは電源電圧VBに比して高圧とされている。従って、第1端子10aに電源電圧VBが付与されても、ツェナーダイオード32のツェナー効果は生じず、コンデンサ38への充電は行われない。この場合、トランジスタ28のベース端子28aの電位はローレベルとなり、トランジスタ28はオフ状態に維持される。トランジスタ28がオフ状態に維持されている場合、出力端子46には抵抗器42、44を介して電源電圧VBが供給されることで、出力端子46の電位はハイレベルとなる。
【0015】
また、FET22がオン状態に維持されている場合、すなわち、ソレノイド10への通電が行われている場合は、ソレノイド10における電圧降下により、第1端子10aの電位はローレベルとなる。第1端子10aの電位がローレベルである場合も、上記したFET22がオフ状態に維持されている場合と同様に、コンデンサ38への充電は行われないため、出力端子46の電位はハイレベルとなる。
【0016】
このように、FET22がオフ状態又はオン状態に維持されている場合、すなわち、ソレノイド10の通電状態又は非通電状態が維持されている場合は、環流回路14の断線の有無にかかわらず、出力端子46の電位はハイレベルに維持される。
環流回路14に断線が生じていない場合には、上述の如く、FET22がオン状態からオフ状態に切り換えられる際、すなわち、ソレノイド10への通電が遮断される際に、環流回路14を電流が環流することにより高圧のフライバック電圧の発生が防止される。このため、ソレノイド10の第1端子10aの電位がツェナーダイオード32のツェナー電圧Vzより低く維持されることで、出力端子46の電位はハイレベルとなる。すなわち、環流回路14に断線が生じていない場合は、出力端子46の電位は、ソレノイド10への通電状態にかかわらず、常にハイレベルに維持される。
【0017】
一方、環流回路14に断線が生ずると、ソレノイド10への通電が遮断される際に、ソレノイド10の逆起電力に伴って高圧のフライバック電圧が発生する。図2は、環流回路14に断線が生じた状況下で、ソレノイド10への通電が遮断された場合の、第1端子10aの電位の時間変化を示す。図2に示す如く、時刻t1までは、ソレノイド10に通電されていることで、第1端子10aの電位はローレベルに維持されている。時刻t1においてソレノイド10への通電が遮断されると、第1端子10aに高圧のフライバック電圧が発生する。上述の如く、ツェナーダイオード32のツェナー電圧Vzは、環流回路14が断線した場合に生ずる高圧のフライバック電圧の最大値よりも低圧とされている。このため、第1端子10aの電位は、ツェナー電圧Vzを越えて急激に立ち上がる。
【0018】
第1端子10aの電位がツェナー電圧Vzを越えると、ツェナーダイオード32にツェナー効果が発生し、ツェナーダイオード32に逆方向(すなわち、ソレノイド10側からトランジスタ28側へ向かう方向)の電流が流れる。この電流によりコンデンサ38が充電されると共に、第1端子10aの電位は次第に低下する。そして、第1端子10aの電位がツェナー電圧Vzを下回ると、上記の電流の流れは停止される。従って、図2にハッチングを付して示す領域に相当する量の電荷がコンデンサ38に充電されることになる。コンデンサ38が充電されると、その充電電圧がトランジスタ28のベース端子28aに付与されることで、トランジスタ28のベース−エミッタ間電圧が上昇する。その結果、トランジスタ28がオン状態となり、コンデンサ48に蓄えられていた電荷が放電されると共に、抵抗器42における電圧降下により出力端子46の電位はローレベルとなる。すなわち、環流回路14に断線が生ずると、ソレノイド10への通電が遮断された際に、出力端子46の電位はローレベルになる。 以上説明したように、環流回路14に断線が生じていない場合は、出力端子46の電位は常にハイレベルに維持される。一方、環流回路14に断線が生じている場合は、ソレノイド10への通電が遮断された際に、出力端子46の電位はローレベルに変化する。従って、CPU26により出力端子46の電位レベルを判別することで、環流回路14の断線を検出することができる。
【0019】
ところで、環流回路の断線を検出する手法として、環流回路内に電流検出用の抵抗器を設ける構成(以下、対比構成と称す)が考えられる。図3は、対比構成の回路図を示す。なお、図3において、上記図1と同様の機能を有する構成部分については同一の符号を付してその説明を省略する。
図3に示す如く、対比構成では、ソレノイド10の第1端子10aとダイオード12との間に抵抗器100が接続されている。ソレノイド10、ダイオード12、及び抵抗器100は環流回路102を構成している。抵抗器100の両端にはA/D変換器104が接続されている。A/D変換器104は、抵抗器100の両端の電圧をデジタル信号に変換してCPU26へ供給する。
【0020】
上記の対比構成において、環流回路102に断線が生じていない場合は、ソレノイド10への通電が遮断された際に、逆起電力に伴う電流が環流回路102内を環流し、この電流により抵抗器100の両端に電圧が発生する。一方、環流回路102に断線が生ずると、電流は環流回路102を環流できないため、抵抗器100の両端に電圧は発生しない。従って、対比構成によれば、CPU26がA/D変換器104を介して抵抗器100の両端の電圧を監視することで、環流回路102の断線を検出することができる。
【0021】
しかし、上記の対比構成では、抵抗器100がソレノイド駆動装置の動作に与える影響を最小限に抑制すべく、抵抗器100の抵抗値を小さく設定しなければならない。この場合、抵抗器100の両端に発生する電圧も微小となる。かかる微小な電圧を検出するためにA/D変換器104等の高価な電圧検出手段が必要となり、装置コストが増加してしまう。また、環流回路102内に抵抗器100が設けられることで、環流回路102と、環流回路102の断線を検出するための回路(すなわち、抵抗器100及びA/D変換器104)とを分離することができず、回路全体の設計自由度が低下してしまう。
【0022】
これに対して、本実施例のソレノイド駆動装置によれば、環流回路14に何ら構成部品を付加する必要がないため、駆動回路の動作に影響を与えることなく環流回路14の断線を検出することができる。また、出力端子46の電位レベルのハイ/ローに基づいて断線を検出できるので、電圧検出手段を設けることは不要であり、フライバック電圧検出信号生成回路20をトランジスタ、抵抗器、コンデンサ、ダイオード等の比較的廉価な構成部品のみで構成することができる。従って、本実施例のソレノイド駆動装置によれば、上記対比構成に比して大幅な低コスト化を図ることができる。更に、環流回路14と、環流回路14の断線を検出するための回路(すなわち、フライバック電圧検出信号生成回路20)とが完全に分離されるので、回路全体の大きな設計自由度を確保することができる。
【0023】
次に、本発明の第2実施例について説明する。図4は、本実施例のソレノイド駆動装置の回路図である。なお、図4において、上記図1と同様の機能を有する構成部分については同一の符号を付してその説明を省略する。本実施例のソレノイド駆動装置は複数(図3においては2つ)のソレノイド10への通電を制御する装置として構成されている。
【0024】
図4に示す如く、ソレノイド駆動装置は、各ソレノイド10に対応して、ダイオード12を含む環流回路14、及び、ソレノイド通電出力回路18を備えている。また、フライバック電圧検出信号生成回路20は、各ソレノイド10に対応して、抵抗器30及びツェナーダイオード32を備えている。フライバック電圧検出信号生成回路20の、抵抗器30及びツェナーダイオード32を除く構成部分は、全てのソレノイド10に対して共通に設けられている。
【0025】
本実施例のソレノイド駆動装置においても、上記第1実施例のソレノイド駆動装置と同様に、何れかのFET22がオン状態とされることにより、そのFET22に対応するソレノイド10に励磁電流が供給される。何れかの環流回路14に断線が生ずると、その環流回路14に対応するソレノイド10への通電が遮断された際に、その第1端子10aの電位がツェナー電圧Vzを越えて立ち上がる。この場合、コンデンサ38が充電されることで、トランジスタ28がオン状態となり、出力端子46の電位はローレベルになる。従って、本実施例のソレノイド駆動装置においても、出力端子46の電位がローレベルになったことをもって、何れかの環流回路14に断線が生じたことを検出することができる。
【0026】
図5は、上記図3に示す対比構成が複数のソレノイド10を駆動する装置として適用された場合の回路図を示す。なお、図5において上記図3と同様の機能を有する構成部分については同一の符号を付している。
図5に示す如く、対比構成では、各ソレノイド10に対応してA/D変換器104を設けることが必要となると共に、各A/D変換器104からCPU26にデジタル信号が入力されるため、CPU26の入力ポート数も増大する。このように、対比構成によれば、複数のソレノイド10を駆動する装置として適用された場合に、装置のコスト増及び複雑化を招いてしまう。
【0027】
これに対して、本実施例のソレノイド駆動装置では、上述の如く、各ソレノイド10に対応して抵抗器30及びツェナーダイオード32を設けることのみで、各環流回路14の断線を検出することができる。すなわち、抵抗器30及びツェナーダイオード32以外の構成部品については複数のソレノイド10に対して共通化されるため、装置構成を簡単化することが可能とされている。
【0028】
なお、上記図3には、2つのソレノイド10に対応して2つの環流回路14が設けられる場合について示しているが、これに限らず、3つ以上の環流回路14が設けられる場合にも、それぞれに対応して抵抗器30及びツェナーダイオード32を設けることで、上記と同様に出力端子46の電位レベルに基づいて各環流回路14の断線を検出することができる。
【0029】
ところで、上記第1及び第2実施例においては、フライバック電圧に伴う電荷をツェナーダイオード32を介してコンデンサ38に充電し、その充電電圧によりトランジスタ28をオンさせることにより環流回路14の断線を検出することとした。しかしながら、本発明はこれに限定されるものではなく、ソレノイド10の第1端子10aの電位を監視し、フライバック電圧を直接検出することで環流回路14の断線を検出してもよい。
【0030】
なお、上記第1及び第2実施例においては、ソレノイド通電出力回路18が特許請求の範囲に記載した通電制御手段に、フライバック電圧検出信号生成回路20が特許請求の範囲に記載したフライバック電圧検出手段に、それぞれ相当し、また、CPU26がフライバック電圧検出信号生成回路20の出力端子46の電位レベルに基づいて環流回路14の断線を検出することにより特許請求の範囲に記載した断線検出手段が実現されている。
【0031】
【発明の効果】
上述の如く、本発明に係るソレノイド駆動装置によれば、フライバック電圧に伴う電流を環流させることによりソレノイドの電流制御を可能とする環流回路の断線を検出することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例であるソレノイド駆動装置の回路図である。
【図2】環流回路に断線が生じた場合に、ソレノイドへの通電が遮断される前後におけるソレノイドの第1端子の電位の時間変化を示す図である。
【図3】対比構成の回路図である。
【図4】本発明の第2実施例であるソレノイド駆動装置の回路図である。
【図5】図3に示す対比構成が複数のソレノイドを駆動する装置として適用された場合の回路図である。
【符号の説明】
10 ソレノイド
12 ダイオード
14 環流回路
18 ソレノイド通電出力回路
20 フライバック電圧検出信号生成回路
26 CPU

Claims (1)

  1. ソレノイドへの通電を制御する通電制御手段と、
    前記ソレノイドを含み、該ソレノイドへの通電を遮断した際に生ずるフライバック電圧を吸収するために設けられた環流回路と、
    前記フライバック電圧を検出するフライバック電圧検出手段と、
    前記フライバック電圧検出手段により検出された前記フライバック電圧に基づいて前記環流回路の断線を検出する断線検出手段とを備え、
    前記フライバック電圧検出手段は、
    トランジスタと、
    前記トランジスタ側から前記ソレノイド側へ向かう方向を順方向とし、電源電圧よりも高圧でありかつ前記環流回路が断線する状況下で発生する前記フライバック電圧の最大値よりも低圧であるツェナー電圧を有するツェナーダイオードと、
    前記トランジスタと前記ツェナーダイオードとの間とアースラインとの間に接続されるコンデンサと、を有し、
    前記コンデンサの充電電圧に応じて前記トランジスタをオン又はオフさせることにより前記フライバック電圧に応じた信号を出力することを特徴とするソレノイド駆動装置。
JP35179598A 1998-12-10 1998-12-10 ソレノイド駆動装置 Expired - Fee Related JP3700816B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35179598A JP3700816B2 (ja) 1998-12-10 1998-12-10 ソレノイド駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35179598A JP3700816B2 (ja) 1998-12-10 1998-12-10 ソレノイド駆動装置

Publications (2)

Publication Number Publication Date
JP2000184582A JP2000184582A (ja) 2000-06-30
JP3700816B2 true JP3700816B2 (ja) 2005-09-28

Family

ID=18419665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35179598A Expired - Fee Related JP3700816B2 (ja) 1998-12-10 1998-12-10 ソレノイド駆動装置

Country Status (1)

Country Link
JP (1) JP3700816B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800854B2 (ja) * 1999-03-19 2006-07-26 日産自動車株式会社 誘導負荷駆動回路
JP4805486B2 (ja) * 2001-07-19 2011-11-02 株式会社岡本工作機械製作所 電磁チャックの断線検出回路
JP4211640B2 (ja) * 2004-03-03 2009-01-21 株式会社デンソー 電子制御装置
JP4736569B2 (ja) * 2005-07-01 2011-07-27 株式会社デンソー 誘導性負荷の異常検出装置
JP2009004979A (ja) 2007-06-20 2009-01-08 Nec Electronics Corp インダクタンス負荷駆動装置、及び、フライバック電圧検出回路
JP5130248B2 (ja) * 2009-04-02 2013-01-30 三菱電機株式会社 開閉器操作装置および3相用開閉器
JP6788119B2 (ja) * 2017-07-19 2020-11-18 日立オートモティブシステムズ株式会社 負荷制御装置
WO2023286667A1 (ja) * 2021-07-12 2023-01-19 日立Astemo株式会社 誘導負荷の駆動装置、及び、誘導負荷駆動回路の断線検出装置

Also Published As

Publication number Publication date
JP2000184582A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
US7960861B2 (en) Redundant current supply with diagnostic capability and a suppressor
JP6679992B2 (ja) 半導体装置
US8067859B2 (en) Reverse polarity protection for MOSFETs
US20070080007A1 (en) Electric power generation control apparatus
JP3633522B2 (ja) 負荷駆動回路
JP2000032649A (ja) 過電流状態からの保護及び電気的無負荷検出のための回路並びに方法
JP3700816B2 (ja) ソレノイド駆動装置
JPS63503506A (ja) 故障防護装置
US5923210A (en) High side driver circuit with diagnostic output
US5847911A (en) Self-protecting switch apparatus for controlling a heat element of a vehicle seat and a method for providing the apparatus
JP6724726B2 (ja) 電力供給装置
EP0341460A2 (en) Driver protection circuit
US11228305B2 (en) Load drive circuit configured to prevent a flyback current
US7256615B2 (en) Configurable high/low side driver using a low-side FET pre-driver
JP4204119B2 (ja) 誘導負荷をスイッチングするためのスイッチング装置
JP6471653B2 (ja) 異常検知回路及び充電装置
EP0854573A2 (en) Short circuit protection for high side driver
JP4155075B2 (ja) 断線検出回路
US4945358A (en) Short circuit protection arrangement for a driver circuit
JP2682699B2 (ja) 駆動回路
EP0871037A1 (en) Circuit arrangement for monitoring an electronic circuit
JP4401084B2 (ja) アクチュエータの駆動装置
EP0088769A1 (en) Inductive load driver protection circuits having minimal power dissipation
JPH10174314A (ja) 電源装置
KR100360796B1 (ko) 제어 시스템의 솔레노이드 전류 궤환 구동회로

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050706

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees