JP2000032649A - 過電流状態からの保護及び電気的無負荷検出のための回路並びに方法 - Google Patents
過電流状態からの保護及び電気的無負荷検出のための回路並びに方法Info
- Publication number
- JP2000032649A JP2000032649A JP11152658A JP15265899A JP2000032649A JP 2000032649 A JP2000032649 A JP 2000032649A JP 11152658 A JP11152658 A JP 11152658A JP 15265899 A JP15265899 A JP 15265899A JP 2000032649 A JP2000032649 A JP 2000032649A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- microprocessor
- state
- load
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/12—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to underload or no-load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H1/00—Details of emergency protective circuit arrangements
- H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of dc component by short circuits in ac networks
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明は、過電流状態から保護し、電気的無
負荷を検出する簡単な回路の提供を目的とする。 【解決手段】 本発明の回路は、コマンドを電気的負荷
に与える出力及び電気的負荷の状態監視入力として構成
可能な少なくとも一つの端子を有するマイクロプロセッ
サと、端子に接続され、電気的負荷に接続される出力を
有し、オン・オフ状態を有する第１のトランジスタと、
第１のトランジスタ及び端子に接続され、正常負荷状態
でマイクロプロセッサからのコマンドの受信に応じて第
１のトランジスタをオン・オフの一方に保持し、第１の
トランジスタが異常過電流状態であるとき第１のトラン
ジスタをオフに保持し、第１のトランジスタをオフに切
り換える反復試行後に無負荷状態を表すマイクロプロセ
ッサへの論理信号を保持する第２のトランジスタとを具
備する。
負荷を検出する簡単な回路の提供を目的とする。 【解決手段】 本発明の回路は、コマンドを電気的負荷
に与える出力及び電気的負荷の状態監視入力として構成
可能な少なくとも一つの端子を有するマイクロプロセッ
サと、端子に接続され、電気的負荷に接続される出力を
有し、オン・オフ状態を有する第１のトランジスタと、
第１のトランジスタ及び端子に接続され、正常負荷状態
でマイクロプロセッサからのコマンドの受信に応じて第
１のトランジスタをオン・オフの一方に保持し、第１の
トランジスタが異常過電流状態であるとき第１のトラン
ジスタをオフに保持し、第１のトランジスタをオフに切
り換える反復試行後に無負荷状態を表すマイクロプロセ
ッサへの論理信号を保持する第２のトランジスタとを具
備する。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的負荷を制御
及び監視する回路並びに方法と、過電流状態から出力装
置を保護し、無負荷を検出する回路とに関する。
及び監視する回路並びに方法と、過電流状態から出力装
置を保護し、無負荷を検出する回路とに関する。
【０００２】
【従来の技術】自動車の回路及び他の類似したアプリケ
ーションにおいて、回路は、マイクロプロセッサと通信
し、負荷のオン・オフのような負荷の制御を行うだけで
はなく、負荷の状態を監視する。例えば、マイクロプロ
セッサは、ランプをターンオンする回路にコマンド信号
を発生することができる。また、回路は、短絡が発生し
たとき、若しくは、ランプ（例えば、負荷）が存在しな
いときを判定するため、ランプを監視することができ
る。これらの回路は、先行技術において公知であり、典
型的に、負荷を電圧源に接続、切断するパワートランジ
スタを含む。この回路は、回路状態を検知する監視回路
を含む。上記の回路の中の一部が使用するマイクロプロ
セッサは、そのマイクロプロセッサチップ上に別々の入
力ピン及び出力ピンを有する。一方のピンは負荷を制御
するため使用可能であり、他方のピンは負荷を監視する
ため使用可能である。
ーションにおいて、回路は、マイクロプロセッサと通信
し、負荷のオン・オフのような負荷の制御を行うだけで
はなく、負荷の状態を監視する。例えば、マイクロプロ
セッサは、ランプをターンオンする回路にコマンド信号
を発生することができる。また、回路は、短絡が発生し
たとき、若しくは、ランプ（例えば、負荷）が存在しな
いときを判定するため、ランプを監視することができ
る。これらの回路は、先行技術において公知であり、典
型的に、負荷を電圧源に接続、切断するパワートランジ
スタを含む。この回路は、回路状態を検知する監視回路
を含む。上記の回路の中の一部が使用するマイクロプロ
セッサは、そのマイクロプロセッサチップ上に別々の入
力ピン及び出力ピンを有する。一方のピンは負荷を制御
するため使用可能であり、他方のピンは負荷を監視する
ため使用可能である。
【０００３】米国特許第５，５１０，９５０号明細書に
記載された回路は、制御可能な負荷の状態を開示するだ
けではなく、単一のコントローラ入出力ピンから監視で
きる負荷を開示する。この回路はマイクロプロセッサと
協働する電界効果トランジスタを含む。しかし、この回
路は多少複雑であり、フィラメントが暖機する点灯時間
を得るために、例えば、ランプを点灯するため全電圧の
中の僅かな割合だけの使用を許容する。かくして、フィ
ラメントがランプ内で暖機するとき、高抵抗が短絡とし
て出現する。この回路は、小電圧を送ることによりこの
問題を解決する。また、この回路は、自動車の高圧側で
使用され、１２ボルトを獲得するためバッテリーに直結
される。高圧側回路の使用は、スイッチ若しくは他の回
路が接地され、したがって、スイッチに接続される低圧
側よりも複雑な回路を必要とする。
記載された回路は、制御可能な負荷の状態を開示するだ
けではなく、単一のコントローラ入出力ピンから監視で
きる負荷を開示する。この回路はマイクロプロセッサと
協働する電界効果トランジスタを含む。しかし、この回
路は多少複雑であり、フィラメントが暖機する点灯時間
を得るために、例えば、ランプを点灯するため全電圧の
中の僅かな割合だけの使用を許容する。かくして、フィ
ラメントがランプ内で暖機するとき、高抵抗が短絡とし
て出現する。この回路は、小電圧を送ることによりこの
問題を解決する。また、この回路は、自動車の高圧側で
使用され、１２ボルトを獲得するためバッテリーに直結
される。高圧側回路の使用は、スイッチ若しくは他の回
路が接地され、したがって、スイッチに接続される低圧
側よりも複雑な回路を必要とする。
【０００４】米国特許第５，６９４，２８２号明細書に
記載されている別の回路は、低圧側回路として設計さ
れ、入力及び出力として交互に構成可能な端子を備えた
マイクロプロセッサを使用する。端子が出力として構成
されたとき、マイクロプロセッサは、ソフトウェア制御
の下で、トランジスタを介して電気的負荷をターンオ
ン、ターンオフすることができる。マイクロプロセッサ
が負荷をターンオンしたとき、マイクロプロセッサはそ
の端子を入力として再構成する。システムは、短絡が発
生するまで、若しくは、マイクロプロセッサが負荷をタ
ーンオフするまで、電気的負荷をオン状態に保持する。
短絡が発生したとき、システムは自動的に負荷をターン
オフし、マイクロプロセッサ端子はオフ状態の負荷を検
出するため入力として構成される。
記載されている別の回路は、低圧側回路として設計さ
れ、入力及び出力として交互に構成可能な端子を備えた
マイクロプロセッサを使用する。端子が出力として構成
されたとき、マイクロプロセッサは、ソフトウェア制御
の下で、トランジスタを介して電気的負荷をターンオ
ン、ターンオフすることができる。マイクロプロセッサ
が負荷をターンオンしたとき、マイクロプロセッサはそ
の端子を入力として再構成する。システムは、短絡が発
生するまで、若しくは、マイクロプロセッサが負荷をタ
ーンオフするまで、電気的負荷をオン状態に保持する。
短絡が発生したとき、システムは自動的に負荷をターン
オフし、マイクロプロセッサ端子はオフ状態の負荷を検
出するため入力として構成される。
【０００５】
【発明が解決しようとする課題】本発明の目的は、過電
流状態から保護し、電気的無負荷を検出するため自動車
バッテリー系の低圧側で使用され得る簡単な回路を提供
することである。
流状態から保護し、電気的無負荷を検出するため自動車
バッテリー系の低圧側で使用され得る簡単な回路を提供
することである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明による過電流状態からの保護及び電気的無負
荷の検出を行う回路は、コマンド信号を電気的負荷に発
生させる出力及び上記電気的負荷の状態を監視する入力
として構成可能な少なくとも一つのマイクロプロセッサ
端子を有するマイクロプロセッサと、上記マイクロプロ
セッサ端子に動作的に接続され、上記電気的負荷に接続
される出力を有し、オン状態及びオフ状態を有する第１
のトランジスタと、上記第１のトランジスタ及び上記マ
イクロプロセッサ端子に接続され、正常の負荷状態下で
上記マイクロプロセッサからのコマンド信号の受信に応
じて上記第１のトランジスタをオン状態若しくはオフ状
態の何れか一方に保持し、上記第１のトランジスタが異
常な過電流状態であるとき上記第１のトランジスタをオ
フ状態に保持し、上記第１のトランジスタをオフ状態に
切り換えようとする反復的な試行後に無負荷状態を表す
上記マイクロプロセッサへの論理信号を保持するよう動
作的である第２のトランジスタとにより構成される。
め、本発明による過電流状態からの保護及び電気的無負
荷の検出を行う回路は、コマンド信号を電気的負荷に発
生させる出力及び上記電気的負荷の状態を監視する入力
として構成可能な少なくとも一つのマイクロプロセッサ
端子を有するマイクロプロセッサと、上記マイクロプロ
セッサ端子に動作的に接続され、上記電気的負荷に接続
される出力を有し、オン状態及びオフ状態を有する第１
のトランジスタと、上記第１のトランジスタ及び上記マ
イクロプロセッサ端子に接続され、正常の負荷状態下で
上記マイクロプロセッサからのコマンド信号の受信に応
じて上記第１のトランジスタをオン状態若しくはオフ状
態の何れか一方に保持し、上記第１のトランジスタが異
常な過電流状態であるとき上記第１のトランジスタをオ
フ状態に保持し、上記第１のトランジスタをオフ状態に
切り換えようとする反復的な試行後に無負荷状態を表す
上記マイクロプロセッサへの論理信号を保持するよう動
作的である第２のトランジスタとにより構成される。
【０００７】本発明によれば、本回路は、低圧側自動車
アプリケーションと共に使用可能であり、第１及び第２
のトランジスタ、並びに、電気的負荷へのコマンド信号
を発生させる出力及び電気的負荷の状態を監視する入力
として構成可能な少なくとも一つのマイクロプロセッサ
端子を有するマイクロプロセッサだけを使用するので、
簡単化される。第２のトランジスタは、正常な負荷状態
で上記マイクロプロセッサからのコマンド信号の受信に
応じて上記第１のトランジスタをオン状態若しくはオフ
状態の何れか一方に保持し、上記第１のトランジスタに
異常な過電流状態が発生したときに上記第１のトランジ
スタをオフ状態に保持するよう動作的である。本発明に
よる回路は、上記第１のトランジスタをオフ状態に切り
換えようとする反復的な試行後に上記マイクロプロセッ
サへの論理信号を保持する。
アプリケーションと共に使用可能であり、第１及び第２
のトランジスタ、並びに、電気的負荷へのコマンド信号
を発生させる出力及び電気的負荷の状態を監視する入力
として構成可能な少なくとも一つのマイクロプロセッサ
端子を有するマイクロプロセッサだけを使用するので、
簡単化される。第２のトランジスタは、正常な負荷状態
で上記マイクロプロセッサからのコマンド信号の受信に
応じて上記第１のトランジスタをオン状態若しくはオフ
状態の何れか一方に保持し、上記第１のトランジスタに
異常な過電流状態が発生したときに上記第１のトランジ
スタをオフ状態に保持するよう動作的である。本発明に
よる回路は、上記第１のトランジスタをオフ状態に切り
換えようとする反復的な試行後に上記マイクロプロセッ
サへの論理信号を保持する。
【０００８】本発明によれば、過電流状態からの保護
と、電気的無負荷の検出とが行える点が有利である。マ
イクロプロセッサは、電気的負荷にコマンド信号を発生
する出力及び電気的負荷の状態を監視する入力として構
成可能な少なくとも一つのマイクロプロセッサ端子を有
する。第１のトランジスタは、マイクロプロセッサ端子
に動作的に接続され、電気的負荷に接続される出力を有
する。第１のトランジスタはオン状態及びオフ状態を有
する。第２のトランジスタは、第１のトランジスタ及び
マイクロプロセッサ端子に接続される。第２のトランジ
スタは、第１のトランジスタをオン状態に切り換えるた
め、マイクロプロセッサ及び第１のトランジスタに返さ
れる出力論理信号を発生させるよう動作的である。第２
のトランジスタは、正常な負荷状態でマイクロプロセッ
サからのコマンド信号の受信に応じて第１のトランジス
タをオン状態若しくはオフ状態の何れか一方に保持し、
第１のトランジスタ側の異常な過電流状態の際に第１の
トランジスタをオフ状態に保持し、無負荷状態で第１の
トランジスタをオフ状態に保持する反復的な試行後にマ
イクロプロセッサへの論理信号を保持するよう動作的で
ある。
と、電気的無負荷の検出とが行える点が有利である。マ
イクロプロセッサは、電気的負荷にコマンド信号を発生
する出力及び電気的負荷の状態を監視する入力として構
成可能な少なくとも一つのマイクロプロセッサ端子を有
する。第１のトランジスタは、マイクロプロセッサ端子
に動作的に接続され、電気的負荷に接続される出力を有
する。第１のトランジスタはオン状態及びオフ状態を有
する。第２のトランジスタは、第１のトランジスタ及び
マイクロプロセッサ端子に接続される。第２のトランジ
スタは、第１のトランジスタをオン状態に切り換えるた
め、マイクロプロセッサ及び第１のトランジスタに返さ
れる出力論理信号を発生させるよう動作的である。第２
のトランジスタは、正常な負荷状態でマイクロプロセッ
サからのコマンド信号の受信に応じて第１のトランジス
タをオン状態若しくはオフ状態の何れか一方に保持し、
第１のトランジスタ側の異常な過電流状態の際に第１の
トランジスタをオフ状態に保持し、無負荷状態で第１の
トランジスタをオフ状態に保持する反復的な試行後にマ
イクロプロセッサへの論理信号を保持するよう動作的で
ある。
【０００９】第２のトランジスタを第１のトランジスタ
の出力と動作的に接続する手段は、直列接続されたダイ
オード及び抵抗により構成することができる。本発明の
別の面において、第２のトランジスタは、ベース、エミ
ッタ及びコレクタを有するＮＰＮバイポーラトランジス
タを含む。トランジスタ電源はＮＰＮトランジスタのコ
レクタに接続され、コレクタは第２のトランジスタに動
作的に接続される。第１のトランジスタの出力は、好ま
しくは、第２のトランジスタのベースに接続される。
の出力と動作的に接続する手段は、直列接続されたダイ
オード及び抵抗により構成することができる。本発明の
別の面において、第２のトランジスタは、ベース、エミ
ッタ及びコレクタを有するＮＰＮバイポーラトランジス
タを含む。トランジスタ電源はＮＰＮトランジスタのコ
レクタに接続され、コレクタは第２のトランジスタに動
作的に接続される。第１のトランジスタの出力は、好ま
しくは、第２のトランジスタのベースに接続される。
【００１０】本発明の更に別の面において、第２のトラ
ンジスタは、第１のトランジスタをオフ状態に切り換え
るための反復的な試行後にマイクロプロセッサ電源の電
圧に対応したハイ論理信号をマイクロプロセッサに返
す。第１及び第２のトランジスタは、好ましくは、接地
される。マイクロプロセッサ電源は、好ましくは、プラ
ス５ボルト電源であり、第１のトランジスタは電界効果
トランジスタにより構成される。
ンジスタは、第１のトランジスタをオフ状態に切り換え
るための反復的な試行後にマイクロプロセッサ電源の電
圧に対応したハイ論理信号をマイクロプロセッサに返
す。第１及び第２のトランジスタは、好ましくは、接地
される。マイクロプロセッサ電源は、好ましくは、プラ
ス５ボルト電源であり、第１のトランジスタは電界効果
トランジスタにより構成される。
【００１１】また、本発明により提供される過電流状態
から回路を保護し、電気的無負荷状態を検出する方法
は、コマンド信号を電気的負荷に発生させる出力及び上
記電気的負荷の状態を監視する入力として構成可能な少
なくとも一つのマイクロプロセッサ端子を有するマイク
ロプロセッサを配置し、上記電気的負荷に接続される出
力を有し、オン状態及びオフ状態を有する第１のトラン
ジスタを上記マイクロプロセッサ端子に接続し、第２の
トランジスタを上記第１のトランジスタ及び上記マイク
ロプロセッサ端子に接続し、正常の負荷状態下で上記マ
イクロプロセッサからのコマンド信号の受信に応じて上
記第１のトランジスタをオン状態若しくはオフ状態の何
れか一方に保持するため、上記第２のトランジスタから
上記マイクロプロセッサ及び上記第１のトランジスタに
返される出力論理信号を発生させ、異常な負荷状態下
で、上記第１のトランジスタが異常な過電流状態である
とき上記第１のトランジスタをオフ状態に保持し、電気
的無負荷状態に基づいて上記第１のトランジスタをオフ
状態に切り換えようとする反復的な試行後に上記マイク
ロプロセッサへの論理信号を保持する段階を有し、上記
マイクロプロセッサへの無負荷を表す論理信号に対応す
る電圧を供給するため、マイクロプロセッサ電源を上記
マイクロプロセッサ端子に接続する段階を有し、上記第
１のトランジスタの出力を監視するため、上記第２のト
ランジスタを上記第１のトランジスタの出力に動作的に
接続する段階をさらに有する。
から回路を保護し、電気的無負荷状態を検出する方法
は、コマンド信号を電気的負荷に発生させる出力及び上
記電気的負荷の状態を監視する入力として構成可能な少
なくとも一つのマイクロプロセッサ端子を有するマイク
ロプロセッサを配置し、上記電気的負荷に接続される出
力を有し、オン状態及びオフ状態を有する第１のトラン
ジスタを上記マイクロプロセッサ端子に接続し、第２の
トランジスタを上記第１のトランジスタ及び上記マイク
ロプロセッサ端子に接続し、正常の負荷状態下で上記マ
イクロプロセッサからのコマンド信号の受信に応じて上
記第１のトランジスタをオン状態若しくはオフ状態の何
れか一方に保持するため、上記第２のトランジスタから
上記マイクロプロセッサ及び上記第１のトランジスタに
返される出力論理信号を発生させ、異常な負荷状態下
で、上記第１のトランジスタが異常な過電流状態である
とき上記第１のトランジスタをオフ状態に保持し、電気
的無負荷状態に基づいて上記第１のトランジスタをオフ
状態に切り換えようとする反復的な試行後に上記マイク
ロプロセッサへの論理信号を保持する段階を有し、上記
マイクロプロセッサへの無負荷を表す論理信号に対応す
る電圧を供給するため、マイクロプロセッサ電源を上記
マイクロプロセッサ端子に接続する段階を有し、上記第
１のトランジスタの出力を監視するため、上記第２のト
ランジスタを上記第１のトランジスタの出力に動作的に
接続する段階をさらに有する。
【００１２】本発明の方法の一つの面によれば、回路を
過電流状態から保護し、電気的無負荷を検出する方法が
開示される。この方法は、電気的負荷へのコマンド信号
を発生させる出力及び上記電気的負荷の状態を監視する
入力として構成可能な少なくとも一つのマイクロプロセ
ッサ端子を有するマイクロプロセッサを配置する段階を
有する。
過電流状態から保護し、電気的無負荷を検出する方法が
開示される。この方法は、電気的負荷へのコマンド信号
を発生させる出力及び上記電気的負荷の状態を監視する
入力として構成可能な少なくとも一つのマイクロプロセ
ッサ端子を有するマイクロプロセッサを配置する段階を
有する。
【００１３】上記方法は、上記電気的負荷に接続される
出力を有し、オン状態及びオフ状態を有する第１のトラ
ンジスタを上記マイクロプロセッサ端子に接続する段階
をさらに有する。この方法は、第２のトランジスタを上
記第１のトランジスタ及び上記マイクロプロセッサ端子
に接続し、上記第１のトランジスタをオン状態に切り換
えるため、上記第２のトランジスタから上記マイクロプ
ロセッサ及び上記第１のトランジスタに返される出力論
理信号を発生させる段階をさらに有する。この方法は、
正常な負荷状態でマイクロプロセッサからのコマンド信
号の受信に応じて上記第１のトランジスタをオン状態若
しくはオフ状態の何れか一方に保持し、異常な負荷状態
で、上記第１のトランジスタに過電流状態が発生したと
きに上記第１のトランジスタをオフ状態に保持する段階
をさらに有する。電気的無負荷状態に基づいて上記第１
のトランジスタをオフ状態に切り換えるための反復的な
試行後、上記マイクロプロセッサへの論理信号が保持さ
れる。
出力を有し、オン状態及びオフ状態を有する第１のトラ
ンジスタを上記マイクロプロセッサ端子に接続する段階
をさらに有する。この方法は、第２のトランジスタを上
記第１のトランジスタ及び上記マイクロプロセッサ端子
に接続し、上記第１のトランジスタをオン状態に切り換
えるため、上記第２のトランジスタから上記マイクロプ
ロセッサ及び上記第１のトランジスタに返される出力論
理信号を発生させる段階をさらに有する。この方法は、
正常な負荷状態でマイクロプロセッサからのコマンド信
号の受信に応じて上記第１のトランジスタをオン状態若
しくはオフ状態の何れか一方に保持し、異常な負荷状態
で、上記第１のトランジスタに過電流状態が発生したと
きに上記第１のトランジスタをオフ状態に保持する段階
をさらに有する。電気的無負荷状態に基づいて上記第１
のトランジスタをオフ状態に切り換えるための反復的な
試行後、上記マイクロプロセッサへの論理信号が保持さ
れる。
【００１４】本発明の方法は、また、電圧を第２のトラ
ンジスタに供給するため、マイクロプロセッサ電源をマ
イクロプロセッサ端子に動作的に接続する段階を含む。
マイクロプロセッサ電源は、好ましくは、無負荷を表す
マイクロプロセッサへの論理信号に対応した電圧を供給
するため、マイクロプロセッサ端子に動作的に接続され
る。本発明の方法は、第１のトランジスタの出力を監視
するため、第２のトランジスタを第１のトランジスタの
出力に動作的に接続する段階を更に有する。また、本発
明の方法は、直列したダイオード及び抵抗を用いて、第
２のトランジスタを第１のトランジスタの出力と接続す
る段階をさらに有する。本発明の方法は、ベース、エミ
ッタ及びコレクタを有するバイポーラトランジスタとし
て第２のトランジスタを形成する段階を更に有する。
ンジスタに供給するため、マイクロプロセッサ電源をマ
イクロプロセッサ端子に動作的に接続する段階を含む。
マイクロプロセッサ電源は、好ましくは、無負荷を表す
マイクロプロセッサへの論理信号に対応した電圧を供給
するため、マイクロプロセッサ端子に動作的に接続され
る。本発明の方法は、第１のトランジスタの出力を監視
するため、第２のトランジスタを第１のトランジスタの
出力に動作的に接続する段階を更に有する。また、本発
明の方法は、直列したダイオード及び抵抗を用いて、第
２のトランジスタを第１のトランジスタの出力と接続す
る段階をさらに有する。本発明の方法は、ベース、エミ
ッタ及びコレクタを有するバイポーラトランジスタとし
て第２のトランジスタを形成する段階を更に有する。
【００１５】
【発明の実施の形態】以下、一例として添付図面を参照
して、本発明を説明する。本発明は、低圧側自動車アプ
リケーションにおいて使用される回路であって、短絡及
び無負荷のような過電流状態からの保護を行い、マイク
ロプロセッサの一つの端子を入力及び出力の両方として
使用する簡単化された回路を提供する。本発明による回
路は、自己保持型であり、回路を適切な位置に保持す
る。マイクロプロセッサは、同時に、他のタスクを自由
に実行する。その上、これらの例において、ランプが最
初にターンオンされるときのように、短絡した状態であ
るとみなされることを回路が明らかに検出したとき、回
路監視機能が初期的に短絡回路状態を示しているとして
も、回路はランプ若しくは他の負荷を監視する。以下、
この問題を解決するための技術について説明する。
して、本発明を説明する。本発明は、低圧側自動車アプ
リケーションにおいて使用される回路であって、短絡及
び無負荷のような過電流状態からの保護を行い、マイク
ロプロセッサの一つの端子を入力及び出力の両方として
使用する簡単化された回路を提供する。本発明による回
路は、自己保持型であり、回路を適切な位置に保持す
る。マイクロプロセッサは、同時に、他のタスクを自由
に実行する。その上、これらの例において、ランプが最
初にターンオンされるときのように、短絡した状態であ
るとみなされることを回路が明らかに検出したとき、回
路監視機能が初期的に短絡回路状態を示しているとして
も、回路はランプ若しくは他の負荷を監視する。以下、
この問題を解決するための技術について説明する。
【００１６】本回路は、モノリシックデバイスとして形
成してもよく、自己保持型であり、フィードバックを保
護する。モノリシックデバイスとして、本回路は、ＦＥ
Ｔ若しくはＭＯＳＦＥＴ製造工程の多構造内に他のトラ
ンジスタを用いて形成しても構わない。回路は、好まし
くは、高圧側で使用される（バッテリー若しくはヒュー
ズに直結される）のではなく、低圧側自動車回路で使用
され得る（すなわち、接地される）ので簡単化される。
その結果として、回路は、回路をバッテリーのプラス側
に繋ぐＰ型チャネルＦＥＴ及びＰＮＰトランジスタを必
要としない。また、回路は、高圧側スイッチ及びマイク
ロプロセッサをバッファするため別個の回路を必要とし
ない。コネクションは低圧側で行われるので、ＮＰＮト
ランジスタが簡単化された回路で使用され得る。
成してもよく、自己保持型であり、フィードバックを保
護する。モノリシックデバイスとして、本回路は、ＦＥ
Ｔ若しくはＭＯＳＦＥＴ製造工程の多構造内に他のトラ
ンジスタを用いて形成しても構わない。回路は、好まし
くは、高圧側で使用される（バッテリー若しくはヒュー
ズに直結される）のではなく、低圧側自動車回路で使用
され得る（すなわち、接地される）ので簡単化される。
その結果として、回路は、回路をバッテリーのプラス側
に繋ぐＰ型チャネルＦＥＴ及びＰＮＰトランジスタを必
要としない。また、回路は、高圧側スイッチ及びマイク
ロプロセッサをバッファするため別個の回路を必要とし
ない。コネクションは低圧側で行われるので、ＮＰＮト
ランジスタが簡単化された回路で使用され得る。
【００１７】図１には、三つの入出力ポート（Ｉ／Ｏポ
ート）１２，１４，１６を有するマイクロプロセッサ１
０が示されている。入出力ポートはマイクロプロセッサ
内でピンとして形成され、夫々、同図にＯＣ（過電流）
−ＦＥＴとして示される本発明の過電流電界効果トラン
ジスタ（ＦＥＴ）回路２０，２２，２４の入力端子（ピ
ン）１８に接続される。過電流回路は、夫々の出力端子
（ピン）２５を介して、自動車回路の一部であるソレノ
イド負荷２６と、リレー負荷２８と、ランプ負荷３０と
に接続される。過電流回路は、これらの負荷を介してバ
ッテリー電源３２のプラス１２ボルト（＋１２Ｖ）に直
結され、また、典型的にピンを介してアース３４に接地
される。各過電流回路がアース３４に接地されるだけで
はなく、過電流回路は、プラス５ボルト（＋５Ｖ）の電
圧源４０として形成されたマイクロプロセッサ電源を含
む。また、ピンのようなゲートコネクション４２が図示
されている。本発明の過電流回路は、自動車電子制御モ
ジュールで使用することが可能であり、当然に、後述す
るような本発明の電界効果トランジスタを使用する種々
の過電流回路が異なる定格電流で利用されることが予測
される。
ート）１２，１４，１６を有するマイクロプロセッサ１
０が示されている。入出力ポートはマイクロプロセッサ
内でピンとして形成され、夫々、同図にＯＣ（過電流）
−ＦＥＴとして示される本発明の過電流電界効果トラン
ジスタ（ＦＥＴ）回路２０，２２，２４の入力端子（ピ
ン）１８に接続される。過電流回路は、夫々の出力端子
（ピン）２５を介して、自動車回路の一部であるソレノ
イド負荷２６と、リレー負荷２８と、ランプ負荷３０と
に接続される。過電流回路は、これらの負荷を介してバ
ッテリー電源３２のプラス１２ボルト（＋１２Ｖ）に直
結され、また、典型的にピンを介してアース３４に接地
される。各過電流回路がアース３４に接地されるだけで
はなく、過電流回路は、プラス５ボルト（＋５Ｖ）の電
圧源４０として形成されたマイクロプロセッサ電源を含
む。また、ピンのようなゲートコネクション４２が図示
されている。本発明の過電流回路は、自動車電子制御モ
ジュールで使用することが可能であり、当然に、後述す
るような本発明の電界効果トランジスタを使用する種々
の過電流回路が異なる定格電流で利用されることが予測
される。
【００１８】図２を参照するに、本発明の過電流保護回
路の一例が破線で示された範囲に含まれる回路４４の一
部分として示されている。説明の簡単化のため、以下で
は、ソレノイド負荷２６と共に使用される過電流電界効
果トランジスタ回路２０に関して説明する。同図には、
典型的なマイクロプロセッサ入出力ポート１２が代表的
な負荷２６及び適当な電圧源と共に示される。装置は、
ハリス コーポレーションによって製造されたHarris
RLP1N06CLE インテリジェント・ディスクリーと・デバ
イスのようなシリコンの単一片に構成することができ
る。このデバイスは、ハリス コーポレーションによっ
て設計、製造された標準的なファイブ・リード・ＴＯ−
２２０型（或いは、変種）パッケージに実装することが
できる。
路の一例が破線で示された範囲に含まれる回路４４の一
部分として示されている。説明の簡単化のため、以下で
は、ソレノイド負荷２６と共に使用される過電流電界効
果トランジスタ回路２０に関して説明する。同図には、
典型的なマイクロプロセッサ入出力ポート１２が代表的
な負荷２６及び適当な電圧源と共に示される。装置は、
ハリス コーポレーションによって製造されたHarris
RLP1N06CLE インテリジェント・ディスクリーと・デバ
イスのようなシリコンの単一片に構成することができ
る。このデバイスは、ハリス コーポレーションによっ
て設計、製造された標準的なファイブ・リード・ＴＯ−
２２０型（或いは、変種）パッケージに実装することが
できる。
【００１９】図２に示されるように、マイクロプロセッ
サは、マイクロプロセッサ電源に対応する＋５Ｖ電源に
接続された入出力ポート（若しくは端子）１２を含む。
マイクロプロセッサは、ソレノイド負荷２６のような電
気的負荷にコマンド信号を発生させる出力として構成可
能であり、かつ、電気的負荷２６の状態を監視する入力
として構成可能であるマイクロプロセッサ端子１２を有
する。第１のトランジスタ５０は、電界効果トランジス
タとして構成され、マイクロプロセッサ端子に動作的に
接続され、電気的負荷に接続される出力を有する。この
電界効果トランジスタは、オン状態及びオフ状態を有す
る。電界効果トランジスタ５０は、ドレイン５２、ソー
ス５４及びゲート５６を含む。ドレイン５２は、電界効
果トランジスタの出力を形成するように負荷２６に接続
される。ソース５４は接地され、寄生ダイオード５８
は、本質的に電界効果トランジスタのドレインとソース
の間に存在する。ゲート５６は同図に示されるようなゲ
ート端子４２を有する。
サは、マイクロプロセッサ電源に対応する＋５Ｖ電源に
接続された入出力ポート（若しくは端子）１２を含む。
マイクロプロセッサは、ソレノイド負荷２６のような電
気的負荷にコマンド信号を発生させる出力として構成可
能であり、かつ、電気的負荷２６の状態を監視する入力
として構成可能であるマイクロプロセッサ端子１２を有
する。第１のトランジスタ５０は、電界効果トランジス
タとして構成され、マイクロプロセッサ端子に動作的に
接続され、電気的負荷に接続される出力を有する。この
電界効果トランジスタは、オン状態及びオフ状態を有す
る。電界効果トランジスタ５０は、ドレイン５２、ソー
ス５４及びゲート５６を含む。ドレイン５２は、電界効
果トランジスタの出力を形成するように負荷２６に接続
される。ソース５４は接地され、寄生ダイオード５８
は、本質的に電界効果トランジスタのドレインとソース
の間に存在する。ゲート５６は同図に示されるようなゲ
ート端子４２を有する。
【００２０】第２のトランジスタ６０は、バイポーラＮ
ＰＮトランジスタとして形成され、エミッタ６２、ベー
ス６４及びコレクタ６６を含む。コレクタ６６は、ピン
を介してトランジスタの電圧源を与える＋５Ｖの電源に
接続される。エミッタ６２はアース３４に接地される。
コレクタ６６は、電界効果トランジスタ５０のゲート５
６に接続され、この回路は入力端子１８に接続される。
ＰＮトランジスタとして形成され、エミッタ６２、ベー
ス６４及びコレクタ６６を含む。コレクタ６６は、ピン
を介してトランジスタの電圧源を与える＋５Ｖの電源に
接続される。エミッタ６２はアース３４に接地される。
コレクタ６６は、電界効果トランジスタ５０のゲート５
６に接続され、この回路は入力端子１８に接続される。
【００２１】また、抵抗７０、７２、７４、７６及び８
３が回路内の接続される。第２のトランジスタ６０は、
マイクロプロセッサ１０に戻る出力論理信号を発生させ
るよう動作的である。第２のトランジスタ６０は、正常
な負荷状態で、マイクロプロセッサからのコマンド信号
の受信に応じて第１のトランジスタをオン状態若しくは
オフ状態の何れか一方に保持し、第１のトランジスタを
通る異常な過電流状態の発生時に第１のトランジスタを
オフ状態に保持し、第１のトランジスタをオフ状態に切
り換えるための反復的な試行後に、マイクロプロセッサ
に対する無負荷を表す論理信号を保持するように動作的
である。
３が回路内の接続される。第２のトランジスタ６０は、
マイクロプロセッサ１０に戻る出力論理信号を発生させ
るよう動作的である。第２のトランジスタ６０は、正常
な負荷状態で、マイクロプロセッサからのコマンド信号
の受信に応じて第１のトランジスタをオン状態若しくは
オフ状態の何れか一方に保持し、第１のトランジスタを
通る異常な過電流状態の発生時に第１のトランジスタを
オフ状態に保持し、第１のトランジスタをオフ状態に切
り換えるための反復的な試行後に、マイクロプロセッサ
に対する無負荷を表す論理信号を保持するように動作的
である。
【００２２】図示した如く、プラス５ボルトは、電気的
無負荷を表す論理信号に対応した電圧を発生させるため
マイクロプロセッサ端子に供給される。ベース６４と、
電界効果トランジスタ５０の出力との間のドレイン５２
を経由するコネクションは、ダイオード８０及び抵抗８
２を含み、電界効果トランジスタ５０の監視を実現す
る。この第２のトランジスタは、ＮＰＮバイポーラトラ
ンジスタとして構成され、第１のトランジスタをオフ状
態に切り換えるための反復的な試行後に電源４０の＋５
Ｖに対応したハイ論理信号をマイクロプロセッサに与え
る。説明の簡単のため、以下、特に図２を参照して回路
動作を詳細に説明する。
無負荷を表す論理信号に対応した電圧を発生させるため
マイクロプロセッサ端子に供給される。ベース６４と、
電界効果トランジスタ５０の出力との間のドレイン５２
を経由するコネクションは、ダイオード８０及び抵抗８
２を含み、電界効果トランジスタ５０の監視を実現す
る。この第２のトランジスタは、ＮＰＮバイポーラトラ
ンジスタとして構成され、第１のトランジスタをオフ状
態に切り換えるための反復的な試行後に電源４０の＋５
Ｖに対応したハイ論理信号をマイクロプロセッサに与え
る。説明の簡単のため、以下、特に図２を参照して回路
動作を詳細に説明する。
【００２３】動作中に、この回路は、自己保持型機能を
与えるだけではなく、短絡に対する過電流保護を実現
し、無負荷状態と過電流状態の両方の状態を表示する。
以下の説明中、過電流保護回路２０はＯＣ（過電流）−
ＦＥＴのように略記されることがある。正常な動作に対
応した第１の動作状態において、電圧源は安定している
ことが想定され、負荷２６は正常である（故障が無い）
と考えられる。負荷２６はオフ状態である。マイクロプ
ロセッサ１０は、その入出力ポート１２を出力として構
成し、正のパルスを過電流電界効果トランジスタ２０の
入力ピン１８に送る。この信号は、出力である第１のト
ランジスタ、すなわち、電界効果トランジスタ５０を充
分にターンオンさせることができる。第１のトランジス
タ５０のドレイン５２は、トランジスタ５０の抵抗と負
荷電流とによって決定されるグランドに近い電圧まで変
化する。典型的に、設計者は最悪ケースの状態における
この電圧を０．７ボルト未満に設定する。このような低
電圧は、次に、過電流電界効果トランジスタ２０のＮＰ
Ｎ型の第２のトランジスタ６０へのオフコマンドとして
解釈される。
与えるだけではなく、短絡に対する過電流保護を実現
し、無負荷状態と過電流状態の両方の状態を表示する。
以下の説明中、過電流保護回路２０はＯＣ（過電流）−
ＦＥＴのように略記されることがある。正常な動作に対
応した第１の動作状態において、電圧源は安定している
ことが想定され、負荷２６は正常である（故障が無い）
と考えられる。負荷２６はオフ状態である。マイクロプ
ロセッサ１０は、その入出力ポート１２を出力として構
成し、正のパルスを過電流電界効果トランジスタ２０の
入力ピン１８に送る。この信号は、出力である第１のト
ランジスタ、すなわち、電界効果トランジスタ５０を充
分にターンオンさせることができる。第１のトランジス
タ５０のドレイン５２は、トランジスタ５０の抵抗と負
荷電流とによって決定されるグランドに近い電圧まで変
化する。典型的に、設計者は最悪ケースの状態における
この電圧を０．７ボルト未満に設定する。このような低
電圧は、次に、過電流電界効果トランジスタ２０のＮＰ
Ｎ型の第２のトランジスタ６０へのオフコマンドとして
解釈される。
【００２４】第２のトランジスタ６０がオフ状態である
ため、過電流電界効果トランジスタ２０の＋５Ｖピン
は、第１のトランジスタを直接的に駆動し、第１のトラ
ンジスタ５０をオン状態に保持する。続いて、マイクロ
プロセッサ１０からの信号は、過電流電界効果トランジ
スタ２０をオン状態に保持するためにはこれ以上必要で
はなくなり、マイクロプロセッサ１０は自由に他の処理
タスクを行える。次に、この入出力ポート１２が入力と
して構成された場合、入出力ポート１２上の電圧は、論
理１であり、過電流電界効果トランジスタ２０が依然と
してターンオンされていることを示す。過電流電界効果
トランジスタ２０をターンオフさせるため、マイクロプ
ロセッサ１０は、入出力ポート１２を出力として構成
し、負のパルスを過電流電界効果トランジスタ２０の入
力ピン１８に送る。これにより、第１のトランジスタは
ターンオフし、ドレイン電圧は電源電圧ＶBAT に近づ
く。このとき、第２のトランジスタ６０はオンにバイア
スされ、コレクタ６６はグランド付近に切り替わり、第
１のトランジスタ５０をオフ状態に保持する。マイクロ
プロセッサ１０からの信号は必要ではなくなる。マイク
ロプロセッサ１０は過電流電界効果トランジスタ２０の
入力ピン１８上の電圧を監視し、論理０をこのピンに発
生させることにより装置がオフ状態であることを通知す
る。
ため、過電流電界効果トランジスタ２０の＋５Ｖピン
は、第１のトランジスタを直接的に駆動し、第１のトラ
ンジスタ５０をオン状態に保持する。続いて、マイクロ
プロセッサ１０からの信号は、過電流電界効果トランジ
スタ２０をオン状態に保持するためにはこれ以上必要で
はなくなり、マイクロプロセッサ１０は自由に他の処理
タスクを行える。次に、この入出力ポート１２が入力と
して構成された場合、入出力ポート１２上の電圧は、論
理１であり、過電流電界効果トランジスタ２０が依然と
してターンオンされていることを示す。過電流電界効果
トランジスタ２０をターンオフさせるため、マイクロプ
ロセッサ１０は、入出力ポート１２を出力として構成
し、負のパルスを過電流電界効果トランジスタ２０の入
力ピン１８に送る。これにより、第１のトランジスタは
ターンオフし、ドレイン電圧は電源電圧ＶBAT に近づ
く。このとき、第２のトランジスタ６０はオンにバイア
スされ、コレクタ６６はグランド付近に切り替わり、第
１のトランジスタ５０をオフ状態に保持する。マイクロ
プロセッサ１０からの信号は必要ではなくなる。マイク
ロプロセッサ１０は過電流電界効果トランジスタ２０の
入力ピン１８上の電圧を監視し、論理０をこのピンに発
生させることにより装置がオフ状態であることを通知す
る。
【００２５】異常な動作に対応する第２の動作的な状態
では、ある理由により負荷２６が存在しない場合、電圧
源は、第２のトランジスタ６０をターンオンさせない。
過電流電界効果トランジスタ２０の入力ピン１８は、た
とえ、第２のトランジスタをターンオフさせるため負の
パルスが反復された後であっても、要求に応じて、常に
論理１をマイクロプロセッサ１０に通知する。これは、
装置が無負荷であることをマイクロプロセッサ１０に通
知する。第１のトランジスタ５０はオンにバイアスされ
る。負荷が存在しないため、過電流電界効果トランジス
タ２０に悪影響は生じない。負荷が（過電流電界効果ト
ランジスタ２０の出力ピン２５上で）アースに短絡され
た場合、同じエラーメッセージがマイクロプロセッサ１
０によって受信されることに注意する必要がある。これ
により、負荷電流は装置を効率的にバイアスするので、
過電流電界効果トランジスタ２０に悪影響は生じない。
通知されたメッセージが無負荷の状態、又は、負荷がア
ースに短絡している状態の何れを意味するかは、設計者
によって決められる事項である。一方で、負荷は常にオ
フ状態であり他方で、負荷は常にオン状態である。
では、ある理由により負荷２６が存在しない場合、電圧
源は、第２のトランジスタ６０をターンオンさせない。
過電流電界効果トランジスタ２０の入力ピン１８は、た
とえ、第２のトランジスタをターンオフさせるため負の
パルスが反復された後であっても、要求に応じて、常に
論理１をマイクロプロセッサ１０に通知する。これは、
装置が無負荷であることをマイクロプロセッサ１０に通
知する。第１のトランジスタ５０はオンにバイアスされ
る。負荷が存在しないため、過電流電界効果トランジス
タ２０に悪影響は生じない。負荷が（過電流電界効果ト
ランジスタ２０の出力ピン２５上で）アースに短絡され
た場合、同じエラーメッセージがマイクロプロセッサ１
０によって受信されることに注意する必要がある。これ
により、負荷電流は装置を効率的にバイアスするので、
過電流電界効果トランジスタ２０に悪影響は生じない。
通知されたメッセージが無負荷の状態、又は、負荷がア
ースに短絡している状態の何れを意味するかは、設計者
によって決められる事項である。一方で、負荷は常にオ
フ状態であり他方で、負荷は常にオン状態である。
【００２６】異常な動作に対応する第３の動作状態にお
いて、ある種の理由から、負荷が短絡（出力ピン２５が
図２のＶBAT に直結）された場合、瞬時高電圧が第２の
トランジスタ６０に供給され、第２のトランジスタ６０
をターンオンする。これは、第１のトランジスタ５０を
ターンオフさせ、第１のトランジスタ５０を過電流から
保護する。場合によっては、この「短絡」は部分的な
「短絡」であり、過電流電界効果トランジスタ２０は、
第１のトランジスタ５０のドレイン５２上の電圧が第２
のトランジスタ６０のターンオン電圧に達したときに保
護される。この具体的に例示された回路構成の場合、一
方のダイオード８０は、この電圧（約１．５ボルト）と
して、第２のトランジスタ６０のベース電圧ＶBEに降下
する。この電圧は、過電流電界効果トランジスタ２０の
動作に実質的な影響を与えることなく顧客の要求条件を
満たすため、付加的なダイオードを直列に追加すること
によって変更され得る。
いて、ある種の理由から、負荷が短絡（出力ピン２５が
図２のＶBAT に直結）された場合、瞬時高電圧が第２の
トランジスタ６０に供給され、第２のトランジスタ６０
をターンオンする。これは、第１のトランジスタ５０を
ターンオフさせ、第１のトランジスタ５０を過電流から
保護する。場合によっては、この「短絡」は部分的な
「短絡」であり、過電流電界効果トランジスタ２０は、
第１のトランジスタ５０のドレイン５２上の電圧が第２
のトランジスタ６０のターンオン電圧に達したときに保
護される。この具体的に例示された回路構成の場合、一
方のダイオード８０は、この電圧（約１．５ボルト）と
して、第２のトランジスタ６０のベース電圧ＶBEに降下
する。この電圧は、過電流電界効果トランジスタ２０の
動作に実質的な影響を与えることなく顧客の要求条件を
満たすため、付加的なダイオードを直列に追加すること
によって変更され得る。
【００２７】ランプ負荷３０のような正常な負荷に対応
した第４の動作状態では、突入電流は、通常、第２のト
ランジスタ６０を導通状態に移すために十分であり、ラ
ンプをオフ状態に保持する。設計者は、マイクロプロセ
ッサからの出力パルスを、予測された突入電流間隔より
も長い時間に亘ってオン状態に留めることが可能である
が、この結果として、実際に負荷３０の短絡が生じる場
合に、装置が潜在的な故障モードに陥るおそれがある。
より優れた解決法は、突入電流が生じる期間よりも長い
期間に亘り、高速な系列として装置をパルス的に多数回
オン状態にさせ、次に、この論理状態に対する入力ピン
１８を読むことである。良好なランプである場合、フィ
ラメントは暖機し、過電流電界効果トランジスタは、装
置がオン状態であることを通知する。本当に短絡してい
る場合、装置はオフ状態であることを通知する。装置が
短絡状態であるとの決定をなす前に、ランプをターンオ
ンするための多数の試行が行われる。
した第４の動作状態では、突入電流は、通常、第２のト
ランジスタ６０を導通状態に移すために十分であり、ラ
ンプをオフ状態に保持する。設計者は、マイクロプロセ
ッサからの出力パルスを、予測された突入電流間隔より
も長い時間に亘ってオン状態に留めることが可能である
が、この結果として、実際に負荷３０の短絡が生じる場
合に、装置が潜在的な故障モードに陥るおそれがある。
より優れた解決法は、突入電流が生じる期間よりも長い
期間に亘り、高速な系列として装置をパルス的に多数回
オン状態にさせ、次に、この論理状態に対する入力ピン
１８を読むことである。良好なランプである場合、フィ
ラメントは暖機し、過電流電界効果トランジスタは、装
置がオン状態であることを通知する。本当に短絡してい
る場合、装置はオフ状態であることを通知する。装置が
短絡状態であるとの決定をなす前に、ランプをターンオ
ンするための多数の試行が行われる。
【００２８】パワーオン中の正常なパワーオンサイクル
において、過電流電界効果トランジスタ２０はオフ状態
若しくはオン状態に変化し得る。この問題を解決するた
め、マイクロプロセッサの入出力ポートは出力として電
力が増大するようプログラムされ、論理０がピンにプロ
グラムされるのがよい。これにより、過電流電界効果ト
ランジスタはオフ状態であることが保証される。
において、過電流電界効果トランジスタ２０はオフ状態
若しくはオン状態に変化し得る。この問題を解決するた
め、マイクロプロセッサの入出力ポートは出力として電
力が増大するようプログラムされ、論理０がピンにプロ
グラムされるのがよい。これにより、過電流電界効果ト
ランジスタはオフ状態であることが保証される。
【００２９】第１のトランジスタの立ち上がり及び立ち
下がり時間を制御するため、外部抵抗が（入力ピン１８
とゲートピン４２の間で）抵抗７４と並列接続され得
る。典型的なリレー、ソレノイド若しくはランプ負荷は
高速スイッチング時間を必要としないので、外部抵抗を
必要としないことが予想され、その結果として、放射さ
れ伝導されるＥＭＩは最小限に抑えられる。
下がり時間を制御するため、外部抵抗が（入力ピン１８
とゲートピン４２の間で）抵抗７４と並列接続され得
る。典型的なリレー、ソレノイド若しくはランプ負荷は
高速スイッチング時間を必要としないので、外部抵抗を
必要としないことが予想され、その結果として、放射さ
れ伝導されるＥＭＩは最小限に抑えられる。
【００３０】本発明による回路は、過電流状態からの保
護と、電気的無負荷の検出とを行う。マイクロプロセッ
サは、コマンド信号を電気的負荷に発生させる出力、並
びに、電気的負荷の状態を監視する入力として構成可能
な少なくとも一つのマイクロプロセッサ端子を有する。
第１のトランジスタは、マイクロプロセッサ端子に動作
的に接続され、電気的負荷に接続される出力を有する。
第１のトランジスタは、オン状態及びオフ状態を有す
る。第２のトランジスタは電源から給電され、第１のト
ランジスタ及びマイクロプロセッサ端子に接続される。
第２のトランジスタは、マイクロプロセッサに戻される
出力論理信号を発生させ、正常な負荷状態の下で、マイ
クロプロセッサからのコマンド信号に応じて第１のトラ
ンジスタをオン状態若しくはオフ状態の中の何れか一方
の状態に保持し、第１のトランジスタを通る異常な過電
流状態が生じたとき、第１のトランジスタをオフ状態に
保持するよう動作的である。また、第２のトランジスタ
は、第１のトランジスタをオフ状態に切り換えるための
反復的な試行後にマイクロプロセッサへの無負荷論理信
号を保持するよう動作的である。
護と、電気的無負荷の検出とを行う。マイクロプロセッ
サは、コマンド信号を電気的負荷に発生させる出力、並
びに、電気的負荷の状態を監視する入力として構成可能
な少なくとも一つのマイクロプロセッサ端子を有する。
第１のトランジスタは、マイクロプロセッサ端子に動作
的に接続され、電気的負荷に接続される出力を有する。
第１のトランジスタは、オン状態及びオフ状態を有す
る。第２のトランジスタは電源から給電され、第１のト
ランジスタ及びマイクロプロセッサ端子に接続される。
第２のトランジスタは、マイクロプロセッサに戻される
出力論理信号を発生させ、正常な負荷状態の下で、マイ
クロプロセッサからのコマンド信号に応じて第１のトラ
ンジスタをオン状態若しくはオフ状態の中の何れか一方
の状態に保持し、第１のトランジスタを通る異常な過電
流状態が生じたとき、第１のトランジスタをオフ状態に
保持するよう動作的である。また、第２のトランジスタ
は、第１のトランジスタをオフ状態に切り換えるための
反復的な試行後にマイクロプロセッサへの無負荷論理信
号を保持するよう動作的である。
【図１】自動車のソレノイド、リレー及びランプ負荷を
制御する本発明の３個の異なる過電流電界効果トランジ
スタ回路に接続されたマイクロプロセッサを示す上位レ
ベルの概略ブロック図である。
制御する本発明の３個の異なる過電流電界効果トランジ
スタ回路に接続されたマイクロプロセッサを示す上位レ
ベルの概略ブロック図である。
【図２】本発明の一面による過電流回路の電気系統図で
ある。
ある。
１０ マイクロプロセッサ １２，１４，１６ 入出力ポート １８ 入力端子 ２０，２２，２４ 過電流電界効果トランジスタ ３２ バッテリー電源 ３４ アース ４０ 電圧源 ４２ ゲートコネクション ４４ 回路範囲を表す破線 ５０ 第１のトランジスタ ５２，６２ ドレイン ５４，６４ ソース ５６ ゲート ５８ 寄生ダイオード ６０ 第２のトランジスタ ６６ コレクタ ７０，７２，７４，７６，８２，８３ 抵抗 ８０ ダイオード
Claims (11)
- 【請求項１】 コマンド信号を電気的負荷に発生させる
出力として、並びに、上記電気的負荷の状態を監視する
入力として構成可能な少なくとも一つのマイクロプロセ
ッサ端子を有するマイクロプロセッサと、 上記マイクロプロセッサ端子に動作的に接続され、上記
電気的負荷に接続される出力を有し、オン状態及びオフ
状態を有する第１のトランジスタと、 上記第１のトランジスタ及び上記マイクロプロセッサ端
子に接続され、正常の負荷状態下で上記マイクロプロセ
ッサからのコマンド信号の受信に応じて上記第１のトラ
ンジスタをオン状態若しくはオフ状態の何れか一方に保
持し、上記第１のトランジスタが異常な過電流状態であ
るとき上記第１のトランジスタをオフ状態に保持し、上
記第１のトランジスタをオフ状態に切り換えようとする
反復的な試行後に無負荷状態を表す上記マイクロプロセ
ッサへの論理信号を保持するよう動作的である第２のト
ランジスタとを具備してなる、過電流状態からの保護及
び電気的無負荷の検出を行う回路。 - 【請求項２】 上記第１のトランジスタの出力が監視で
きるように、上記第２のトランジスタを第１のトランジ
スタの出力と動作的に接続する手段を更に有し、 上記手段は直列接続されたダイオード及び抵抗により構
成される、請求項１記載の回路。 - 【請求項３】 上記第２のトランジスタは、ベース、エ
ミッタ及びコレクタを有するＮＰＮバイポーラトランジ
スタを含み、 上記第１のトランジスタの出力は上記第２のトランジス
タのベースに動作的に接続される、請求項１又は２記載
の回路。 - 【請求項４】 上記第２のトランジスタのコレクタが接
続されたマイクロプロセッサ電源が設けられ、 上記第２のトランジスタは、上記第１のトランジスタを
オフ状態に切り換えるための反復的な試行後に、上記マ
イクロプロセッサ電源の電圧に対応した電気的無負荷を
表すハイ論理信号を上記マイクロプロセッサに返し、 上記第１のトランジスタ及び上記第２のトランジスタは
接地され、 上記第１のトランジスタは電界効果トランジスタにより
構成される、請求項１乃至３のうちいずれか一項記載の
回路。 - 【請求項５】 コマンド信号を電気的負荷に発生させる
出力として、並びに、上記電気的負荷の状態を監視する
入力として構成可能な少なくとも一つのマイクロプロセ
ッサ端子を有するマイクロプロセッサと、 上記マイクロプロセッサ端子に動作的に接続され、上記
電気的負荷に接続される出力を有し、オン状態及びオフ
状態を有する電界効果トランジスタと、 上記電界効果トランジスタ及び上記マイクロプロセッサ
端子に接続され、正常の負荷状態下で上記マイクロプロ
セッサからのコマンド信号の受信に応じて上記電界効果
トランジスタをオン状態若しくはオフ状態の何れか一方
に保持し、上記電界効果トランジスタが異常な過電流状
態であるとき上記電界効果トランジスタをオフ状態に保
持し、上記電界効果トランジスタをオフ状態に切り換え
ようとする反復的な試行後に無負荷状態を表す上記マイ
クロプロセッサへの論理信号を保持するよう動作的であ
るバイポーラトランジスタと、 電気的無負荷状態を表す論理信号に対応した電圧を供給
するため上記マイクロプロセッサ端子に接続されたマイ
クロプロセッサ電源と、 上記電界効果トランジスタの出力を監視するため、上記
バイポーラトランジスタのベースを上記電界効果トラン
ジスタの出力に接続する手段とを具備してなる、過電流
状態からの保護及び電気的無負荷の検出を行う回路。 - 【請求項６】 上記バイポーラトランジスタのベースを
上記電界効果トランジスタの出力に接続する手段は直列
接続されたダイオード及び抵抗により構成され、 上記バイポーラトランジスタは、上記マイクロプロセッ
サ電源の電圧に対応したハイ論理信号を上記マイクロプ
ロセッサトランジスタに返し、 上記バイポーラトランジスタ及び上記電界効果トランジ
スタは接地されている、請求項５記載の回路。 - 【請求項７】 上記バイポーラトランジスタは上記マイ
クロプロセッサ電源に接続されたコレクタを含む、請求
項６記載の回路。 - 【請求項８】 コマンド信号を電気的負荷に伝達し、上
記電気的負荷の状態を監視する入力が受信される入出力
端子と、 上記入出力端子に動作的に接続され、上記電気的負荷に
接続される出力を有し、オン状態及びオフ状態を有する
第１のトランジスタと、 上記第１のトランジスタ、マイクロプロセッサ電源及び
上記入出力端子に接続され、上記入出力端子に戻される
出力論理信号を発生させるよう動作的であり、正常の負
荷状態下で上記入出力端子を通じて発生されたコマンド
信号の受信に応じて上記第１のトランジスタをオン状態
若しくはオフ状態の何れか一方に保持し、上記第１のト
ランジスタが異常な過電流状態であるとき上記第１のト
ランジスタをオフ状態に保持し、上記第１のトランジス
タをオフ状態に切り換えようとする反復的な試行後に無
負荷状態を表す論理信号を保持するよう動作的である第
２のトランジスタと、 上記第１のトランジスタの出力が監視できるように、上
記第２のトランジスタを第１のトランジスタの出力と動
作的に接続する手段とを具備してなる、過電流状態から
の保護及び電気的無負荷の検出を行う回路。 - 【請求項９】 過電流状態から回路を保護し、電気的無
負荷状態を検出する方法であって、 コマンド信号を電気的負荷に発生させる出力として、並
びに、上記電気的負荷の状態を監視する入力として構成
可能な少なくとも一つのマイクロプロセッサ端子を有す
るマイクロプロセッサを配置し、 上記電気的負荷に接続される出力を有し、オン状態及び
オフ状態を有する第１のトランジスタを上記マイクロプ
ロセッサ端子に接続し、 第２のトランジスタを上記第１のトランジスタ及び上記
マイクロプロセッサ端子に接続し、 正常の負荷状態下で上記マイクロプロセッサからのコマ
ンド信号の受信に応じて上記第１のトランジスタをオン
状態若しくはオフ状態の何れか一方に保持するため、上
記第２のトランジスタから上記マイクロプロセッサ及び
上記第１のトランジスタに返される出力論理信号を発生
させ、 異常な負荷状態下で、上記第１のトランジスタが異常な
過電流状態であるとき上記第１のトランジスタをオフ状
態に保持し、電気的無負荷状態に基づいて上記第１のト
ランジスタをオフ状態に切り換えようとする反復的な試
行後に上記マイクロプロセッサへの論理信号を保持し、 上記マイクロプロセッサへの無負荷を表す論理信号に対
応する電圧を供給するため、マイクロプロセッサ電源を
上記マイクロプロセッサ端子に接続し、 上記第１のトランジスタの出力を監視するため、上記第
２のトランジスタを上記第１のトランジスタの出力に動
作的に接続する方法。 - 【請求項１０】 上記第２のトランジスタを、直列した
ダイオード及び抵抗を用いて上記第１のトランジスタの
出力に接続詞、 上記第２のトランジスタを、ベース、エミッタ及びコレ
クタを有するバイポーラトランジスタとして構成し、 マイクロプロセッサ電源を上記バイポーラトランジスタ
の上記コレクタ及び上記第１のトランジスタに接続し、 上記第１のトランジスタを上記バイポーラトランジスタ
の上記ベースに接続することを特徴とする請求項９記載
の方法。 - 【請求項１１】 上記第１のトランジスタをオフ状態に
切り換える反復的な試行後に、上記マイクロプロセッサ
電源の電圧に対応し、無負荷状態を表すハイ論理信号を
上記マイクロプロセッサに返し、 上記第１のトランジスタ及び上記第２のトランジスタを
接地し、上記マイクロプロセッサ電源をプラス５ボルト
電源として与えることを特徴とする請求項９又は１０記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/088,198 US5920452A (en) | 1998-06-01 | 1998-06-01 | Circuit and method for protecting from overcurrent conditions and detecting an open electrical load |
| US088198 | 1998-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000032649A true JP2000032649A (ja) | 2000-01-28 |
| JP4295389B2 JP4295389B2 (ja) | 2009-07-15 |
Family
ID=22209954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15265899A Expired - Lifetime JP4295389B2 (ja) | 1998-06-01 | 1999-05-31 | 過電流状態からの保護及び電気的無負荷検出のための回路並びに方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5920452A (ja) |
| EP (1) | EP0963043A3 (ja) |
| JP (1) | JP4295389B2 (ja) |
| KR (1) | KR100677645B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102411322A (zh) * | 2011-11-10 | 2012-04-11 | 许继集团有限公司 | 一种单片机防误动驱动方法及电路 |
| KR20150003591U (ko) * | 2014-03-24 | 2015-10-02 | 웨이채 셰 | 발광다이오드 램프 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400163B1 (en) * | 1999-09-08 | 2002-06-04 | Rolf Melcher | Circuit arrangement for monitoring an electronic switch controlling a load |
| KR100443886B1 (ko) * | 2000-12-27 | 2004-08-09 | 주식회사 만도 | 램프 구동 장치 |
| DE10117356B4 (de) * | 2001-04-07 | 2006-09-07 | Robert Bosch Gmbh | Schaltungsanordnung |
| US20030218847A1 (en) * | 2002-01-28 | 2003-11-27 | Vehicle Enhancement Systems, Inc. | Solid state relay/circuit breaker system |
| DE60332314D1 (de) * | 2003-04-02 | 2010-06-10 | Semiconductor Components Ind | Verfahren und Gerät zum Erkennen eines elektrischen Kurzschlusses und einer offenen Last |
| JP4814250B2 (ja) * | 2004-11-26 | 2011-11-16 | フリースケール セミコンダクター インコーポレイテッド | 負荷開放検出機能を有する電力スイッチング装置 |
| DE102005048801A1 (de) * | 2005-10-10 | 2007-04-12 | Conti Temic Microelectronic Gmbh | Schaltungsanordnung zur Beschaltung eines Ports eines Microprozessors |
| DE102005055954A1 (de) * | 2005-11-24 | 2007-05-31 | Robert Bosch Gmbh | Schaltungsanordnung und Verfahren zur Funktionsüberprüfung eines Leistungstransistors |
| DE102005057577A1 (de) * | 2005-12-02 | 2007-06-06 | Robert Bosch Gmbh | Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung |
| US7521936B2 (en) | 2005-12-06 | 2009-04-21 | Harman International Industries, Incorporated | Diagnostic system for power converter |
| US7504975B2 (en) * | 2006-03-24 | 2009-03-17 | Ics Triplex Technology Limited | Method and apparatus for output current control |
| US7583037B2 (en) | 2006-06-23 | 2009-09-01 | Spacesaver Corporation | Mobile storage unit with holding brake and single status line for load and drive detection |
| US7737762B2 (en) * | 2006-09-12 | 2010-06-15 | Energate Inc | Solid-state switch |
| US7928609B2 (en) * | 2006-10-03 | 2011-04-19 | International Safety & Development, Llc | Shock-proof electrical outlet |
| US7679370B2 (en) * | 2007-02-09 | 2010-03-16 | Delphi Technologies, Inc. | Controller having discrete driver circuitry connected to a single processor port |
| US7812590B2 (en) * | 2007-09-17 | 2010-10-12 | Infineon Technologies Ag | Method for detection of the presence of a load and drive circuit |
| US8136890B2 (en) * | 2008-04-02 | 2012-03-20 | International Safety & Development, Llc | Shock proof devices and methods |
| US9035642B2 (en) | 2011-06-30 | 2015-05-19 | Semiconductor Components Industries, Llc | Circuits for detecting AC- or DC-coupled loads |
| US9608428B2 (en) * | 2014-01-20 | 2017-03-28 | Infineon Technologies Austria Ag | Distinguishing between overload and open load in off conditions |
| US9577389B2 (en) | 2014-03-07 | 2017-02-21 | International Safety Holdings, LLC | Systems and methods for modular shock proof electrical outlets |
| CN105988030A (zh) * | 2015-01-31 | 2016-10-05 | 鸿富锦精密工业(武汉)有限公司 | 电子设备及其过流保护电路 |
| US10700603B2 (en) * | 2017-12-13 | 2020-06-30 | Ovh | Circuit and system implementing a power supply configured for spark prevention |
| US11146257B2 (en) * | 2019-12-04 | 2021-10-12 | Denso International America, Inc. | Latching DC switch circuit with overcurrent protection using field effect transistors |
| JP7393014B2 (ja) | 2021-03-01 | 2023-12-06 | 株式会社東和商事 | 記憶装置及び遊技システム |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3749936A (en) * | 1971-08-19 | 1973-07-31 | Texas Instruments Inc | Fault protected output buffer |
| US4612638A (en) * | 1984-04-09 | 1986-09-16 | Chrysler Corporation | Diagnostic protection circuit and method using tri-state control and positive feedback |
| JPS61219216A (ja) * | 1985-03-25 | 1986-09-29 | Hitachi Ltd | 半導体スイツチ回路 |
| US4945445A (en) * | 1988-09-29 | 1990-07-31 | Gentron Corporation | Current sense circuit |
| US4931778A (en) * | 1989-02-27 | 1990-06-05 | Teledyne Industries, Inc. | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits |
| JPH02266712A (ja) * | 1989-04-07 | 1990-10-31 | Fuji Electric Co Ltd | 半導体装置 |
| JP3028371B2 (ja) * | 1989-08-22 | 2000-04-04 | ヴアブコ・ヴエステイングハウス・フアールツオイクブレムゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | パワートランジスタ及びこれにより制御される負荷の監視方法 |
| DE4114835A1 (de) * | 1991-05-07 | 1992-11-12 | Vdo Schindling | Schalteinrichtung, insbesondere zur verwendung in kraftfahrzeugen |
| US5636097A (en) * | 1991-05-09 | 1997-06-03 | Consorzio Per La Ricerca Sulla Microelettronica | Protective circuit for semiconductor power device |
| US5304935A (en) * | 1991-12-17 | 1994-04-19 | Motorola, Inc. | Load driver and system with fault detection apparatus for providing a sequence of fault detection logic states |
| JP2999887B2 (ja) * | 1992-10-09 | 2000-01-17 | 三菱電機株式会社 | Ｉｇｂｔの過電流保護回路及び半導体集積回路装置 |
| US5272392A (en) * | 1992-12-04 | 1993-12-21 | North American Philips Corporation | Current limited power semiconductor device |
| DE4316185A1 (de) * | 1993-05-14 | 1994-11-17 | Fahrzeugklimaregelung Gmbh | Schaltungsanordnung zum Ein- und Ausschalten eines elektrischen Verbrauchers |
| JPH0894695A (ja) * | 1994-09-27 | 1996-04-12 | Mitsubishi Electric Corp | 半導体パワースイッチシステム |
| US5510950A (en) * | 1994-10-05 | 1996-04-23 | Ford Motor Company | Method and circuit for controlling and monitoring a load |
| US5563759A (en) * | 1995-04-11 | 1996-10-08 | International Rectifier Corporation | Protected three-pin mosgated power switch with separate input reset signal level |
| DE19522156C1 (de) * | 1995-06-19 | 1996-08-29 | Siemens Ag | Verfahren zum Schalten von Lasten und Vorrichtung zur Durchführung dieses Verfahrens |
| US5694282A (en) * | 1996-03-04 | 1997-12-02 | Ford Motor Company | Short circuit protection system |
| US5757601A (en) * | 1997-01-21 | 1998-05-26 | Ford Motor Company | Short circuit protection for high side driver |
-
1998
- 1998-06-01 US US09/088,198 patent/US5920452A/en not_active Expired - Lifetime
-
1999
- 1999-05-17 EP EP99109716A patent/EP0963043A3/en not_active Withdrawn
- 1999-05-31 KR KR1019990019678A patent/KR100677645B1/ko not_active IP Right Cessation
- 1999-05-31 JP JP15265899A patent/JP4295389B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102411322A (zh) * | 2011-11-10 | 2012-04-11 | 许继集团有限公司 | 一种单片机防误动驱动方法及电路 |
| CN102411322B (zh) * | 2011-11-10 | 2014-04-30 | 许继集团有限公司 | 一种单片机防误动驱动方法及电路 |
| KR20150003591U (ko) * | 2014-03-24 | 2015-10-02 | 웨이채 셰 | 발광다이오드 램프 |
| KR200482510Y1 (ko) * | 2014-03-24 | 2017-02-03 | 추앙, 밍-채 | 발광다이오드 램프 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0963043A2 (en) | 1999-12-08 |
| JP4295389B2 (ja) | 2009-07-15 |
| US5920452A (en) | 1999-07-06 |
| KR20000005747A (ko) | 2000-01-25 |
| KR100677645B1 (ko) | 2007-02-01 |
| EP0963043A3 (en) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295389B2 (ja) | 過電流状態からの保護及び電気的無負荷検出のための回路並びに方法 | |
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| EP0709961B1 (en) | Method and circuit for controlling and monitoring a load | |
| CN110785933B (zh) | 半导体开关元件的短路保护电路 | |
| CN212304726U (zh) | 一种过流保护电路、装置及电机驱动器 | |
| JPH0883909A (ja) | 半導体集積回路 | |
| US5923210A (en) | High side driver circuit with diagnostic output | |
| JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
| CN111739458B (zh) | 驱动电路和显示驱动芯片 | |
| US5694282A (en) | Short circuit protection system | |
| CN114667656A (zh) | 混合断路器、混合断路系统及断路方法 | |
| JP3700816B2 (ja) | ソレノイド駆動装置 | |
| US5757601A (en) | Short circuit protection for high side driver | |
| KR20180112699A (ko) | 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치 | |
| JP2000058756A (ja) | 双方向電子スイッチ | |
| US6320405B1 (en) | Circuit for the switching of loads | |
| CN109572436B (zh) | 用于负载电路的诊断系统及电动车 | |
| US7224561B2 (en) | Protective circuit and method for operating said protective circuit, in particular for overvoltage protection for an electronic control system for a motor vehicle | |
| JP2682699B2 (ja) | 駆動回路 | |
| JP3572878B2 (ja) | 車両用回路保護装置 | |
| US20020167336A1 (en) | Microprocessor circuit for allowing input and output via a single pin | |
| JPH0513696A (ja) | 信号伝達回路 | |
| US6519127B1 (en) | Solid state safety relay | |
| CN109213026B (zh) | 向接口卡供电的方法以及安全状态控制器 | |
| JP2001189650A (ja) | 半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4295389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |