KR100677645B1 - 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법 - Google Patents

과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법 Download PDF

Info

Publication number
KR100677645B1
KR100677645B1 KR1019990019678A KR19990019678A KR100677645B1 KR 100677645 B1 KR100677645 B1 KR 100677645B1 KR 1019990019678 A KR1019990019678 A KR 1019990019678A KR 19990019678 A KR19990019678 A KR 19990019678A KR 100677645 B1 KR100677645 B1 KR 100677645B1
Authority
KR
South Korea
Prior art keywords
transistor
microprocessor
state
output
load
Prior art date
Application number
KR1019990019678A
Other languages
English (en)
Other versions
KR20000005747A (ko
Inventor
설리반리차드
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20000005747A publication Critical patent/KR20000005747A/ko
Application granted granted Critical
Publication of KR100677645B1 publication Critical patent/KR100677645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for DC applications
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/12—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to underload or no-load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of DC component by short circuits in AC networks

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Electronic Switches (AREA)

Abstract

회로는 과전류(overcurrent) 상태에서 보호하고 개방 전기 부하를 검출한다. 마이크로프로세서는 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있다. 제1트랜지스터는 상기 마이크로프로세서 터미널에 작동적으로 접속되고, 전기 부하에 접속되는 출력을 구비한다. 상기 제1트랜지스터는 ON 및 OFF 상태를 갖는다. 제2트랜지스터는 전원공급기에서 전원이 공급되고 상기 제1트랜지스터 및 상기 마이크로프로세서 터미널에 접속된다. 제2트랜지스터는 출력논리신호를 거꾸로 마이크로프로세서에 발생시키고, 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치(latch)하고, 제1트랜지스터를 통한 비정상적인 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하도록 작동한다. 제2트랜지스터는 또한 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 개방부하 논리신호를 마이크로프로세서에 유지하도록 작동한다.
자동차 배터리 시스템, 마이크로프로세서, 과전류, 개방 전기 부하, 과전류 FET, 제1트랜지스터, 제2트랜지스터, 솔레노이드 부하, 릴레이 부하, 램프 부하.

Description

과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로 및 방법{CIRCUIT AND METHOD FOR PROTECTING FROM OVERCURRENT CONDITIONS AND DETECTING AN OPEN ELECTRICAL LOAD}
본 발명을 이제 수반하는 도면과 관련하여 예로써 설명할 것이다.
도 1은 자동차에서 각각의 솔레노이드, 릴레이 및 램프 부하를 제어하는 본 발명의 세가지 다른 과전류 전계효과 트랜지스터 회로에 접속된 마이크로프로세서를 도시하는 하이레벨의 도식적인 블록 다이어그램.
도 2는 본 발명의 일 양상에 따른 과전류 회로의 전기적으로 도식적인 다이어그램.
〈도면의 주요부분에 대한 부호의 설명〉
10: 마이크로프로세서 20,22,24: 과전류 FET
26: 솔레노이드 부하 28: 릴레이 부하
30: 램프 부하 42: 게이트 접속
50: 제1트랜지스터 60: 제2트랜지스터
본 발명은 전기적 부하를 제어하고 감시하기 위한 회로 및 방법에 관한 것이고, 과전류 상태에서 외부장치를 보호하고 개방부하를 검출하는 회로에 관한 것이다.
자동차 회로 및 다른 비슷한 응용분야에서, 회로는 마이크로프로세서와 접속하고, 그리고 부하를 턴온 및 턴오프하는 것과 같이 부하를 제어할 뿐만 아니라 부하의 상태를 감시한다. 예를 들어, 마이크로프로세서는 램프를 턴온하기 위한 명령신호를 회로에 발생시킬 수 있다. 또한, 이 회로는 쇼트가 일어날 때나 램프(즉, 부하)가 존재하지 않을 때를 결정하도록 램프를 감시할 수 있다. 이런 회로들은 종래기술에 알려져 있고, 통상 부하를 전압원과 접속 및 단절하기 위한 파워 트랜지스터를 포함한다. 이 회로들은 또한 회로상태를 감지하기 위한 감시회로를 포함한다. 일부 회로들은 마이크로프로세서 칩상에 분리된 입력 및 출력 핀을 갖는 마이크로프로세서를 이용한다. 부하를 제어하는데 한 개의 핀을 사용하고 부하를 감시하는데 다른 핀을 사용할 수 있다.
미국특허 제5,510,950호의 명세서에 회로가 공개된다. 이 회로는 제어가능한 부하의 상태를 공개할 뿐만 아니라, 단일 제어장치 입/출력 핀에서 부하를 감시할 수 있다. 이 회로는 마이크로프로세서와 함께 작동하는 전계효과 트랜지스터를 이용하고 있다. 그러나, 이 회로는 다소 복잡하고, 램프를 밝히는 것과 같이, 필라멘트를 데우기 위한 시간을 램프에 주기 위해, 전전압(full voltage)의 작은 퍼센티지를 사용한다. 따라서, 램프속에서 필라멘트를 데울 때, 쇼트로써 높은 저항이 나타난다. 이 회로는 작은 전압을 송신함으로써 이 문제에 대한 해결책을 제공 한다. 또한 이 회로는 자동차 회로의 상부(high side)에 사용된다 즉, 12볼트를 얻기 위해 배터리에 직접 접속된다. 스위치 또는 다른 회로가 접지에 접속되고 다음에 스위치에 접속되어 있는 하부(low side)와 비교하여, 상부 회로의 사용은 좀더 복잡한 회로를 필요로 한다.
하부 회로로써 설계된 미국특허 제5,694,282호의 명세서에 또 다른 회로가 공개되어 있고, 입력 및 출력으로써 선택적으로 구성가능한 터미널을 갖는 마이크로프로세서를 이용하고 있다. 터미널이 출력으로써 구성될 때 이 마이크로프로세서는 전기적인 부하를 소프트웨어 제어하에 트랜지스터를 통해 턴온 및 턴오프할 수 있다. 마이크로프로세서가 부하를 턴온할 때, 마이크로프로세서는 터미널을 입력으로써 재구성한다. 다음에 이 시스템은 쇼트회로가 일어날 때까지 또는 마이크로프로세서가 부하를 턴오프할 때까지 전기적인 부하를 래치한다. 쇼트회로가 생길 때, 이 시스템은 부하를 자동으로 턴오프하고, 마이크로프로세서 터미널은 오프된 부하를 검출하기 위한 입력으로써 구성된다.
본 발명의 목적은 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한, 자동차 배터리 시스템의 하부에 사용할 수 있는 간단한 회로를 제공하는데 있다.
본 발명은 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있는 마이크로프로세서, 상기 마이크로프로세서 터미널에 작동적 으로 접속되고, 전기 부하에 접속되는 출력을 구비한 제1트랜지스터, 상기 제1트랜지스터는 ON 및 OFF 상태를 갖고, 상기 제1트랜지스터 및 상기 마이크로프로세서 터미널에 접속된 제2트랜지스터를 포함하며, 상기 제2트랜지스터는 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하고, 제1트랜지스터를 통한 비정상적인 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하고, 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 개방부하 상태를 나타내는 논리신호를 상기 마이크로프로세서에 유지하도록 작동가능한, 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로를 포함한다.
본 발명에 따라, 본 회로는 하부 자동차 응용분야에서 사용될 수 있고, 제1 및 제2트랜지스터와, 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있는 마이크로프로세서만을 이용하고 있기 때문에 본 회로는 단순화된다. 상기 제2트랜지스터는 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하고, 제1트랜지스터를 통한 비정상적인 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하도록 작동한다. 또한, 이 회로는 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 논리신호를 상기 마이크로프로세서에 유지한다.
유리하게도, 본 발명은 이제 과전류 상태에서 보호하고 개방 전기 부하를 검 출한다. 마이크로프로세서는 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있다. 제1트랜지스터는 상기 마이크로프로세서 터미널에 작동적으로 접속되고, 전기 부하에 접속되는 출력을 구비한다. 상기 제1트랜지스터는 ON 및 OFF 상태를 갖는다. 제2트랜지스터는 상기 제1트랜지스터 및 상기 마이크로프로세서 터미널에 접속된다. 제2트랜지스터는 출력논리신호를 거꾸로 마이크로프로세서에 발생시키고, 제1트랜지스터를 ON 상태로 스위치하기 위해 출력논리신호를 제1트랜지스터에 발생시키도록 작동한다. 제2트랜지스터는 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하고, 제1트랜지스터에 대한 비정상적인 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하고, 개방부하 상태하의 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 논리신호를 마이크로프로세서에 유지하도록 작동한다.
수단은 제2트랜지스터를 제1트랜지스터의 출력과 작동적으로 접속하고, 직렬로 접속된 다이오드와 저항기를 포함할 수 있다.
본 발명의 또 다른 양상은 제2트랜지스터가 베이스, 이미터 및 컬렉터를 구비하고 있는 NPN 바이폴라 트랜지스터를 포함한다는 것이다. 이 트랜지스터 전원공급기는 NPN 트랜지스터의 컬렉터에 접속되고, 이 컬렉터는 제2트랜지스터에 작동적으로 접속된다. 제1트랜지스터의 출력은 바람직하게 제2트랜지스터의 베이스에 접속된다.
본 발명의 여전히 또 다른 양상에서, 제2트랜지스터는 제1트랜지스터를 OFF 상태로 스위치하는 반복적인 시도후에 마이크로프로세서 전원공급기의 전압에 대응하는 "하이" 논리신호를 거꾸로 마이크로프로세서에 공급한다. 또한 제1 및 제2트랜지스터는 바람직하게 접지에 접속된다. 또한 마이크로프로세서 전원공급기는 바람직하게 포지티브 5볼트 전원공급기를 포함하고, 제1트랜지스터는 전계효과 트랜지스터를 포함한다.
본 발명은 또한 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있는 마이크로프로세서를 제공하는 단계;
전기 부하에 접속되는 출력과 ON 및 OFF 상태를 갖는 제1트랜지스터를 마이크로프로세서 터미널에 접속하는 단계;
제2트랜지스터를 상기 제1트랜지스터 및 상기 마이크로프로세서 터미널에 접속하는 단계;
상기 제2트랜지스터로부터의 출력논리신호를 거꾸로 마이크로프로세서에 그리고 제1트랜지스터에 발생시켜 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하는 단계;
비정상적인 부하 상태하에, 제1트랜지스터를 통한 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하는 단계; 및
개방 전기 부하 상태에 기초하여 제1트랜지스터를 OFF 상태로 스위치하기 위 한 반복적인 시도후에 논리신호를 마이크로프로세서에 유지하는 단계를 포함하고,
마이크로프로세서 전원공급기를 마이크로프로세서 터미널에 접속시켜 무부하를 나타내는 논리신호에 대응하는 전압을 마이크로프로세서에 제공하는 단계를 포함하고,
제2트랜지스터를 제1트랜지스터의 출력에 작동적으로 접속시켜 제1트랜지스터의 출력을 감시하는 단계를 추가로 포함하는, 과전류 상태에서 회로를 보호하고 개방 전기 부하를 검출하기 위한 방법을 포함한다.
또한 본 발명의 일 양상은 과전류 상태에서 회로를 보호하고 개방 전기 부하를 검출하기 위한 방법을 공개한다. 이 방법은 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있는 마이크로프로세서를 제공하는 단계를 포함한다.
또한 이 방법은 전기 부하에 접속되는 출력과 ON 및 OFF 상태를 갖는 제1트랜지스터를 마이크로프로세서 터미널에 접속하는 단계를 포함한다. 또한 이 방법은 제2트랜지스터를 상기 마이크로프로세서 터미널에 있는 제1트랜지스터에 접속하고, 제2트랜지스터로부터의 출력논리신호를 거꾸로 마이크로프로세서에 그리고 제1트랜지스터에 발생시켜 제1트랜지스터를 ON 상태로 스위치하는 것을 포함한다. 이 방법은 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하는 단계, 비정상적인 부하 상태하에, 제1트랜지스터에 대한 과전류 상태에 따라 제1트랜지스터를 OFF 상 태로 유지하는 단계를 추가로 포함한다. 이 논리신호는 개방 전기 부하 상태에 기초하여 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 마이크로프로세서에 유지된다.
이 방법은 또한 마이크로프로세서 전원공급기를 마이크로프로세서 터미널에 작동적으로 접속시켜 전압을 제2트랜지스터에 제공하는 단계를 포함한다. 이 마이크로프로세서 전원공급기는 바람직하게 마이크로프로세서 터미널에 작동적으로 접속되어 무부하를 나타내는 논리신호에 대응하는 전압을 마이크로프로세서에 제공한다. 이 방법은 또한 제2트랜지스터를 제1트랜지스터의 출력에 작동적으로 접속시켜 제1트랜지스터의 출력을 감시하는 단계를 포함한다. 이 방법은 또한 제2트랜지스터를 제1트랜지스터의 출력과 다이오드 및 저항기와 직렬로 접속하는 단계를 포함한다. 이 방법은 또한 베이스, 이미터 및 컬렉터를 구비하고 있는 바이폴라 트랜지스터로써 제2트랜지스터를 형성하는 단계를 포함한다.
본 발명은 쇼트회로 및 개방부하와 같은 과전류 상태에서 보호하고 입력 및 출력으로써 마이크로프로세서의 일 핀을 이용하는, 하부 자동차 응용분야의 이용을 위한 간단한 회로를 제공한다. 이 회로는 또한 셀프-래칭이고, 이 회로를 적절한 위치로 유지한다. 한편, 마이크로프로세서는 자유롭게 다른 일을 수행한다. 또한, 램프가 우선 턴온 될 때와 같이 이 회로가 쇼트상태로 되는 것을 분명히 검출할 경우, 회로 감시 기능이 초기에 쇼트회로 상태를 가리킬지라도 이 회로는 램프 또는 다른 부하를 감시한다. 이 문제를 극복하기 위한 기술을 설명하겠다.
본 회로는 또한 셀프-래칭이고 궤환을 방지하는 모노리틱 소자로써 형성될 수 있다. 모노리틱 소자로써, 이 회로는 FET 또는 MOSFET 제조공정의 다중구조의 다른 트랜지스터로 형성될 수 있다.
이 회로는 상부 자동차 회로(즉, 배터리 또는 퓨즈에 직접 접속됨) 대신에 하부 자동차 회로(즉, 접지에 접속됨)에서 바람직하게 이용될 수 있기 때문에 간이화된다. 따라서, 이 회로는 회로를 배터리의 포지티브 쪽으로 이끌기 위한 P-채널 FET 및 PNP 트랜지스터를 필요로 하지 않는다. 이 회로는 또한 상부 스위치 및 마이크로프로세서를 보호하기 위한 개별 회로를 필요로 하지 않는다. 접속이 하부에 이루어지므로, NPN 트랜지스터는 간이화한 회로에서 이용될 수 있다.
도 1은 마이크로프로세서의 핀으로 형성되어, 20,22,24로 표시되고 OC-FET로 라벨이 붙은, 각각 본 발명의 과전류 전계효과 트랜지스터(FET) 회로의 IN 터미널(18)(핀)에 접속된 3개의 입/출력(I/O) 포트(12,14,16)를 포함하는 마이크로프로세서(10)를 도시한다. 배터리의 포지티브 12볼트 공급기(32)에 직접 접속되고 또한 통상 핀을 통해 접지(34)에 접속된 회로로 표시한 바와 같이, 과전류 회로는 각각의 OUT 터미널(25) (핀)을 통해 자동차 회로의 일부인 솔레노이드 부하(26), 릴레이 부하(28) 및 램프 부하(30)에 접속된다. 각각의 과전류 회로는 접지(34)에 접속될 뿐만 아니라, +5볼트 소스(40)로써 형성된 마이크로프로세서 전원공급기를 포함한다. 또한 핀과 같은 게이트 접속(42)이 도시되었다. 본 발명의 과전류 회로는 자동차 전자 제어 모듈에 이용될 수 있고, 자연스럽게도, 후술할 본 발명의 전계효과 트랜지스터를 이용한 다양한 과전류 회로가 상이한 전류정격으로 이용가 능할 것으로 기대된다.
이제 도 2를 참조하면, 본 발명의 과전류 보호회로의 일 예를 점선내 포함된 이 회로의 구획으로써 도시한다. 명확히 하기 위해, 솔레노이드 부하(26)를 이용하고 있는 과전류 전계효과 트랜지스터 회로(20)에 관하여 설명하겠다. 대표적인 부하(26) 및 적절한 전압원 뿐만 아니라 통상의 마이크로프로세서 I/O 포트(12)도 또한 도시된다. 이 소자는 해리스 코포레이션사에서 제조한 Harris RLP1N06CLE 지능 개별소자와 같은 실리콘의 단편상에 만들어질 수 있다. 이 소자는 해리스 코포레이션사에서 설계하고 제조한 표준 5리드 TO-220 스타일 (또는 상이한) 패키지로 장착될 수 있다.
도 2에 도시한 바와 같이, 마이크로프로세서는 마이크로프로세서 전원공급기에 대응하는 +5볼트 공급기에도 접속되는 입/출력 포트(또는 터미널)(12)를 포함한다. 마이크로프로세서는 명령신호를 솔레노이드 부하(26)와 같은 전기 부하에 발생하기 위한 출력으로써 구성가능하고, 전기 부하(26)의 상태를 감시하기 위한 입력으로써 구성가능한 마이크로프로세서 터미널(12)을 구비한다. 제1트랜지스터(50)는 전계효과 트랜지스터로써 형성되어 마이크로프로세서 터미널에 작동적으로 접속되고, 전기부하에 접속되는 출력을 구비하고 있다. 이 제1트랜지스터(50)는 ON 및 OFF 상태를 갖는다. 이 전계효과 트랜지스터(50)는 드레인(52), 소스(54) 및 게이트(56)를 포함한다. 드레인(52)은 전계효과 트랜지스터의 출력을 형성하기 위하여 도시된 바와 같이 부하(26)에 접속된다. 소스(54)는 접지에 접속되고, 기생 다이오드(58)는 전계효과 트랜지스터의 드레인과 소스간에 고유한 것이다. 게이트(56) 는 도시된 바와 같이 게이트 터미널(42)을 구비한다.
제2트랜지스터(60)는 바이폴라 NPN 트랜지스터로써 형성되고 이미터(62), 베이스(64) 및 컬렉터(66)를 포함한다. 컬렉터(66)는 핀을 통해 트랜지스터 전압의 소스를 제공하는 5볼트의 전원공급기(40)에 접속된다. 이미터는 접지(34)에 접속된다. 컬렉터(66)는 또한 전계효과 트랜지스터의 게이트(56)에 접속되고, 이 회로는 또한 IN 터미널(18)에 접속된다.
저항기(70,72,74,76 및 83)는 이 회로에 접속된다.
제2트랜지스터(60)는 출력논리신호를 거꾸로 마이크로프로세서(10)에 발생하도록 작동한다. 제2트랜지스터(60)는 또한 마이크로프로세서로부터 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하고, 제1트랜지스터를 통한 비정상적인 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하고, 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 개방부하를 나타내는 논리신호를 마이크로프로세서에 유지하도록 작동한다.
도시한 바와 같이, +5볼트가 마이크로프로세서 터미널에 공급되어 개방 전기 부하를 나타내는 논리신호에 대응하는 전압을 제공한다. 베이스(64)와 드레인(52)을 통한 전계효과 트랜지스터의 출력간의 접속은 다이오드(80) 및 저항기(82)를 포함하여 전계효과 트랜지스터의 출력을 감시한다. NPN 바이폴라 트랜지스터로써 형성된 이 제2트랜지스터는 또한 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 전원공급기(40)의 +5볼트에 대응하는 "하이" 논리신호를 거꾸로 마 이크로프로세서에 제공한다. 명확히 하기 위해, 이제 특히 도 2를 참조하여 회로 작동을 상세히 설명하겠다.
작동시, 이 회로는 셀프-래칭 기능을 제공할 뿐만 아니라, 쇼트회로에 대한 과전류 보호와 개방부하 상태 및 과전류 상태에 대한 표시를 제공한다. 다음 설명에서, 과전류 보호회로(20)를 OC-FET로 칭하겠다.
정상 작동에 대응하는 제1작동 상태에서, 전압원이 안정적이라 가정하고, 부하(26)가 정상적(무결함)이라 가정한다. 부하(26)는 OFF 상태에 있다. 마이크로프로세서(10)는 출력으로써 I/O 포트(12)를 구성하고, 포지티브 펄스를 OC-FET(20)의 "IN" 핀(18)에 송신한다. 이 신호는 제1트랜지스터 즉, 전계효과 트랜지스터(50)의 출력을 턴온하기에 충분하다. 제1트랜지스터의 드레인은 트랜지스터(50)의 저항과 부하 전류로 결정한 접지에 가까운 전압에 이른다. 통상, 회로설계자는 최악의 상태에서 이 값을 0.7볼트 이하로 설정한다. 이 저전압은 번갈아 OFF 명령으로써 OC-FET(20)의 NPN 제2트랜지스터(60)에 해석된다.
제2트랜지스터(60)가 OFF이므로, OC-FET(20)의 "+5V"핀은 제1트랜지스터(50)를 직접 구동하고 이 제1트랜지스터를 ON으로 래치한다. 일단 이 일이 일어나면, 마이크로프로세서(10)로부터의 신호는 더 이상 OC-FET(20)를 ON 상태로 유지할 필요가 없고, 마이크로프로세서는 자유롭게 다른 처리 업무를 수행한다. 이 I/O 포트(12)가 이제 입력으로써 구성되면, I/O 포트 상의 전압은 논리"1"에 있고 OC-FET(20)가 여전히 턴 ON 됨을 가리킨다. OC-FET(20)를 턴 OFF 하기 위하여, 마이크로프로세서(10)는 출력으로써 I/O 포트(12)를 구성하고, 네거티브 펄스를 OC-FET(20)의 "IN"핀(18)에 송신한다. 이는 제1트랜지스터(50)를 턴 OFF 시켜, 드레인 전압을 V(bat) 공급기 전압에 접근시킨다. 이 일이 일어날 때, 제2트랜지스터(60)는 ON으로 바이어스되고, 컬렉터(66)는 접지에 가깝게 스위치하여, 제1트랜지스터(50)를 래치 OFF 한다. 마이크로프로세서(10)로부터의 이 신호는 더 이상 필요없다. 마이크로프로세서(10)는 OC-FET(20)의 "IN"핀(18) 상의 전압을 감시하고, 이 핀 상의 논리 "0"을 보고하여 이 소자가 OFF임을 가리킨다.
비정상 작동에 대응하는 제2작동 상태에서, 몇몇 이유로 부하(26)가 존재하지 않는다면, 제2트랜지스터(60)를 턴 "온" 하기 위한 전압원은 없을 것이다. OC-FET(20)의 "IN"핀(18)은 심지어 턴 OFF 하기 위한 반복적인 네거티브 펄스 이후에도 질문 받을 때 논리 "1"을 마이크로프로세서(10)에 항상 보고한다. 이는 이 소자가 개방부하를 갖고 있음을 마이크로프로세서(10)에 알려준다. 이 제1트랜지스터(50)는 ON으로 바이어스된다. 아무런 부하가 없으므로, 이는 OC-FET(20)에 아무런 해를 끼치지 않는다. 부하가 접지에 대해 (OC-FET(20)의 "OUT" 핀(25) 상에) 쇼트되면, 마이크로프로세서(10)에 의해 동일한 에러 메세지가 수신된다는 점에 주목하기 바란다. 다시 한번, 부하 전류가 이 소자를 효과적으로 바이패스 하기 때문에 OC-FET(20)에 아무런 해를 끼치지 않는다. 회로 설계자는 보고된 에러가 접지에 대해 개방부하 또는 쇼트부하를 의미하는지 결정해야 한다. 한 경우로, 이 부하는 항상 OFF이고; 다른 경우, 이 부하는 항상 ON이다.
비정상 작동에 대응하는 제3작동 상태에서, 몇몇 이유로 이 부하가 쇼트되면("OUT" 핀(25)이 도 2의 V(bat)에 직접 접속되면), 즉시 높은 전압이 제2 트랜지스터(60)를 턴 ON시키면서 제공될 것이다. 이는 제1트랜지스터(50)를 턴 OFF시켜 과전류로부터 제1트랜지스터(50)를 보호한다. 때때로, 이 "쇼트"는 부분적인 "쇼트"이고, OC-FET(20)는 제1트랜지스터(50)의 드레인(52) 전압이 제2트랜지스터(60)의 "턴 온" 전압에 도달할 때 보호될 것이다. 특별히 도시된 이 회로설계에서, 일 다이오드(80) 전압강하는 이 전압(약 1.5V)으로써 제2트랜지스터(60)의 V(BE)를 가산한다. 추가적인 다이오드를 다이오드(80)에 직렬로 추가하여 이 전압을 변경할 수 있어 실질적으로 OC-FET(20)의 작동에 영향을 주지않고 고객의 설계 요구사항을 충족시킨다.
램프 부하(30)와 같은 정상 부하에 대응하는 제4작동 상태에서, 돌입 전류(rush current)는 대개 제2트랜지스터(60)를 도전으로 트립(trip)하기에 충분하므로 램프를 OFF로 유지한다. 설계자는 마이크로프로세서로부터의 출력펄스를 돌입 전류의 지속시간 동안 예상된 것보다 오래 ON으로 머물게할 수 있지만, 이는 부하(30)의 실제 쇼트가 존재하도록 이 소자에 전위 파괴 모드(potential failure mode)를 가할 것이다. 좀더 나은 해결책은, 돌입 전류가 걸리는 것보다 오래, 이 소자에 급히 연속으로 여러번 펄스를 발생시켜 ON 하고, 다음으로 논리 상태에 대해 IN 핀(18)을 "판독"한다. 좋은 램프라면, 필라멘트는 데워지고, OC-FET는 이 램프가 ON 되었다고 보고할 것이다. 정말로 쇼트되었다면, 이 소자는 램프가 OFF 되었다고 보고할 것이다. 이 소자가 쇼트상태라고 결론짓기 전에 이 램프를 턴 온하기 위한 많은 시도가 이루어졌다.
전원이 온되는 동안의 정상적인 전원 온 사이클에서, OC-FET(20)는 OFF 또는 ON 상태로 나타날 수 있다. 이를 극복하기 위해, 출력으로써 전원을 올리도록 마이크로프로세서의 I/O 포트를 프로그램하고, 논리 "0"을 이 핀에 프로그램하는 것이 제안되었다. 이는 OC-FET가 OFF임을 확실히 한다.
제1트랜지스터의 상승 및 하강 시간을 제어하기 위하여, 외부 저항기를 저항기(74)와 병렬로 ("IN"(18)과 "GATE"(42) 핀간에) 접속할 수 있다. 통상의 릴레이, 솔레노이드 또는 램프 부하가 빠른 스위칭 시간을 필요로 하지 않고, 따라서 방사되고 도전된 EMI가 최소화되므로, 이 부하들이 외부 저항기를 필요로 하지 않음을 예상할 수 있다.
회로는 과전류 상태로부터 보호하고 개방 전기 부하를 검출한다. 마이크로프로세서는 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있다. 제1트랜지스터는 상기 마이크로프로세서 터미널에 작동적으로 접속되고, 전기 부하에 접속되는 출력을 구비한다. 상기 제1트랜지스터는 ON 및 OFF 상태를 갖는다. 제2트랜지스터는 전원공급기에서 전원이 공급되고, 상기 제1트랜지스터 및 상기 마이크로프로세서 터미널에 접속된다. 제2트랜지스터는 출력논리신호를 거꾸로 마이크로프로세서에 발생시키고, 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하고, 제1트랜지스터를 통한 비정상적인 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하도록 작동한다. 제2트랜지스터는 또한 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 개방부하 논리신호를 마이크로프로세서에 유지하도록 작동한다.
이상에서 설명한 바와 같이 본 발명에 따라, 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한, 자동차 배터리 시스템의 하부에 사용할 수 있는 간단한 회로를 제공할 수 있다.

Claims (11)

  1. 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있는 마이크로프로세서와,
    상기 마이크로프로세서 터미널에 작동적으로 접속되고, 전기 부하에 접속되는 출력을 구비한 제1트랜지스터와, 상기 제1트랜지스터는 ON 및 OFF 상태를 갖고,
    상기 제1트랜지스터 및 상기 마이크로프로세서 터미널에 접속된 제2트랜지스터를 포함하며,
    상기 제2트랜지스터는 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치(latch)하고, 제1트랜지스터를 통한 비정상적인 과전류(overcurrent) 상태에 따라 제1트랜지스터를 OFF 상태로 유지하고, 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 개방부하 상태를 나타내는 논리신호를 상기 마이크로프로세서에 유지하도록 작동가능한 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  2. 제 1 항에 있어서,
    상기 제2트랜지스터를 제1트랜지스터의 출력과 접속하여 제1트랜지스터의 출력을 감시하는 수단을 포함하며,
    상기 제2트랜지스터를 제1트랜지스터의 출력과 작동적으로 접속하는 상기 수단은 직렬로 접속된 다이오드와 저항기를 포함하는 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  3. 제 1 또는 2 항에 있어서,
    상기 제2트랜지스터는 베이스, 이미터 및 컬렉터를 구비하고 있는 NPN 바이폴라 트랜지스터를 포함하고,
    상기 제1트랜지스터의 출력은 상기 제2트랜지스터의 상기 베이스에 작동적으로 접속하는 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제2트랜지스터는 마이크로프로세서 전원공급기에 접속된 컬렉터를 구비하고, 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 마이크로프로세서 전원공급기의 전압에 대응하는, 개방 전기 부하를 나타내는, "하이" 논리신호를 거꾸로 상기 마이크로프로세서에 제공하고,
    상기 제1 및 제2트랜지스터는 접지에 접속되고, 상기 제1트랜지스터는 전계효과 트랜지스터를 포함하는 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  5. 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있는 마이크로프로세서와,
    상기 마이크로프로세서 터미널에 작동적으로 접속되고 전기 부하에 접속되는 출력을 구비한 전계효과 트랜지스터와,
    상기 전계효과 트랜지스터는 ON 및 OFF 상태를 갖고,
    상기 전계효과 트랜지스터 및 상기 마이크로프로세서 터미널에 접속된 바이폴라 트랜지스터를 포함하며,
    상기 바이폴라 트랜지스터는 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 전계효과 트랜지스터를 ON 또는 OFF 상태의 하나로 래치하고, 전계효과 트랜지스터를 통한 비정상적인 과전류 상태에 따라 전계효과 트랜지스터를 OFF 상태로 유지하고, 전계효과 트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 논리신호를 상기 마이크로프로세서에 유지하도록 작동하고, 개방 전기 부하를 나타내는 논리신호에 대응하는 전압을 제공하기 위한 상기 마이크로프로세서 터미널에 접속된 마이크로프로세서 전원공급기를 포함하고, 상기 바이폴라 트랜지스터는 베이스와, 바이폴라 트랜지스터의 상기 베이스와 전계효과 트랜지스터의 출력을 접속하여 전계효과 트랜지스터의 출력을 감시하는 수단을 포함하는 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  6. 제 5 항에 있어서,
    바이폴라 트랜지스터의 베이스와 전계효과 트랜지스터의 출력을 접속하는 상기 수단은 직렬로 접속된 다이오드와 저항기를 포함하고,
    상기 바이폴라 트랜지스터는 마이크로프로세서 전원공급기의 전압에 대응하는 "하이" 논리신호를 거꾸로 상기 마이크로프로세서에 제공하고,
    상기 바이폴라 트랜지스터와 전계효과 트랜지스터는 접지에 접속되는 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  7. 제 6 항에 있어서,
    상기 바이폴라 트랜지스터는 마이크로프로세서 전원공급기에 접속된 컬렉터를 포함하는 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  8. 전기 부하에 대한 명령신호가 통과하고 전기 부하의 상태를 감시하기 위한 입력이 수신되는 입/출력 터미널과,
    상기 입/출력 터미널에 작동적으로 접속되고 전기 부하에 접속되는 출력을 구비한 제1트랜지스터와, 상기 제1트랜지스터는 ON 및 OFF 상태를 갖고,
    상기 제1트랜지스터, 마이크로프로세서 전원공급기 및 상기 입/출력 터미널에 접속된 제2트랜지스터를 포함하며,
    상기 제2트랜지스터는 출력 논리 신호를 거꾸로 상기 입/출력 터미널에 발생 하도록 작동하고,
    상기 제2트랜지스터는 상기 입/출력 터미널을 통해 발생한 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하고, 제1트랜지스터를 통한 비정상적인 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하고, 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 개방부하 상태를 나타내는 논리신호를 유지하도록 작동하고,
    상기 제2트랜지스터는 제2트랜지스터를 제1트랜지스터의 출력과 작동적으로 접속하여 제1트랜지스터의 출력을 감시하는 수단을 포함하는 것을 특징으로 하는 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로.
  9. 명령신호를 전기 부하에 발생하기 위한 출력 및 전기 부하의 상태를 감시하기 위한 입력으로써 구성가능한 적어도 하나 이상의 마이크로프로세서 터미널을 구비하고 있는 마이크로프로세서를 제공하는 단계;
    전기 부하에 접속되는 출력과 ON 및 OFF 상태를 갖는 제1트랜지스터를 마이크로프로세서 터미널에 접속하는 단계;
    제2트랜지스터를 상기 제1트랜지스터 및 상기 마이크로프로세서 터미널에 접속하는 단계;
    상기 제2트랜지스터로부터의 출력 논리 신호를 거꾸로 마이크로프로세서에 그리고 제1트랜지스터에 발생시켜 마이크로프로세서로부터의 명령신호를 수신하는 것에 응하여 정상적인 부하 상태하에 제1트랜지스터를 ON 또는 OFF 상태의 하나로 래치하는 단계;
    비정상적인 부하 상태하에, 제1트랜지스터를 통한 과전류 상태에 따라 제1트랜지스터를 OFF 상태로 유지하는 단계; 및
    개방 전기 부하 상태에 기초하여 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 논리신호를 마이크로프로세서에 유지하는 단계를 포함하고,
    마이크로프로세서 전원공급기를 마이크로프로세서 터미널에 접속시켜 무부하를 나타내는 논리신호에 대응하는 전압을 마이크로프로세서에 제공하는 단계를 포함하고,
    제2트랜지스터를 제1트랜지스터의 출력에 작동적으로 접속시켜 제1트랜지스터의 출력을 감시하는 단계를 추가로 포함하는 것을 특징으로 하는 과전류 상태에서 회로를 보호하고 개방 전기 부하를 검출하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 제2트랜지스터를 제1트랜지스터의 출력과 다이오드 및 저항기와 직렬로 접속하는 단계,
    베이스, 이미터 및 컬렉터를 구비하는 바이폴라 트랜지스터로써 제2트랜지스터를 형성하는 단계,
    마이크로프로세서 전원공급기를 바이폴라 트랜지스터의 컬렉터 및 제1트랜지스터에 접속하는 단계,
    제1트랜지스터를 제2트랜지스터의 베이스에 접속하는 단계를 특징으로 하는 과전류 상태에서 회로를 보호하고 개방 전기 부하를 검출하기 위한 방법.
  11. 제 9 또는 10 항에 있어서,
    상기 제1트랜지스터를 OFF 상태로 스위치하기 위한 반복적인 시도후에 마이크로프로세서 전원공급기의 전압에 대응하는, 개방부하를 나타내는, "하이" 논리신호를 거꾸로 상기 마이크로프로세서에 제공하는 단계,
    제1 및 제2트랜지스터를 접지에 접속하는 단계,
    마이크로프로세서 전원공급기를 포지티브 5볼트 전원공급기로써 제공하는 단계를 특징으로 하는 과전류 상태에서 회로를 보호하고 개방 전기 부하를 검출하기 위한 방법.
KR1019990019678A 1998-06-01 1999-05-31 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법 KR100677645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/088,198 US5920452A (en) 1998-06-01 1998-06-01 Circuit and method for protecting from overcurrent conditions and detecting an open electrical load
US09/088,198 1998-06-01

Publications (2)

Publication Number Publication Date
KR20000005747A KR20000005747A (ko) 2000-01-25
KR100677645B1 true KR100677645B1 (ko) 2007-02-01

Family

ID=22209954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019678A KR100677645B1 (ko) 1998-06-01 1999-05-31 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법

Country Status (4)

Country Link
US (1) US5920452A (ko)
EP (1) EP0963043A3 (ko)
JP (1) JP4295389B2 (ko)
KR (1) KR100677645B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400163B1 (en) * 1999-09-08 2002-06-04 Rolf Melcher Circuit arrangement for monitoring an electronic switch controlling a load
KR100443886B1 (ko) * 2000-12-27 2004-08-09 주식회사 만도 램프 구동 장치
DE10117356B4 (de) * 2001-04-07 2006-09-07 Robert Bosch Gmbh Schaltungsanordnung
US20030218847A1 (en) * 2002-01-28 2003-11-27 Vehicle Enhancement Systems, Inc. Solid state relay/circuit breaker system
DE60332314D1 (de) * 2003-04-02 2010-06-10 Semiconductor Components Ind Verfahren und Gerät zum Erkennen eines elektrischen Kurzschlusses und einer offenen Last
ATE440408T1 (de) * 2004-11-26 2009-09-15 Freescale Semiconductor Inc Leistungsumschaltvorrichtung mit detektion offener last
DE102005048801A1 (de) * 2005-10-10 2007-04-12 Conti Temic Microelectronic Gmbh Schaltungsanordnung zur Beschaltung eines Ports eines Microprozessors
DE102005055954A1 (de) * 2005-11-24 2007-05-31 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Funktionsüberprüfung eines Leistungstransistors
DE102005057577A1 (de) * 2005-12-02 2007-06-06 Robert Bosch Gmbh Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung
WO2007067590A2 (en) 2005-12-06 2007-06-14 Harman International Industries, Incorporated Diagnostic system for power converter
US7504975B2 (en) * 2006-03-24 2009-03-17 Ics Triplex Technology Limited Method and apparatus for output current control
US7583037B2 (en) 2006-06-23 2009-09-01 Spacesaver Corporation Mobile storage unit with holding brake and single status line for load and drive detection
US7737762B2 (en) * 2006-09-12 2010-06-15 Energate Inc Solid-state switch
US7928609B2 (en) * 2006-10-03 2011-04-19 International Safety & Development, Llc Shock-proof electrical outlet
US7679370B2 (en) * 2007-02-09 2010-03-16 Delphi Technologies, Inc. Controller having discrete driver circuitry connected to a single processor port
US7812590B2 (en) * 2007-09-17 2010-10-12 Infineon Technologies Ag Method for detection of the presence of a load and drive circuit
US8136890B2 (en) * 2008-04-02 2012-03-20 International Safety & Development, Llc Shock proof devices and methods
US9035642B2 (en) 2011-06-30 2015-05-19 Semiconductor Components Industries, Llc Circuits for detecting AC- or DC-coupled loads
CN102411322B (zh) * 2011-11-10 2014-04-30 许继集团有限公司 一种单片机防误动驱动方法及电路
US9608428B2 (en) * 2014-01-20 2017-03-28 Infineon Technologies Austria Ag Distinguishing between overload and open load in off conditions
US9577389B2 (en) 2014-03-07 2017-02-21 International Safety Holdings, LLC Systems and methods for modular shock proof electrical outlets
KR200482510Y1 (ko) * 2014-03-24 2017-02-03 추앙, 밍-채 발광다이오드 램프
CN105988030A (zh) * 2015-01-31 2016-10-05 鸿富锦精密工业(武汉)有限公司 电子设备及其过流保护电路
US10700603B2 (en) * 2017-12-13 2020-06-30 Ovh Circuit and system implementing a power supply configured for spark prevention
US11146257B2 (en) * 2019-12-04 2021-10-12 Denso International America, Inc. Latching DC switch circuit with overcurrent protection using field effect transistors
JP7393014B2 (ja) 2021-03-01 2023-12-06 株式会社東和商事 記憶装置及び遊技システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2302466A (en) * 1995-06-19 1997-01-15 Siemens Ag Latching arrangement for switch in which the switch is turned off in response to a fault

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749936A (en) * 1971-08-19 1973-07-31 Texas Instruments Inc Fault protected output buffer
US4612638A (en) * 1984-04-09 1986-09-16 Chrysler Corporation Diagnostic protection circuit and method using tri-state control and positive feedback
JPS61219216A (ja) * 1985-03-25 1986-09-29 Hitachi Ltd 半導体スイツチ回路
US4945445A (en) * 1988-09-29 1990-07-31 Gentron Corporation Current sense circuit
US4931778A (en) * 1989-02-27 1990-06-05 Teledyne Industries, Inc. Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits
JPH02266712A (ja) * 1989-04-07 1990-10-31 Fuji Electric Co Ltd 半導体装置
JP3028371B2 (ja) * 1989-08-22 2000-04-04 ヴアブコ・ヴエステイングハウス・フアールツオイクブレムゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング パワートランジスタ及びこれにより制御される負荷の監視方法
DE4114835A1 (de) * 1991-05-07 1992-11-12 Vdo Schindling Schalteinrichtung, insbesondere zur verwendung in kraftfahrzeugen
US5636097A (en) * 1991-05-09 1997-06-03 Consorzio Per La Ricerca Sulla Microelettronica Protective circuit for semiconductor power device
US5304935A (en) * 1991-12-17 1994-04-19 Motorola, Inc. Load driver and system with fault detection apparatus for providing a sequence of fault detection logic states
JP2999887B2 (ja) * 1992-10-09 2000-01-17 三菱電機株式会社 Ｉｇｂｔの過電流保護回路及び半導体集積回路装置
US5272392A (en) * 1992-12-04 1993-12-21 North American Philips Corporation Current limited power semiconductor device
DE4316185A1 (de) 1993-05-14 1994-11-17 Fahrzeugklimaregelung Gmbh Schaltungsanordnung zum Ein- und Ausschalten eines elektrischen Verbrauchers
JPH0894695A (ja) * 1994-09-27 1996-04-12 Mitsubishi Electric Corp 半導体パワースイッチシステム
US5510950A (en) * 1994-10-05 1996-04-23 Ford Motor Company Method and circuit for controlling and monitoring a load
US5563759A (en) * 1995-04-11 1996-10-08 International Rectifier Corporation Protected three-pin mosgated power switch with separate input reset signal level
US5694282A (en) * 1996-03-04 1997-12-02 Ford Motor Company Short circuit protection system
US5757601A (en) * 1997-01-21 1998-05-26 Ford Motor Company Short circuit protection for high side driver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2302466A (en) * 1995-06-19 1997-01-15 Siemens Ag Latching arrangement for switch in which the switch is turned off in response to a fault

Also Published As

Publication number Publication date
EP0963043A2 (en) 1999-12-08
JP2000032649A (ja) 2000-01-28
KR20000005747A (ko) 2000-01-25
US5920452A (en) 1999-07-06
EP0963043A3 (en) 2004-07-28
JP4295389B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
KR100677645B1 (ko) 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법
JP3040342B2 (ja) 電力用ｍｏｓゲート型回路のための制御回路
JP3587300B2 (ja) 集積回路装置
US10044180B2 (en) Electronic circuit breaker for an electrical load in an on-board electrical system of a motor vehicle
EP0709961B1 (en) Method and circuit for controlling and monitoring a load
JPH0894695A (ja) 半導体パワースイッチシステム
JPH0883909A (ja) 半導体集積回路
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
JPH0746821A (ja) スイッチング回路
JPH10116552A (ja) スイッチング装置
US4982107A (en) Sourcing or sinking output circuit
KR20180112699A (ko) 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치
JPH11142254A (ja) インテリジェントパワーモジュール
JP3572878B2 (ja) 車両用回路保護装置
EP0871037A1 (en) Circuit arrangement for monitoring an electronic circuit
JPH04317365A (ja) 半導体集積回路及びそれを含むデータ処理システム
US20230411947A1 (en) Intelligent semiconductor switch
JPH1155847A (ja) 車両負荷制御装置
JP2001189650A (ja) 半導体リレー
Vaidya Innovative Architecture of a Smart Bidirectional Input/Output Interface Based upon Frugal Engineering Concepts
KR100306252B1 (ko) 번인테스트용회로를갖는하이브리드아이씨
US20030030463A1 (en) Circuit configuration and display element
KR100312154B1 (ko) 자동차용 능동형 퓨우즈
JP2658386B2 (ja) 過電流検出回路
JPH0946200A (ja) 過負荷保護システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

EXPY Expiration of term