JP3587300B2 - 集積回路装置 - Google Patents
集積回路装置 Download PDFInfo
- Publication number
- JP3587300B2 JP3587300B2 JP2001007673A JP2001007673A JP3587300B2 JP 3587300 B2 JP3587300 B2 JP 3587300B2 JP 2001007673 A JP2001007673 A JP 2001007673A JP 2001007673 A JP2001007673 A JP 2001007673A JP 3587300 B2 JP3587300 B2 JP 3587300B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- terminal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005856 abnormality Effects 0.000 claims description 33
- 230000002159 abnormal effect Effects 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 29
- 238000012360 testing method Methods 0.000 description 47
- 239000000758 substrate Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、出力端子の電圧に基づいて短絡、断線などの異常状態を検出する異常検出回路を備えた集積回路装置に関する。
【０００２】
【従来の技術】
この種の集積回路装置（ＩＣ）の従来構成について、電気的構成を示す図９を参照しながら説明する。車載制御機器に使用されるＩＣ１は、外部電源２（バッテリ）から負荷３（例えばソレノイド）に流れる電流を通断電する負荷駆動回路を備えたＩＣで、その出力端子４と電源端子５との間にスイッチング素子であるＭＯＳトランジスタ６が接続されている。ゲート駆動回路７は、電源端子８、５間に与えられる上記外部電源２の電圧ＶＢにより動作し、入力端子９を介してＣＰＵ１０から与えられる指令信号Ｓａに従って、上記ＭＯＳトランジスタ６をオンオフ駆動するようになっている。
【０００３】
異常検出回路１１は、基準電圧Ｖｒを生成する分圧抵抗１２、１３と、生成された基準電圧Ｖｒと出力端子４の電圧Ｖｏ（出力電圧Ｖｏ）とを比較するコンパレータ１４とから構成されている。コンパレータ１４から出力される比較信号Ｓｃは、端子１５を介して上記ＣＰＵ１０に与えられるようになっている。ＩＣ１は基板上に実装されて用いられ、その基板上においてＩＣ１の出力端子４と電源端子５との間には外付けの抵抗１６が接続されている。
【０００４】
さて、負荷３およびＭＯＳトランジスタ６が正常の場合、ＭＯＳトランジスタ６がオンすると、出力電圧Ｖｏはほぼ０Ｖとなり、比較信号ＳｃはＬレベルになる。また、ＭＯＳトランジスタ６がオフすると、出力電圧Ｖｏは電源電圧ＶＢにほぼ等しくなり、比較信号ＳｃはＨレベルになる。
【０００５】
これに対し、負荷３の両端子間が短絡した異常状態の場合においては、ＭＯＳトランジスタ６のオンオフ状態にかかわらず、出力電圧Ｖｏは電源電圧ＶＢに等しくなり、比較信号Ｓｃは常にＨレベルとなる。また、負荷３が断線した異常状態の場合においては、ＭＯＳトランジスタ６のオンオフ状態にかかわらず出力電圧Ｖｏは０Ｖとなり、比較信号Ｓｃは常にＬレベルとなる。ＭＯＳトランジスタ６のオフ状態において出力電圧Ｖｏが０Ｖになるのは、抵抗１６が出力端子４の電位を電源端子５の電位（０Ｖ）に固定するように作用するためである。その結果、ＣＰＵ１０は、指令信号Ｓａと比較信号Ｓｃとに基づいて負荷３の異常を検出できる。なお、ＭＯＳトランジスタ６の異常状態についてもほぼ同様にして検出できる。
【０００６】
【発明が解決しようとする課題】
ところで、上述したように、基板上に実装された抵抗１６は、負荷３の断線異常時等において出力端子４の電位を固定するために必要不可欠なものである。また、図９には１チャンネル分の負荷駆動回路のみを示したが、例えば実際の車載用のＩＣ１等においては駆動すべき負荷３（ソレノイドに限らずリレーコイルやランプ負荷など）が多数存在し、一つのＩＣ１は複数例えば３０チャンネル分の負荷駆動回路を備えている。その結果、基板上には、ＩＣ１の他にそのチャンネル数に等しい数の抵抗１６が実装されることになり、部品コストの上昇や基板面積の増大を招いてしまう。
【０００７】
この問題を回避するためには、抵抗１６をＩＣ１に内蔵することが考えられるが、上述のＩＣ１においては以下の理由により内蔵することができなかった。すなわち、一般にＩＣに作り込まれたトランジスタ特に上記負荷駆動回路を構成するような比較的電流容量の大きいトランジスタに対しては、ウエハテストおよびパッケージテストにおいて所定のテスト電圧が印加され、そのドレイン・ソース間のリーク電流の測定が行われる。
【０００８】
外付けの抵抗１６に代えてＩＣ１に抵抗１７（図９において破線で示す）を内蔵した構成の場合、ＩＣ１の外部から出力端子４と電源端子５とを介して測定される電流は、ＭＯＳトランジスタ６のドレイン・ソース間のリーク電流と抵抗１７に流れる電流との合成電流となる。しかも、上記テスト電圧が印加された状態では、ＭＯＳトランジスタ６のリーク電流（例えば１μＡ以下）は、抵抗１７に流れる電流（例えば１００μＡ）よりもはるかに小さいため、ＭＯＳトランジスタ６のリーク電流の測定は困難となる。このため、ウエハテストおよびパッケージテストをパスしたＩＣ１に対し、基板上において抵抗１６を外付けせざるを得なかった。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、出力端子の電圧に基づいて外部負荷等の異常状態を検出するために不可欠となる回路を内蔵するとともに、その出力端子に接続された内部のスイッチング素子のリーク電流を正確に測定できる集積回路を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載した手段によれば、実際の使用状態において外部負荷が接続される出力端子と外部電源が接続される第２の電源端子との間にインピーダンス回路が接続されているので、外部負荷が断線したような場合であってもそのインピーダンス回路により出力端子の電位が一定電位に固定される。これにより、異常検出回路は、監視される出力端子の電圧に基づいて断線、短絡などの異常状態を確実に検出することが可能となる。
【００１１】
この場合、上記インピーダンス回路は当該集積回路装置に内蔵されているので、基板上にインピーダンス回路を付加する必要がない。このため、特に集積回路装置が多数の外部負荷を駆動する多チャンネル構成の場合には、従来構成の場合と比較してチャンネル数に等しい数の外付けインピーダンス回路部品を削減することができ、部品コストを低減できる。さらに、その削減される部品の面積分だけ基板面積を縮小することができるので、基板コストの低減や本集積回路装置を採用した機器の小形化が図られる。
【００１２】
また、本集積回路装置は、出力端子と第１の電源端子との間にスイッチング素子が接続され、出力端子と第２の電源端子との間に上記インピーダンス回路が接続されているので、これらスイッチング素子とインピーダンス回路とは外部から端子を介して見た場合独立した回路構成となっている。そして、本集積回路装置を基板上に実装した状態において初めて第１の電源端子と第２の電源端子とがパターン等により接続された状態となる。従って、集積回路装置のパッケージテストにおいて、出力端子と第１の電源端子との間にテスト電圧を印加することにより、スイッチング素子のリーク電流のみを正確に測定することが可能となる。なお、本手段で言う「端子」とは、パッケージのリードのみならずチップ上に形成されたパッドをも意味するものである。従って、ウエハテストについても、パッケージテストと同様にして正確な測定が可能となる。
【００１３】
請求項２に記載した手段は、請求項１に記載した手段に対し、電源端子ではなく出力端子を第１および第２の独立した端子構成とした点が異なる。本手段によっても、請求項１に記載した手段と同様の作用および効果が得られる。
【００１４】
請求項３に記載した手段によれば、実際の使用状態において、出力端子を介して外部負荷が接続される出力用パッドと電源端子を介して外部電源が接続される第２の電源用パッドとの間にインピーダンス回路が接続されることになるので、異常検出回路は、請求項１に記載した手段と同様にして断線、短絡などの異常状態を確実に検出することが可能となる。この場合、インピーダンス回路はチップ上に形成されているので、請求項１に記載した手段と同様にして外付けインピーダンス回路部品を削減でき、部品コストを低減できるとともに基板面積を縮小できる。
【００１５】
また、本集積回路装置は、チップ上において、出力用パッドと第１の電源用パッドとの間にスイッチング素子が形成され、出力用パッドと第２の電源用パッドとの間にインピーダンス回路が形成されているので、これらスイッチング素子とインピーダンス回路とはチップの外部からパッドを介して見た場合独立した回路構成となる。そして、チップの各パッドとパッケージの各端子との間をワイヤボンディングすることにより初めて第１の電源用パッドと第２の電源用パッドとがボンディングワイヤを介して接続された状態となる。従って、ワイヤボンディング前に実施されるウエハテストにおいて、出力用パッドと第１の電源用パッドとの間にテスト電圧を印加することにより、スイッチング素子のリーク電流のみを正確に測定することが可能となる。
【００１６】
請求項４に記載した手段は、請求項３に記載した手段に対し、電源用パッドではなく出力用パッドを第１および第２の独立した構成とした点が異なる。本手段によっても、請求項３に記載した手段と同様の作用および効果が得られる。
【００１７】
請求項５に記載した手段によれば、実際の使用状態つまりスイッチング素子を駆動制御する駆動制御回路に動作用電源電圧が供給されている状態で、開閉制御回路によりスイッチ回路が閉じられ、出力端子と電源端子との間にインピーダンス回路が接続された状態となる。従って、実際の使用状態において出力端子の電位が不定となることがなく、断線、短絡などの異常状態を確実に検出することが可能となる。
【００１８】
一方、駆動制御回路に動作用電源電圧が供給されていない場合例えば集積回路装置のウエハテストまたはパッケージテストの場合には、開閉制御回路によりスイッチ回路が開かれ、出力端子と電源端子との間からインピーダンス回路が切り離された状態となる。従って、出力端子と電源端子との間にテスト電圧を印加することにより、スイッチング素子のリーク電流のみを正確に測定することが可能となる。
【００１９】
請求項６に記載した手段によれば、開閉制御回路は、駆動制御回路に供給される動作用電源電圧が基準電圧以上である場合にスイッチ回路を閉状態に制御するので、動作用電源電圧に応じたインピーダンス回路の接続と切り離しとが正確に行われる。この具体的な手段として、請求項７、８に記載した手段がある。
【００２０】
請求項７に記載した手段によれば、上記スイッチ回路はトランジスタから構成され、比較回路は動作用電源電圧の分圧電圧と基準電圧とを比較する。そして、その比較信号に応じて駆動回路が上記トランジスタをオンオフ駆動する。
【００２１】
請求項８に記載した手段によれば、上記スイッチ回路はトランジスタから構成され、開閉制御回路は、動作用電源電圧の分圧電圧をそのトランジスタの制御端子に直接的に印加するので、請求項７に記載した手段に比べ回路構成が簡単になる。
【００２２】
請求項９に記載した手段によれば、インピーダンス回路は抵抗素子であるため、出力電圧の変化に対して過渡的な電圧や電流が生じることがなく、ＩＣ化も容易となる。
【００２３】
請求項１０に記載した手段によれば、出力端子と電源端子との間に接続された定電流回路は、実際の使用状態つまり駆動制御回路にその駆動制御動作に必要な動作用電源電圧が供給されている場合にのみ定電流動作を行う。定電流回路が定電流動作を行っている場合には、出力端子の電位が不定となることがなく、異常検出回路は、監視される出力端子の電圧に基づいて断線、短絡などの異常状態を確実に検出することが可能となる。また、スイッチング素子がオフ状態の場合、外部負荷には定電流が流れるので、この定電流値を小さく設定することにより例えば外部負荷である発光ダイオードの暗灯を防止することができる。
【００２４】
一方、駆動制御回路に動作用電源電圧が供給されないウエハテストまたはパッケージテストの場合には、定電流回路が定電流動作を停止する。これにより、出力端子と電源端子との間にテスト電圧を印加しても定電流回路に電流が流れることはなく、スイッチング素子のリーク電流のみを正確に測定することが可能となる。この具体的な手段として、請求項１１、１２に記載した手段がある。
【００２５】
請求項１１に記載した手段によれば、定電流発生回路は動作用電源電圧の供給を受けた状態でカレントミラー回路の入力側トランジスタに定電流を出力し、それに応じてカレントミラー回路の出力側トランジスタが出力端子と電源端子との間において定電流動作を行う。
【００２６】
請求項１２に記載した手段によれば、定電流発生回路（請求項１１に記載した手段と異なり動作用電源電圧以外の電圧により動作するものであっても良い）は、カレントミラー回路の入力側トランジスタに定電流を出力し、それに応じてカレントミラー回路の出力側トランジスタが出力端子と電源端子との間において定電流動作を行う。そして、電流制御回路は、動作用電源電圧が基準電圧以下である場合に、カレントミラー回路の共通制御端子に電流出力停止信号を与えてカレントミラー回路の定電流動作を停止させる。
【００２７】
請求項１３に記載した手段によれば、定電流回路を備える構成において、出力端子と定電流回路との間に抵抗素子が接続されているので、出力端子を介して外部から侵入する静電気から定電流回路を保護できる。
【００２８】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について、車両に搭載された場合の電気的構成を示す図１を参照しながら説明する。車載制御機器に使用されるＩＣ２１（集積回路装置に相当）は、バッテリ２２（外部電源に相当）から負荷２３（外部負荷に相当）に流れる電流を通断電する負荷駆動回路を備えたＩＣである。負荷２３は、電磁弁のソレノイドコイル、リレーコイル、ランプ、発光ダイオードなどであって、ＩＣ２１は同時に複数の負荷２３を駆動できるように複数チャンネルの負荷駆動回路を備えている。ただし、図１には１チャンネル分の負荷駆動回路のみが示されている。
【００２９】
ＩＣ２１は、車載制御機器内に配設されている基板（図示せず）上にはんだ付けによって実装されている。この状態で、ＩＣ２１の正側の電源端子２４、負側の電源端子２５（第１の電源端子に相当）には、それぞれバッテリ２２の正側端子、負側端子が接続され、バッテリ２２の正側端子とＩＣ２１の出力端子２６との間には上記負荷２３が接続されている。また、第２の電源端子としての負側の電源端子２７は、基板に形成されたパターンを介して電源端子２５と接続されている。
【００３０】
出力端子２６と電源端子２５との間にはロウサイドスイッチとして機能するＮチャネル型ＭＯＳトランジスタ２８（スイッチング素子に相当）が接続され、出力端子２６と電源端子２７との間には、負荷２３の断線時に出力端子２６の電位が不定になることを防止するための抵抗２９（インピーダンス回路に相当）が接続されている。プルダウン用の抵抗２９の抵抗値は、負荷２３のインピーダンス値に比べ十分に大きく設定されているので、その電力損失は十分に小さくなる。ここで、バッテリ２２、負荷２３およびＭＯＳトランジスタ２８からなる電流経路が、本発明でいう負荷通電経路に相当する。
【００３１】
ゲート駆動回路３０（駆動制御回路に相当）は、電源端子２４、２５間に与えられる上記バッテリ２２の電圧ＶＢの供給を受けて動作し、入力端子３１を介してＣＰＵ３２から与えられる指令信号Ｓａに従って、ＭＯＳトランジスタ２８をオンオフ駆動するようになっている。ＣＰＵ３２は、ＩＣ２１と同一基板上に実装されているが、別基板上に実装されていても良い。
【００３２】
異常検出回路３３は、電源端子２４、２５間に接続された分圧用の抵抗３４、３５と、この分圧回路により生成された基準電圧Ｖｒと出力端子２６の電圧Ｖｏ（出力電圧Ｖｏ）とを比較するコンパレータ３６とから構成されている。コンパレータ３６は、電源電圧ＶＢの供給を受けて動作するようになっており、その非反転入力端子は出力端子２６に接続され、反転入力端子は抵抗３４と３５との共通接続点（分圧点）に接続されている。また、コンパレータ３６の出力端子から出力される比較信号Ｓｃは、端子３７を介して上記ＣＰＵ３２に与えられるようになっている。
【００３３】
次に、ＩＣ２１を搭載した基板が配設された車載制御機器にバッテリ２２と負荷２３とが接続され、ＩＣ２１がＣＰＵ３２からの指令信号Ｓａに従って負荷２３を駆動している実使用状態での動作を、以下の（１）〜（５）に場合分けして説明する。
【００３４】
（１）負荷２３が正常の場合
ゲート駆動回路３０は、ＣＰＵ３２からオン指令信号Ｓａ（ＯＮ）を入力すると、ＭＯＳトランジスタ２８のゲートに対し、そのしきい値電圧Ｖｔｈよりも高いゲート電圧を出力する。その結果、ＭＯＳトランジスタ２８はオン状態となって負荷２３に電流が流れ、出力電圧Ｖｏはほぼ０Ｖとなる。この時、出力電圧Ｖｏは基準電圧Ｖｒよりも低くなるので、コンパレータ３６から出力される比較信号ＳｃはＬレベルになる。
【００３５】
一方、ゲート駆動回路３０は、ＣＰＵ３２からオフ指令信号Ｓａ（ＯＦＦ） を入力すると、ＭＯＳトランジスタ２８のゲートに対し０Ｖのゲート電圧を出力する。その結果、ＭＯＳトランジスタ２８はオフ状態となって負荷２３に流れる電流が遮断され、出力電圧Ｖｏは電源電圧ＶＢにほぼ等しくなる。この時、出力電圧Ｖｏは基準電圧Ｖｒよりも高くなるので、コンパレータ３６から出力される比較信号ＳｃはＨレベルになる。
【００３６】
（２）負荷２３の両端子間が短絡した場合
ＭＯＳトランジスタ２８のオンオフ状態にかかわらず、出力電圧Ｖｏは電源電圧ＶＢにほぼ等しくなり、比較信号Ｓｃは常にＨレベルとなる。そこで、ＣＰＵ３２は、ＭＯＳトランジスタ２８にオン指令信号Ｓａ（ＯＮ）を出力しているにもかかわらずＨレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちにＭＯＳトランジスタ２８をオフ駆動するとともに適切な保護処理を実行する。
【００３７】
（３）負荷２３が断線した場合
ＭＯＳトランジスタ２８のオンオフ状態にかかわらず出力電圧Ｖｏは０Ｖとなり、比較信号Ｓｃは常にＬレベルとなる。ＭＯＳトランジスタ２８のオフ状態において出力電圧Ｖｏが０Ｖになるのは、抵抗２９が出力端子２６の電位を電源端子２５の電位（０Ｖ）に固定するように作用するためである。ＣＰＵ３２は、ＭＯＳトランジスタ２８のオフ指令信号Ｓａ（ＯＦＦ） を出力しているにもかかわらずＬレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちに適切な保護処理を実行する。
【００３８】
（４）ＭＯＳトランジスタ２８のドレイン・ソース間が短絡した場合
出力電圧Ｖｏは常に０Ｖとなり、比較信号ＳｃはＬレベルとなる。ＣＰＵ３２は、上記（３）の場合と同様に、ＭＯＳトランジスタ２８のオフ指令信号Ｓａ（ＯＦＦ） を出力しているにもかかわらずＬレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちに適切な保護処理を実行する。
【００３９】
（５）ＭＯＳトランジスタ２８のドレイン・ソース間が通電不能の場合
出力電圧Ｖｏは常に電源電圧ＶＢにほぼ等しくなり、比較信号ＳｃはＨレベルとなる。ＣＰＵ３２は、上記（２）の場合と同様に、ＭＯＳトランジスタ２８にオン指令信号Ｓａ（ＯＮ）を出力しているにもかかわらずＨレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちにＭＯＳトランジスタ２８をオフ駆動するとともに適切な保護処理を実行する。
【００４０】
続いて、ＩＣ２１の製造工程において実施されるＭＯＳトランジスタ２８のリークテストについて説明する。
一般に、ＩＣの製造工程においては、ウエハ処理工程の後にウエハテストが実施され、その後、ダイシング、ボンディング、封止などからなる組立工程を経てパッケージテスト（出荷テスト）が実施される。ウエハテストやパッケージテストでは、テスト項目の一つとして、負荷駆動回路を構成するような比較的電流容量の大きいトランジスタ（本実施形態の場合ＭＯＳトランジスタ２８）に対し所定のテスト電圧が印加され、そのドレイン・ソース間のリーク電流の測定が行われる。
【００４１】
本実施形態のＩＣ２１の場合、ＭＯＳトランジスタ２８のソースが接続された端子２５と抵抗２９が接続された端子２７とは独立した端子構造となっているので、ＩＣ２１が基板上に実装される前の状態例えばパッケージテストの実施段階において、端子２５と２７とは電気的に分離されている。従って、出力端子２６と電源端子２５との間にテスト電圧を印加した場合、ＩＣ１の外部から端子２６、２５を介して測定される電流は、ＭＯＳトランジスタ２８のドレイン・ソース間のリーク電流のみとなる。
【００４２】
また、チップ上に、ワイヤボンディングにより端子２５、２６、２７にそれぞれ接続される３つの独立したパッドが設けられている場合には、ウエハテストにおいても、出力端子２６に対応するパッドと電源端子２５に対応するパッドとの間にテスト電圧を印加することにより、同様にしてＭＯＳトランジスタ２８のドレイン・ソース間のリーク電流のみを測定可能となる。
【００４３】
以上説明したように、本実施形態によれば、ＩＣ２１の実使用状態において基板のパターンにより電源端子２５と２７とが接続され、出力端子２６と電源端子２７（バッテリ２２の負側端子）との間にプルダウン用の抵抗２９が接続されるので、負荷２３が断線したような場合であっても抵抗２９により出力端子２６の電位が一定電位（０Ｖ）に固定される。これにより、異常検出回路３３は、出力電圧Ｖｏに基づいて断線、短絡などの異常状態を確実に検出することが可能となる。
【００４４】
この場合、抵抗２９はＩＣ２１に内蔵されているので、基板上に外付け抵抗を実装する必要がない。このため、車載装置など特にＩＣ２１に内蔵される負荷駆動回路のチャンネル数が多い場合には、従来構成の場合と比較してチャンネル数に等しい数の外付け抵抗を削減することができ、部品コストを低減できる。さらに、その削減される部品の面積分だけ基板面積を縮小することができるので、基板コストの低減やＩＣ２１を採用した車載制御機器自体の小形化が図られる。
【００４５】
また、ＩＣ２１は、ＭＯＳトランジスタ２８のソースが接続された端子２５と抵抗２９が接続された端子２７とが独立した端子構造となっており、ＩＣ２１を基板上に実装した状態において初めて端子２５と２７とがパターンにより接続された状態となる。従って、ＩＣ２１のパッケージテスト（ウエハテストもほぼ同様）において、出力端子２６と電源端子２５との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００４６】
（第２の実施形態）
図２は、第１の実施形態を変形した第２の実施形態の電気的構成を示している。図２に示すＩＣ３８は、上述したＩＣ２１とは異なり２つの独立した出力端子２６、３９（それぞれ第１、第２の出力端子に相当）を備えている。出力端子２６と電源端子２５との間にはＭＯＳトランジスタ２８が接続され、出力端子３９と電源端子２５との間には抵抗２９が接続されている。ＩＣ３８は、図示しない基板上に実装されている。この実装状態において、出力端子２６と３９とは基板に形成されたパターンを介して接続されている。
【００４７】
上記構成によれば、実使用状態において第１の実施形態と同じ電気的接続状態となるため、第１の実施形態と同様の作用および効果が得られる。また、ＩＣ３８のパッケージテスト（ウエハテストもほぼ同様）においても、出力端子２６と電源端子２５との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００４８】
（第３の実施形態）
次に、本発明の第３の実施形態について、電気的構成を示す図３を参照しながら説明する。なお、図３において、図１と同一構成部分については同一符号を付して示し、ここでは異なる構成部分について説明する。
【００４９】
図３において、二点鎖線で示すＩＣ４０のパッケージ内部に、破線で示すチップ４１が封止されている。チップ４１上には、図１に示した回路と同じ回路が形成されているとともに、互いに独立したパッド４２〜４７が形成されている。ＩＣ４０の組立工程におけるワイヤボンディングにより、パッド４２、４３、４６、４７はそれぞれ端子２４、２６、３１、３７に接続され、パッド４４、４５は共に電源端子２５に接続される。ここで、パッド４３は出力用パッドに相当し、パッド４４、４５はそれぞれ第１、第２の電源用パッドに相当する。パッド４３と４４との間にはＭＯＳトランジスタ２８が接続され、パッド４３と４５との間には抵抗２９が接続されている。
【００５０】
本実施形態によれば、ＩＣ４０が基板に実装された実使用状態において、バッテリ２２および負荷２３に対し第１の実施形態と同様の電気的接続状態となるため、異常検出回路３３による異常状態の検出および外付け抵抗の削減について第１の実施形態と同様の作用および効果が得られる。また、ＩＣ４０の組立工程前に実施されるウエハテストにおいて、パッド４３と４４との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００５１】
さらに、ＩＣ４０の端子数は、第１、第２の実施形態で説明したＩＣ２１、ＩＣ３８の端子数と比較して、１チャンネルにつき１つずつ削減することができる。一般に、ＩＣの端子数はパッケージの種類に応じて制限を受けるので、負荷駆動回路に用いる端子数を削減することにより、端子数の不足の問題が生じにくくなり、ＩＣ設計上の自由度が増すとともに製造コストを低減できる。
【００５２】
（第４の実施形態）
図４は、第３の実施形態を変形した第４の実施形態の電気的構成を示している。図４において、ＩＣ４８のパッケージ内に封止されたチップ４９は、出力用パッドとして２つの独立したパッド４３、５０（それぞれ第１、第２の出力用パッドに相当）を備えている。パッド４３とパッド４４との間にはＭＯＳトランジスタ２８が接続され、パッド５０とパッド４４との間には抵抗２９が接続されている。ＩＣ４８の組立工程におけるワイヤボンディングにより、パッド４３、５０は共に出力端子２６に接続される。本実施形態によっても、ＩＣ４８のウエハテストにおいて、パッド４３と４４との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。また、その他の作用および効果についても第３の実施形態と同様となる。
【００５３】
（第５の実施形態）
次に、本発明の第５の実施形態について、電気的構成を示す図５を参照しながら説明する。なお、図５において、図１と同一構成部分については同一符号を付して示し、ここでは異なる構成部分について説明する。
【００５４】
図５に示すＩＣ５１において、出力端子２６と負側の電源端子２５との間には、抵抗２９とＮＰＮ型トランジスタ５２（スイッチ回路に相当）のコレクタ・エミッタ間とが直列に接続されている。開閉制御回路５３は、トランジスタ５２を駆動制御するもので、電源端子２４、２５間に直列接続された抵抗５４、５５からなる分圧回路５６と、その分圧電圧Ｖｄと基準電圧Ｖｅとを比較するコンパレータ５７（比較回路および駆動回路に相当）とから構成されている。コンパレータ５７は、ゲート駆動回路３０と同じく電源電圧ＶＢの供給を受けて動作するようになっており、その非反転入力端子は上記分圧回路５６の分圧点に接続され、その反転入力端子には上記基準電圧Ｖｅが与えられるようになっている。
【００５５】
電源端子２４、２５間に基準電圧Ｖｅに相当する電圧（＝基準電圧Ｖｅ×（Ｒ５４＋Ｒ５５）／Ｒ５５：以下、基準相当電圧と称す）を超える電源電圧ＶＢが印加された実使用状態においては、ゲート駆動回路３０が動作状態になるとともに、分圧電圧Ｖｄが基準電圧Ｖｅよりも高くなり、コンパレータ５７の出力電圧が上昇してトランジスタ５２がオンとなる。その結果、出力端子２６と電源端子２５との間に抵抗２９が直接的に接続された状態とほぼ等価となり、異常検出回路３３による異常状態の検出および外付け抵抗の削減について第１の実施形態と同様の作用および効果が得られる。
【００５６】
一方、電源電圧ＶＢが基準相当電圧よりも低下した場合には、コンパレータ５７の出力電圧が０Ｖになってトランジスタ５２はオフとなり、出力端子２６と電源端子２５との間から抵抗２９が切り離された状態となる。これとともに、ゲート駆動回路３０の動作が停止してＭＯＳトランジスタ２８がオフとなる。トランジスタ５２のトランジスタサイズは、負荷２３を駆動するＭＯＳトランジスタ２８のトランジスタサイズに比べて十分に小さいので、トランジスタ５２のリーク電流はＭＯＳトランジスタ２８のリーク電流に比べ十分に小さい。従って、ＩＣ５１のウエハテストまたはパッケージテストにおいて、出力端子２６と電源端子２５との間にテスト電圧を印加することにより、抵抗２９およびトランジスタ５２の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００５７】
また、ゲート駆動回路３０と開閉制御回路５３とは、ともに電源電圧ＶＢの供給を受けて動作するので、ゲート駆動回路３０が動作可能状態にある期間だけトランジスタ５２がオン状態となる協調した動作が可能となる。さらに、本実施形態によれば、端子数、チップ上のパッド数およびボンディングワイヤ数の何れをも増やす必要がないので、ＩＣ設計上の自由度が増すとともに製造コストの増加を抑えられる。
【００５８】
なお、本実施形態では、コンパレータ５７が直接トランジスタ５２を駆動する構成となっているが、コンパレータ５７の駆動能力が不足する場合には、コンパレータ５７の出力端子とトランジスタ５２のベースとの間に駆動回路（駆動手段）を接続しても良い。
【００５９】
（第６の実施形態）
図６は、第５の実施形態を変形した第６の実施形態の電気的構成を示している。図６に示すＩＣ５８は、図５に示すＩＣ５１からコンパレータ５７を除いた構成となっている。そして、電源電圧ＶＢの供給を受けてゲート駆動回路３０が動作可能状態にある場合に限りトランジスタ５２がオンするように、分圧回路５６の分圧比が決定されている。本実施形態によっても第５の実施形態と同様の作用および効果が得られる。また、コンパレータ５７が除かれた分だけ回路規模を小さくでき、低コスト化が図られる。
【００６０】
（第７の実施形態）
次に、本発明の第７の実施形態について、電気的構成を示す図７を参照しながら説明する。なお、図７において、図５と同一構成部分については同一符号を付して示し、ここでは異なる構成部分について説明する。
【００６１】
図７に示すＩＣ５９において、コンパレータ６０は、ゲート駆動回路３０と同じく電源電圧ＶＢの供給を受けて動作するようになっており、その反転入力端子は分圧回路５６の分圧点に接続され、その非反転入力端子には基準電圧Ｖｅが与えられるようになっている。出力端子２６と電源端子２５との間には、抵抗６１とＮＰＮ型トランジスタ６２のコレクタ・エミッタ間とが直列に接続されている。ＮＰＮ型トランジスタ６３は、上記トランジスタ６２とともにカレントミラー回路を構成しており、定電流発生回路６４から一定電流が供給されるようになっている。この定電流発生回路６４は、電源電圧ＶＢとは別の電源電圧の供給を受けて動作する。カレントミラー回路の共通ベース線と電源端子２５との間にはＮＰＮ型トランジスタ６５のコレクタ・エミッタ間が接続され、トランジスタ６５のベースは上記コンパレータ６０の出力端子に接続されている。
【００６２】
ここで、分圧回路５６、コンパレータ６０およびトランジスタ６５により電流制御回路６６が構成され、さらに、この電流制御回路６６、定電流発生回路６４およびカレントミラー回路により定電流回路６７が構成されている。
【００６３】
電源端子２４、２５間に基準相当電圧を超える電源電圧ＶＢが印加されると、コンパレータ６０の出力電圧が０Ｖに低下してトランジスタ６５がオフ状態となる。そして、カレントミラー回路のトランジスタ６２には、定電流発生回路６４の電流値に応じた一定電流が流れる。この状態で例えば負荷２３が断線すると、トランジスタ６２のコレクタ電位が低下して出力電圧Ｖｏはほぼ０Ｖになる。従って、異常検出回路３３は、出力電圧Ｖｏに基づいて断線、短絡などの異常状態を確実に検出することが可能となる。
【００６４】
一方、電源電圧ＶＢが上記基準相当電圧よりも低下した場合には、トランジスタ６５がオンとなってカレントミラー回路の共通ベース線が０Ｖになり、トランジスタ６２はオフ状態となる。また、トランジスタ６２のトランジスタサイズは、負荷２３を駆動するＭＯＳトランジスタ２８のトランジスタサイズに比べて十分に小さいので、トランジスタ６２のリーク電流はＭＯＳトランジスタ２８のリーク電流に比べ十分に小さい。従って、ウエハテストおよびパッケージテストにおいて出力端子２６と電源端子２５との間にテスト電圧を印加することにより、定電流回路６７の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００６５】
さらに、本実施形態では、負荷２３の種類等に応じてトランジスタ６２に流れる電流値を決めることができる。例えば、負荷２３が発光ダイオードの場合には、わずかな電流が流れても暗灯してしまう。このような場合には、定電流値を十分に小さい値に設定することにより暗灯を防止できる。なお、出力端子２６とトランジスタ６２との間に接続された抵抗６１は、第１ないし第６の実施形態における抵抗２９とは異なり、出力端子２６を介して外部から侵入する静電気に対しトランジスタ６２を保護する機能を持っている。従って、静電気の侵入の虞がないような場合には抵抗６１を除くことができる。
【００６６】
（第８の実施形態）
図８は、第７の実施形態を変形した第８の実施形態の電気的構成を示している。図８に示すＩＣ６８は、図７に示すＩＣ５９から電流制御回路６６を除いた構成となっており、定電流発生回路６４は、電源電圧ＶＢの供給を受けて定電流動作するようになっている。ここで、定電流発生回路６４とトランジスタ６２、６３からなるカレントミラー回路とにより定電流回路６９が構成される。
【００６７】
定電流発生回路６４は、その出力部がカレントミラー回路から構成されている。そして、定電流回路６９は、電源電圧ＶＢが（トランジスタ６３のＶＢＥ＋定電流発生回路６４を構成するカレントミラー回路のＶＣＥ）よりも高い場合にあっては定電流動作を行い、低い場合にあっては定電流動作を停止する。従って、本実施形態によっても、ＩＣ６８の実使用状態およびテスト実施時においてそれぞれ第７の実施形態と同様の効果を得ることができる。また、ＩＣ６８は、ＩＣ５９から電流制御回路６６を除いた構成となっているので、特に多チャンネル構成の場合にチップ面積を縮小でき、低コスト化が図られる。
【００６８】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態において、負荷駆動回路を構成するスイッチング素子としてＭＯＳトランジスタ２８を用いたが、これに替えてバイポーラトランジスタを用いても良い。また、各実施形態において、Ｎチャネル型のＭＯＳトランジスタ２８をロウサイドスイッチの回路形態に接続したが、これに替えてＰチャネル型のＭＯＳトランジスタをハイサイドスイッチの回路形態に接続しても良い。
第５、第６の実施形態におけるトランジスタ５２および第７、第８の実施形態におけるトランジスタ６２、６３は、Ｎチャネル型ＭＯＳトランジスタにより構成しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＩＣの電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【図４】本発明の第４の実施形態を示す図１相当図
【図５】本発明の第５の実施形態を示す図１相当図
【図６】本発明の第６の実施形態を示す図１相当図
【図７】本発明の第７の実施形態を示す図１相当図
【図８】本発明の第８の実施形態を示す図１相当図
【図９】従来技術を示す図１相当図
【符号の説明】
２１、３８、４０、４８、５１、５８、５９、６８はＩＣ（集積回路装置）、２２はバッテリ（外部電源）、２３は負荷（外部負荷）、２５は電源端子（第１の電源端子）、２６は出力端子（第１の出力端子）、２７は電源端子（第２の電源端子）、２８はＭＯＳトランジスタ（スイッチング素子）、２９は抵抗（インピーダンス回路）、３０はゲート駆動回路（駆動制御回路）、３３は異常検出回路、３９は出力端子（第２の出力端子）、４１、４９はチップ、４３はパッド （第１の出力用パッド）、４４はパッド（第１の電源用パッド）、４５はパッド（第２の電源用パッド）、５０はパッド（第２の出力用パッド）、５２はトランジスタ（スイッチ回路）、５３は開閉制御回路、５６は分圧回路、５７はコンパレータ（比較回路、駆動回路）、６４は定電流発生回路、６６は電流制御回路、６７、６９は定電流回路である。
【発明の属する技術分野】
本発明は、出力端子の電圧に基づいて短絡、断線などの異常状態を検出する異常検出回路を備えた集積回路装置に関する。
【０００２】
【従来の技術】
この種の集積回路装置（ＩＣ）の従来構成について、電気的構成を示す図９を参照しながら説明する。車載制御機器に使用されるＩＣ１は、外部電源２（バッテリ）から負荷３（例えばソレノイド）に流れる電流を通断電する負荷駆動回路を備えたＩＣで、その出力端子４と電源端子５との間にスイッチング素子であるＭＯＳトランジスタ６が接続されている。ゲート駆動回路７は、電源端子８、５間に与えられる上記外部電源２の電圧ＶＢにより動作し、入力端子９を介してＣＰＵ１０から与えられる指令信号Ｓａに従って、上記ＭＯＳトランジスタ６をオンオフ駆動するようになっている。
【０００３】
異常検出回路１１は、基準電圧Ｖｒを生成する分圧抵抗１２、１３と、生成された基準電圧Ｖｒと出力端子４の電圧Ｖｏ（出力電圧Ｖｏ）とを比較するコンパレータ１４とから構成されている。コンパレータ１４から出力される比較信号Ｓｃは、端子１５を介して上記ＣＰＵ１０に与えられるようになっている。ＩＣ１は基板上に実装されて用いられ、その基板上においてＩＣ１の出力端子４と電源端子５との間には外付けの抵抗１６が接続されている。
【０００４】
さて、負荷３およびＭＯＳトランジスタ６が正常の場合、ＭＯＳトランジスタ６がオンすると、出力電圧Ｖｏはほぼ０Ｖとなり、比較信号ＳｃはＬレベルになる。また、ＭＯＳトランジスタ６がオフすると、出力電圧Ｖｏは電源電圧ＶＢにほぼ等しくなり、比較信号ＳｃはＨレベルになる。
【０００５】
これに対し、負荷３の両端子間が短絡した異常状態の場合においては、ＭＯＳトランジスタ６のオンオフ状態にかかわらず、出力電圧Ｖｏは電源電圧ＶＢに等しくなり、比較信号Ｓｃは常にＨレベルとなる。また、負荷３が断線した異常状態の場合においては、ＭＯＳトランジスタ６のオンオフ状態にかかわらず出力電圧Ｖｏは０Ｖとなり、比較信号Ｓｃは常にＬレベルとなる。ＭＯＳトランジスタ６のオフ状態において出力電圧Ｖｏが０Ｖになるのは、抵抗１６が出力端子４の電位を電源端子５の電位（０Ｖ）に固定するように作用するためである。その結果、ＣＰＵ１０は、指令信号Ｓａと比較信号Ｓｃとに基づいて負荷３の異常を検出できる。なお、ＭＯＳトランジスタ６の異常状態についてもほぼ同様にして検出できる。
【０００６】
【発明が解決しようとする課題】
ところで、上述したように、基板上に実装された抵抗１６は、負荷３の断線異常時等において出力端子４の電位を固定するために必要不可欠なものである。また、図９には１チャンネル分の負荷駆動回路のみを示したが、例えば実際の車載用のＩＣ１等においては駆動すべき負荷３（ソレノイドに限らずリレーコイルやランプ負荷など）が多数存在し、一つのＩＣ１は複数例えば３０チャンネル分の負荷駆動回路を備えている。その結果、基板上には、ＩＣ１の他にそのチャンネル数に等しい数の抵抗１６が実装されることになり、部品コストの上昇や基板面積の増大を招いてしまう。
【０００７】
この問題を回避するためには、抵抗１６をＩＣ１に内蔵することが考えられるが、上述のＩＣ１においては以下の理由により内蔵することができなかった。すなわち、一般にＩＣに作り込まれたトランジスタ特に上記負荷駆動回路を構成するような比較的電流容量の大きいトランジスタに対しては、ウエハテストおよびパッケージテストにおいて所定のテスト電圧が印加され、そのドレイン・ソース間のリーク電流の測定が行われる。
【０００８】
外付けの抵抗１６に代えてＩＣ１に抵抗１７（図９において破線で示す）を内蔵した構成の場合、ＩＣ１の外部から出力端子４と電源端子５とを介して測定される電流は、ＭＯＳトランジスタ６のドレイン・ソース間のリーク電流と抵抗１７に流れる電流との合成電流となる。しかも、上記テスト電圧が印加された状態では、ＭＯＳトランジスタ６のリーク電流（例えば１μＡ以下）は、抵抗１７に流れる電流（例えば１００μＡ）よりもはるかに小さいため、ＭＯＳトランジスタ６のリーク電流の測定は困難となる。このため、ウエハテストおよびパッケージテストをパスしたＩＣ１に対し、基板上において抵抗１６を外付けせざるを得なかった。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、出力端子の電圧に基づいて外部負荷等の異常状態を検出するために不可欠となる回路を内蔵するとともに、その出力端子に接続された内部のスイッチング素子のリーク電流を正確に測定できる集積回路を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載した手段によれば、実際の使用状態において外部負荷が接続される出力端子と外部電源が接続される第２の電源端子との間にインピーダンス回路が接続されているので、外部負荷が断線したような場合であってもそのインピーダンス回路により出力端子の電位が一定電位に固定される。これにより、異常検出回路は、監視される出力端子の電圧に基づいて断線、短絡などの異常状態を確実に検出することが可能となる。
【００１１】
この場合、上記インピーダンス回路は当該集積回路装置に内蔵されているので、基板上にインピーダンス回路を付加する必要がない。このため、特に集積回路装置が多数の外部負荷を駆動する多チャンネル構成の場合には、従来構成の場合と比較してチャンネル数に等しい数の外付けインピーダンス回路部品を削減することができ、部品コストを低減できる。さらに、その削減される部品の面積分だけ基板面積を縮小することができるので、基板コストの低減や本集積回路装置を採用した機器の小形化が図られる。
【００１２】
また、本集積回路装置は、出力端子と第１の電源端子との間にスイッチング素子が接続され、出力端子と第２の電源端子との間に上記インピーダンス回路が接続されているので、これらスイッチング素子とインピーダンス回路とは外部から端子を介して見た場合独立した回路構成となっている。そして、本集積回路装置を基板上に実装した状態において初めて第１の電源端子と第２の電源端子とがパターン等により接続された状態となる。従って、集積回路装置のパッケージテストにおいて、出力端子と第１の電源端子との間にテスト電圧を印加することにより、スイッチング素子のリーク電流のみを正確に測定することが可能となる。なお、本手段で言う「端子」とは、パッケージのリードのみならずチップ上に形成されたパッドをも意味するものである。従って、ウエハテストについても、パッケージテストと同様にして正確な測定が可能となる。
【００１３】
請求項２に記載した手段は、請求項１に記載した手段に対し、電源端子ではなく出力端子を第１および第２の独立した端子構成とした点が異なる。本手段によっても、請求項１に記載した手段と同様の作用および効果が得られる。
【００１４】
請求項３に記載した手段によれば、実際の使用状態において、出力端子を介して外部負荷が接続される出力用パッドと電源端子を介して外部電源が接続される第２の電源用パッドとの間にインピーダンス回路が接続されることになるので、異常検出回路は、請求項１に記載した手段と同様にして断線、短絡などの異常状態を確実に検出することが可能となる。この場合、インピーダンス回路はチップ上に形成されているので、請求項１に記載した手段と同様にして外付けインピーダンス回路部品を削減でき、部品コストを低減できるとともに基板面積を縮小できる。
【００１５】
また、本集積回路装置は、チップ上において、出力用パッドと第１の電源用パッドとの間にスイッチング素子が形成され、出力用パッドと第２の電源用パッドとの間にインピーダンス回路が形成されているので、これらスイッチング素子とインピーダンス回路とはチップの外部からパッドを介して見た場合独立した回路構成となる。そして、チップの各パッドとパッケージの各端子との間をワイヤボンディングすることにより初めて第１の電源用パッドと第２の電源用パッドとがボンディングワイヤを介して接続された状態となる。従って、ワイヤボンディング前に実施されるウエハテストにおいて、出力用パッドと第１の電源用パッドとの間にテスト電圧を印加することにより、スイッチング素子のリーク電流のみを正確に測定することが可能となる。
【００１６】
請求項４に記載した手段は、請求項３に記載した手段に対し、電源用パッドではなく出力用パッドを第１および第２の独立した構成とした点が異なる。本手段によっても、請求項３に記載した手段と同様の作用および効果が得られる。
【００１７】
請求項５に記載した手段によれば、実際の使用状態つまりスイッチング素子を駆動制御する駆動制御回路に動作用電源電圧が供給されている状態で、開閉制御回路によりスイッチ回路が閉じられ、出力端子と電源端子との間にインピーダンス回路が接続された状態となる。従って、実際の使用状態において出力端子の電位が不定となることがなく、断線、短絡などの異常状態を確実に検出することが可能となる。
【００１８】
一方、駆動制御回路に動作用電源電圧が供給されていない場合例えば集積回路装置のウエハテストまたはパッケージテストの場合には、開閉制御回路によりスイッチ回路が開かれ、出力端子と電源端子との間からインピーダンス回路が切り離された状態となる。従って、出力端子と電源端子との間にテスト電圧を印加することにより、スイッチング素子のリーク電流のみを正確に測定することが可能となる。
【００１９】
請求項６に記載した手段によれば、開閉制御回路は、駆動制御回路に供給される動作用電源電圧が基準電圧以上である場合にスイッチ回路を閉状態に制御するので、動作用電源電圧に応じたインピーダンス回路の接続と切り離しとが正確に行われる。この具体的な手段として、請求項７、８に記載した手段がある。
【００２０】
請求項７に記載した手段によれば、上記スイッチ回路はトランジスタから構成され、比較回路は動作用電源電圧の分圧電圧と基準電圧とを比較する。そして、その比較信号に応じて駆動回路が上記トランジスタをオンオフ駆動する。
【００２１】
請求項８に記載した手段によれば、上記スイッチ回路はトランジスタから構成され、開閉制御回路は、動作用電源電圧の分圧電圧をそのトランジスタの制御端子に直接的に印加するので、請求項７に記載した手段に比べ回路構成が簡単になる。
【００２２】
請求項９に記載した手段によれば、インピーダンス回路は抵抗素子であるため、出力電圧の変化に対して過渡的な電圧や電流が生じることがなく、ＩＣ化も容易となる。
【００２３】
請求項１０に記載した手段によれば、出力端子と電源端子との間に接続された定電流回路は、実際の使用状態つまり駆動制御回路にその駆動制御動作に必要な動作用電源電圧が供給されている場合にのみ定電流動作を行う。定電流回路が定電流動作を行っている場合には、出力端子の電位が不定となることがなく、異常検出回路は、監視される出力端子の電圧に基づいて断線、短絡などの異常状態を確実に検出することが可能となる。また、スイッチング素子がオフ状態の場合、外部負荷には定電流が流れるので、この定電流値を小さく設定することにより例えば外部負荷である発光ダイオードの暗灯を防止することができる。
【００２４】
一方、駆動制御回路に動作用電源電圧が供給されないウエハテストまたはパッケージテストの場合には、定電流回路が定電流動作を停止する。これにより、出力端子と電源端子との間にテスト電圧を印加しても定電流回路に電流が流れることはなく、スイッチング素子のリーク電流のみを正確に測定することが可能となる。この具体的な手段として、請求項１１、１２に記載した手段がある。
【００２５】
請求項１１に記載した手段によれば、定電流発生回路は動作用電源電圧の供給を受けた状態でカレントミラー回路の入力側トランジスタに定電流を出力し、それに応じてカレントミラー回路の出力側トランジスタが出力端子と電源端子との間において定電流動作を行う。
【００２６】
請求項１２に記載した手段によれば、定電流発生回路（請求項１１に記載した手段と異なり動作用電源電圧以外の電圧により動作するものであっても良い）は、カレントミラー回路の入力側トランジスタに定電流を出力し、それに応じてカレントミラー回路の出力側トランジスタが出力端子と電源端子との間において定電流動作を行う。そして、電流制御回路は、動作用電源電圧が基準電圧以下である場合に、カレントミラー回路の共通制御端子に電流出力停止信号を与えてカレントミラー回路の定電流動作を停止させる。
【００２７】
請求項１３に記載した手段によれば、定電流回路を備える構成において、出力端子と定電流回路との間に抵抗素子が接続されているので、出力端子を介して外部から侵入する静電気から定電流回路を保護できる。
【００２８】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について、車両に搭載された場合の電気的構成を示す図１を参照しながら説明する。車載制御機器に使用されるＩＣ２１（集積回路装置に相当）は、バッテリ２２（外部電源に相当）から負荷２３（外部負荷に相当）に流れる電流を通断電する負荷駆動回路を備えたＩＣである。負荷２３は、電磁弁のソレノイドコイル、リレーコイル、ランプ、発光ダイオードなどであって、ＩＣ２１は同時に複数の負荷２３を駆動できるように複数チャンネルの負荷駆動回路を備えている。ただし、図１には１チャンネル分の負荷駆動回路のみが示されている。
【００２９】
ＩＣ２１は、車載制御機器内に配設されている基板（図示せず）上にはんだ付けによって実装されている。この状態で、ＩＣ２１の正側の電源端子２４、負側の電源端子２５（第１の電源端子に相当）には、それぞれバッテリ２２の正側端子、負側端子が接続され、バッテリ２２の正側端子とＩＣ２１の出力端子２６との間には上記負荷２３が接続されている。また、第２の電源端子としての負側の電源端子２７は、基板に形成されたパターンを介して電源端子２５と接続されている。
【００３０】
出力端子２６と電源端子２５との間にはロウサイドスイッチとして機能するＮチャネル型ＭＯＳトランジスタ２８（スイッチング素子に相当）が接続され、出力端子２６と電源端子２７との間には、負荷２３の断線時に出力端子２６の電位が不定になることを防止するための抵抗２９（インピーダンス回路に相当）が接続されている。プルダウン用の抵抗２９の抵抗値は、負荷２３のインピーダンス値に比べ十分に大きく設定されているので、その電力損失は十分に小さくなる。ここで、バッテリ２２、負荷２３およびＭＯＳトランジスタ２８からなる電流経路が、本発明でいう負荷通電経路に相当する。
【００３１】
ゲート駆動回路３０（駆動制御回路に相当）は、電源端子２４、２５間に与えられる上記バッテリ２２の電圧ＶＢの供給を受けて動作し、入力端子３１を介してＣＰＵ３２から与えられる指令信号Ｓａに従って、ＭＯＳトランジスタ２８をオンオフ駆動するようになっている。ＣＰＵ３２は、ＩＣ２１と同一基板上に実装されているが、別基板上に実装されていても良い。
【００３２】
異常検出回路３３は、電源端子２４、２５間に接続された分圧用の抵抗３４、３５と、この分圧回路により生成された基準電圧Ｖｒと出力端子２６の電圧Ｖｏ（出力電圧Ｖｏ）とを比較するコンパレータ３６とから構成されている。コンパレータ３６は、電源電圧ＶＢの供給を受けて動作するようになっており、その非反転入力端子は出力端子２６に接続され、反転入力端子は抵抗３４と３５との共通接続点（分圧点）に接続されている。また、コンパレータ３６の出力端子から出力される比較信号Ｓｃは、端子３７を介して上記ＣＰＵ３２に与えられるようになっている。
【００３３】
次に、ＩＣ２１を搭載した基板が配設された車載制御機器にバッテリ２２と負荷２３とが接続され、ＩＣ２１がＣＰＵ３２からの指令信号Ｓａに従って負荷２３を駆動している実使用状態での動作を、以下の（１）〜（５）に場合分けして説明する。
【００３４】
（１）負荷２３が正常の場合
ゲート駆動回路３０は、ＣＰＵ３２からオン指令信号Ｓａ（ＯＮ）を入力すると、ＭＯＳトランジスタ２８のゲートに対し、そのしきい値電圧Ｖｔｈよりも高いゲート電圧を出力する。その結果、ＭＯＳトランジスタ２８はオン状態となって負荷２３に電流が流れ、出力電圧Ｖｏはほぼ０Ｖとなる。この時、出力電圧Ｖｏは基準電圧Ｖｒよりも低くなるので、コンパレータ３６から出力される比較信号ＳｃはＬレベルになる。
【００３５】
一方、ゲート駆動回路３０は、ＣＰＵ３２からオフ指令信号Ｓａ（ＯＦＦ） を入力すると、ＭＯＳトランジスタ２８のゲートに対し０Ｖのゲート電圧を出力する。その結果、ＭＯＳトランジスタ２８はオフ状態となって負荷２３に流れる電流が遮断され、出力電圧Ｖｏは電源電圧ＶＢにほぼ等しくなる。この時、出力電圧Ｖｏは基準電圧Ｖｒよりも高くなるので、コンパレータ３６から出力される比較信号ＳｃはＨレベルになる。
【００３６】
（２）負荷２３の両端子間が短絡した場合
ＭＯＳトランジスタ２８のオンオフ状態にかかわらず、出力電圧Ｖｏは電源電圧ＶＢにほぼ等しくなり、比較信号Ｓｃは常にＨレベルとなる。そこで、ＣＰＵ３２は、ＭＯＳトランジスタ２８にオン指令信号Ｓａ（ＯＮ）を出力しているにもかかわらずＨレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちにＭＯＳトランジスタ２８をオフ駆動するとともに適切な保護処理を実行する。
【００３７】
（３）負荷２３が断線した場合
ＭＯＳトランジスタ２８のオンオフ状態にかかわらず出力電圧Ｖｏは０Ｖとなり、比較信号Ｓｃは常にＬレベルとなる。ＭＯＳトランジスタ２８のオフ状態において出力電圧Ｖｏが０Ｖになるのは、抵抗２９が出力端子２６の電位を電源端子２５の電位（０Ｖ）に固定するように作用するためである。ＣＰＵ３２は、ＭＯＳトランジスタ２８のオフ指令信号Ｓａ（ＯＦＦ） を出力しているにもかかわらずＬレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちに適切な保護処理を実行する。
【００３８】
（４）ＭＯＳトランジスタ２８のドレイン・ソース間が短絡した場合
出力電圧Ｖｏは常に０Ｖとなり、比較信号ＳｃはＬレベルとなる。ＣＰＵ３２は、上記（３）の場合と同様に、ＭＯＳトランジスタ２８のオフ指令信号Ｓａ（ＯＦＦ） を出力しているにもかかわらずＬレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちに適切な保護処理を実行する。
【００３９】
（５）ＭＯＳトランジスタ２８のドレイン・ソース間が通電不能の場合
出力電圧Ｖｏは常に電源電圧ＶＢにほぼ等しくなり、比較信号ＳｃはＨレベルとなる。ＣＰＵ３２は、上記（２）の場合と同様に、ＭＯＳトランジスタ２８にオン指令信号Ｓａ（ＯＮ）を出力しているにもかかわらずＨレベルの比較信号Ｓｃを入力した場合には、異常が発生したと判断し直ちにＭＯＳトランジスタ２８をオフ駆動するとともに適切な保護処理を実行する。
【００４０】
続いて、ＩＣ２１の製造工程において実施されるＭＯＳトランジスタ２８のリークテストについて説明する。
一般に、ＩＣの製造工程においては、ウエハ処理工程の後にウエハテストが実施され、その後、ダイシング、ボンディング、封止などからなる組立工程を経てパッケージテスト（出荷テスト）が実施される。ウエハテストやパッケージテストでは、テスト項目の一つとして、負荷駆動回路を構成するような比較的電流容量の大きいトランジスタ（本実施形態の場合ＭＯＳトランジスタ２８）に対し所定のテスト電圧が印加され、そのドレイン・ソース間のリーク電流の測定が行われる。
【００４１】
本実施形態のＩＣ２１の場合、ＭＯＳトランジスタ２８のソースが接続された端子２５と抵抗２９が接続された端子２７とは独立した端子構造となっているので、ＩＣ２１が基板上に実装される前の状態例えばパッケージテストの実施段階において、端子２５と２７とは電気的に分離されている。従って、出力端子２６と電源端子２５との間にテスト電圧を印加した場合、ＩＣ１の外部から端子２６、２５を介して測定される電流は、ＭＯＳトランジスタ２８のドレイン・ソース間のリーク電流のみとなる。
【００４２】
また、チップ上に、ワイヤボンディングにより端子２５、２６、２７にそれぞれ接続される３つの独立したパッドが設けられている場合には、ウエハテストにおいても、出力端子２６に対応するパッドと電源端子２５に対応するパッドとの間にテスト電圧を印加することにより、同様にしてＭＯＳトランジスタ２８のドレイン・ソース間のリーク電流のみを測定可能となる。
【００４３】
以上説明したように、本実施形態によれば、ＩＣ２１の実使用状態において基板のパターンにより電源端子２５と２７とが接続され、出力端子２６と電源端子２７（バッテリ２２の負側端子）との間にプルダウン用の抵抗２９が接続されるので、負荷２３が断線したような場合であっても抵抗２９により出力端子２６の電位が一定電位（０Ｖ）に固定される。これにより、異常検出回路３３は、出力電圧Ｖｏに基づいて断線、短絡などの異常状態を確実に検出することが可能となる。
【００４４】
この場合、抵抗２９はＩＣ２１に内蔵されているので、基板上に外付け抵抗を実装する必要がない。このため、車載装置など特にＩＣ２１に内蔵される負荷駆動回路のチャンネル数が多い場合には、従来構成の場合と比較してチャンネル数に等しい数の外付け抵抗を削減することができ、部品コストを低減できる。さらに、その削減される部品の面積分だけ基板面積を縮小することができるので、基板コストの低減やＩＣ２１を採用した車載制御機器自体の小形化が図られる。
【００４５】
また、ＩＣ２１は、ＭＯＳトランジスタ２８のソースが接続された端子２５と抵抗２９が接続された端子２７とが独立した端子構造となっており、ＩＣ２１を基板上に実装した状態において初めて端子２５と２７とがパターンにより接続された状態となる。従って、ＩＣ２１のパッケージテスト（ウエハテストもほぼ同様）において、出力端子２６と電源端子２５との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００４６】
（第２の実施形態）
図２は、第１の実施形態を変形した第２の実施形態の電気的構成を示している。図２に示すＩＣ３８は、上述したＩＣ２１とは異なり２つの独立した出力端子２６、３９（それぞれ第１、第２の出力端子に相当）を備えている。出力端子２６と電源端子２５との間にはＭＯＳトランジスタ２８が接続され、出力端子３９と電源端子２５との間には抵抗２９が接続されている。ＩＣ３８は、図示しない基板上に実装されている。この実装状態において、出力端子２６と３９とは基板に形成されたパターンを介して接続されている。
【００４７】
上記構成によれば、実使用状態において第１の実施形態と同じ電気的接続状態となるため、第１の実施形態と同様の作用および効果が得られる。また、ＩＣ３８のパッケージテスト（ウエハテストもほぼ同様）においても、出力端子２６と電源端子２５との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００４８】
（第３の実施形態）
次に、本発明の第３の実施形態について、電気的構成を示す図３を参照しながら説明する。なお、図３において、図１と同一構成部分については同一符号を付して示し、ここでは異なる構成部分について説明する。
【００４９】
図３において、二点鎖線で示すＩＣ４０のパッケージ内部に、破線で示すチップ４１が封止されている。チップ４１上には、図１に示した回路と同じ回路が形成されているとともに、互いに独立したパッド４２〜４７が形成されている。ＩＣ４０の組立工程におけるワイヤボンディングにより、パッド４２、４３、４６、４７はそれぞれ端子２４、２６、３１、３７に接続され、パッド４４、４５は共に電源端子２５に接続される。ここで、パッド４３は出力用パッドに相当し、パッド４４、４５はそれぞれ第１、第２の電源用パッドに相当する。パッド４３と４４との間にはＭＯＳトランジスタ２８が接続され、パッド４３と４５との間には抵抗２９が接続されている。
【００５０】
本実施形態によれば、ＩＣ４０が基板に実装された実使用状態において、バッテリ２２および負荷２３に対し第１の実施形態と同様の電気的接続状態となるため、異常検出回路３３による異常状態の検出および外付け抵抗の削減について第１の実施形態と同様の作用および効果が得られる。また、ＩＣ４０の組立工程前に実施されるウエハテストにおいて、パッド４３と４４との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００５１】
さらに、ＩＣ４０の端子数は、第１、第２の実施形態で説明したＩＣ２１、ＩＣ３８の端子数と比較して、１チャンネルにつき１つずつ削減することができる。一般に、ＩＣの端子数はパッケージの種類に応じて制限を受けるので、負荷駆動回路に用いる端子数を削減することにより、端子数の不足の問題が生じにくくなり、ＩＣ設計上の自由度が増すとともに製造コストを低減できる。
【００５２】
（第４の実施形態）
図４は、第３の実施形態を変形した第４の実施形態の電気的構成を示している。図４において、ＩＣ４８のパッケージ内に封止されたチップ４９は、出力用パッドとして２つの独立したパッド４３、５０（それぞれ第１、第２の出力用パッドに相当）を備えている。パッド４３とパッド４４との間にはＭＯＳトランジスタ２８が接続され、パッド５０とパッド４４との間には抵抗２９が接続されている。ＩＣ４８の組立工程におけるワイヤボンディングにより、パッド４３、５０は共に出力端子２６に接続される。本実施形態によっても、ＩＣ４８のウエハテストにおいて、パッド４３と４４との間にテスト電圧を印加することにより、抵抗２９の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。また、その他の作用および効果についても第３の実施形態と同様となる。
【００５３】
（第５の実施形態）
次に、本発明の第５の実施形態について、電気的構成を示す図５を参照しながら説明する。なお、図５において、図１と同一構成部分については同一符号を付して示し、ここでは異なる構成部分について説明する。
【００５４】
図５に示すＩＣ５１において、出力端子２６と負側の電源端子２５との間には、抵抗２９とＮＰＮ型トランジスタ５２（スイッチ回路に相当）のコレクタ・エミッタ間とが直列に接続されている。開閉制御回路５３は、トランジスタ５２を駆動制御するもので、電源端子２４、２５間に直列接続された抵抗５４、５５からなる分圧回路５６と、その分圧電圧Ｖｄと基準電圧Ｖｅとを比較するコンパレータ５７（比較回路および駆動回路に相当）とから構成されている。コンパレータ５７は、ゲート駆動回路３０と同じく電源電圧ＶＢの供給を受けて動作するようになっており、その非反転入力端子は上記分圧回路５６の分圧点に接続され、その反転入力端子には上記基準電圧Ｖｅが与えられるようになっている。
【００５５】
電源端子２４、２５間に基準電圧Ｖｅに相当する電圧（＝基準電圧Ｖｅ×（Ｒ５４＋Ｒ５５）／Ｒ５５：以下、基準相当電圧と称す）を超える電源電圧ＶＢが印加された実使用状態においては、ゲート駆動回路３０が動作状態になるとともに、分圧電圧Ｖｄが基準電圧Ｖｅよりも高くなり、コンパレータ５７の出力電圧が上昇してトランジスタ５２がオンとなる。その結果、出力端子２６と電源端子２５との間に抵抗２９が直接的に接続された状態とほぼ等価となり、異常検出回路３３による異常状態の検出および外付け抵抗の削減について第１の実施形態と同様の作用および効果が得られる。
【００５６】
一方、電源電圧ＶＢが基準相当電圧よりも低下した場合には、コンパレータ５７の出力電圧が０Ｖになってトランジスタ５２はオフとなり、出力端子２６と電源端子２５との間から抵抗２９が切り離された状態となる。これとともに、ゲート駆動回路３０の動作が停止してＭＯＳトランジスタ２８がオフとなる。トランジスタ５２のトランジスタサイズは、負荷２３を駆動するＭＯＳトランジスタ２８のトランジスタサイズに比べて十分に小さいので、トランジスタ５２のリーク電流はＭＯＳトランジスタ２８のリーク電流に比べ十分に小さい。従って、ＩＣ５１のウエハテストまたはパッケージテストにおいて、出力端子２６と電源端子２５との間にテスト電圧を印加することにより、抵抗２９およびトランジスタ５２の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００５７】
また、ゲート駆動回路３０と開閉制御回路５３とは、ともに電源電圧ＶＢの供給を受けて動作するので、ゲート駆動回路３０が動作可能状態にある期間だけトランジスタ５２がオン状態となる協調した動作が可能となる。さらに、本実施形態によれば、端子数、チップ上のパッド数およびボンディングワイヤ数の何れをも増やす必要がないので、ＩＣ設計上の自由度が増すとともに製造コストの増加を抑えられる。
【００５８】
なお、本実施形態では、コンパレータ５７が直接トランジスタ５２を駆動する構成となっているが、コンパレータ５７の駆動能力が不足する場合には、コンパレータ５７の出力端子とトランジスタ５２のベースとの間に駆動回路（駆動手段）を接続しても良い。
【００５９】
（第６の実施形態）
図６は、第５の実施形態を変形した第６の実施形態の電気的構成を示している。図６に示すＩＣ５８は、図５に示すＩＣ５１からコンパレータ５７を除いた構成となっている。そして、電源電圧ＶＢの供給を受けてゲート駆動回路３０が動作可能状態にある場合に限りトランジスタ５２がオンするように、分圧回路５６の分圧比が決定されている。本実施形態によっても第５の実施形態と同様の作用および効果が得られる。また、コンパレータ５７が除かれた分だけ回路規模を小さくでき、低コスト化が図られる。
【００６０】
（第７の実施形態）
次に、本発明の第７の実施形態について、電気的構成を示す図７を参照しながら説明する。なお、図７において、図５と同一構成部分については同一符号を付して示し、ここでは異なる構成部分について説明する。
【００６１】
図７に示すＩＣ５９において、コンパレータ６０は、ゲート駆動回路３０と同じく電源電圧ＶＢの供給を受けて動作するようになっており、その反転入力端子は分圧回路５６の分圧点に接続され、その非反転入力端子には基準電圧Ｖｅが与えられるようになっている。出力端子２６と電源端子２５との間には、抵抗６１とＮＰＮ型トランジスタ６２のコレクタ・エミッタ間とが直列に接続されている。ＮＰＮ型トランジスタ６３は、上記トランジスタ６２とともにカレントミラー回路を構成しており、定電流発生回路６４から一定電流が供給されるようになっている。この定電流発生回路６４は、電源電圧ＶＢとは別の電源電圧の供給を受けて動作する。カレントミラー回路の共通ベース線と電源端子２５との間にはＮＰＮ型トランジスタ６５のコレクタ・エミッタ間が接続され、トランジスタ６５のベースは上記コンパレータ６０の出力端子に接続されている。
【００６２】
ここで、分圧回路５６、コンパレータ６０およびトランジスタ６５により電流制御回路６６が構成され、さらに、この電流制御回路６６、定電流発生回路６４およびカレントミラー回路により定電流回路６７が構成されている。
【００６３】
電源端子２４、２５間に基準相当電圧を超える電源電圧ＶＢが印加されると、コンパレータ６０の出力電圧が０Ｖに低下してトランジスタ６５がオフ状態となる。そして、カレントミラー回路のトランジスタ６２には、定電流発生回路６４の電流値に応じた一定電流が流れる。この状態で例えば負荷２３が断線すると、トランジスタ６２のコレクタ電位が低下して出力電圧Ｖｏはほぼ０Ｖになる。従って、異常検出回路３３は、出力電圧Ｖｏに基づいて断線、短絡などの異常状態を確実に検出することが可能となる。
【００６４】
一方、電源電圧ＶＢが上記基準相当電圧よりも低下した場合には、トランジスタ６５がオンとなってカレントミラー回路の共通ベース線が０Ｖになり、トランジスタ６２はオフ状態となる。また、トランジスタ６２のトランジスタサイズは、負荷２３を駆動するＭＯＳトランジスタ２８のトランジスタサイズに比べて十分に小さいので、トランジスタ６２のリーク電流はＭＯＳトランジスタ２８のリーク電流に比べ十分に小さい。従って、ウエハテストおよびパッケージテストにおいて出力端子２６と電源端子２５との間にテスト電圧を印加することにより、定電流回路６７の影響を受けることなくＭＯＳトランジスタ２８のリーク電流のみを正確に測定することが可能となる。
【００６５】
さらに、本実施形態では、負荷２３の種類等に応じてトランジスタ６２に流れる電流値を決めることができる。例えば、負荷２３が発光ダイオードの場合には、わずかな電流が流れても暗灯してしまう。このような場合には、定電流値を十分に小さい値に設定することにより暗灯を防止できる。なお、出力端子２６とトランジスタ６２との間に接続された抵抗６１は、第１ないし第６の実施形態における抵抗２９とは異なり、出力端子２６を介して外部から侵入する静電気に対しトランジスタ６２を保護する機能を持っている。従って、静電気の侵入の虞がないような場合には抵抗６１を除くことができる。
【００６６】
（第８の実施形態）
図８は、第７の実施形態を変形した第８の実施形態の電気的構成を示している。図８に示すＩＣ６８は、図７に示すＩＣ５９から電流制御回路６６を除いた構成となっており、定電流発生回路６４は、電源電圧ＶＢの供給を受けて定電流動作するようになっている。ここで、定電流発生回路６４とトランジスタ６２、６３からなるカレントミラー回路とにより定電流回路６９が構成される。
【００６７】
定電流発生回路６４は、その出力部がカレントミラー回路から構成されている。そして、定電流回路６９は、電源電圧ＶＢが（トランジスタ６３のＶＢＥ＋定電流発生回路６４を構成するカレントミラー回路のＶＣＥ）よりも高い場合にあっては定電流動作を行い、低い場合にあっては定電流動作を停止する。従って、本実施形態によっても、ＩＣ６８の実使用状態およびテスト実施時においてそれぞれ第７の実施形態と同様の効果を得ることができる。また、ＩＣ６８は、ＩＣ５９から電流制御回路６６を除いた構成となっているので、特に多チャンネル構成の場合にチップ面積を縮小でき、低コスト化が図られる。
【００６８】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態において、負荷駆動回路を構成するスイッチング素子としてＭＯＳトランジスタ２８を用いたが、これに替えてバイポーラトランジスタを用いても良い。また、各実施形態において、Ｎチャネル型のＭＯＳトランジスタ２８をロウサイドスイッチの回路形態に接続したが、これに替えてＰチャネル型のＭＯＳトランジスタをハイサイドスイッチの回路形態に接続しても良い。
第５、第６の実施形態におけるトランジスタ５２および第７、第８の実施形態におけるトランジスタ６２、６３は、Ｎチャネル型ＭＯＳトランジスタにより構成しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＩＣの電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【図４】本発明の第４の実施形態を示す図１相当図
【図５】本発明の第５の実施形態を示す図１相当図
【図６】本発明の第６の実施形態を示す図１相当図
【図７】本発明の第７の実施形態を示す図１相当図
【図８】本発明の第８の実施形態を示す図１相当図
【図９】従来技術を示す図１相当図
【符号の説明】
２１、３８、４０、４８、５１、５８、５９、６８はＩＣ（集積回路装置）、２２はバッテリ（外部電源）、２３は負荷（外部負荷）、２５は電源端子（第１の電源端子）、２６は出力端子（第１の出力端子）、２７は電源端子（第２の電源端子）、２８はＭＯＳトランジスタ（スイッチング素子）、２９は抵抗（インピーダンス回路）、３０はゲート駆動回路（駆動制御回路）、３３は異常検出回路、３９は出力端子（第２の出力端子）、４１、４９はチップ、４３はパッド （第１の出力用パッド）、４４はパッド（第１の電源用パッド）、４５はパッド（第２の電源用パッド）、５０はパッド（第２の出力用パッド）、５２はトランジスタ（スイッチ回路）、５３は開閉制御回路、５６は分圧回路、５７はコンパレータ（比較回路、駆動回路）、６４は定電流発生回路、６６は電流制御回路、６７、６９は定電流回路である。
Claims (13)
- 外部負荷の一端子が接続される出力端子と、
外部電源の同じ一端子が接続される第１および第２の電源端子と、
前記出力端子と前記第１の電源端子との間に接続され、前記外部負荷および前記外部電源とともに負荷通電経路を構成するスイッチング素子と、
前記出力端子と前記第２の電源端子との間に接続されたインピーダンス回路と、
前記出力端子の電圧と所定の基準電圧との比較結果および前記スイッチング素子のオンオフ駆動状態に基づいて異常状態を検出する異常検出回路と、
この異常検出回路が異常状態を検出していない場合には、前記スイッチング素子をオンオフ指令信号に従って制御し、前記異常検出回路が異常状態を検出している場合には、所定の保護制御を実行する駆動制御回路とを備えて構成されていることを特徴とする集積回路装置。 - 外部負荷の同じ一端子が接続される第１および第２の出力端子と、
外部電源の一端子が接続される電源端子と、
前記第１の出力端子と前記電源端子との間に接続され、前記外部負荷および前記外部電源とともに負荷通電経路を構成するスイッチング素子と、
前記第２の出力端子と前記電源端子との間に接続されたインピーダンス回路と、
前記第１の出力端子の電圧と所定の基準電圧との比較結果および前記スイッチング素子のオンオフ駆動状態に基づいて異常状態を検出する異常検出回路と、
この異常検出回路が異常状態を検出していない場合には、前記スイッチング素子をオンオフ指令信号に従って制御し、前記異常検出回路が異常状態を検出している場合には、所定の保護制御を実行する駆動制御回路とを備えて構成されていることを特徴とする集積回路装置。 - 外部負荷の一端子が接続される出力端子と外部電源の一端子が接続される電源端子とを有するパッケージと、
そのパッケージ内に封止され、前記出力端子に接続される出力用パッドおよび前記電源端子に共通に接続される第１、第２の電源用パッドを有するチップとを備え、
前記チップは、
前記出力用パッドと前記第１の電源用パッドとの間に接続され、前記外部負荷および前記外部電源とともに負荷通電経路を構成するスイッチング素子と、
前記出力用パッドと前記第２の電源用パッドとの間に接続されたインピーダンス回路と、
前記出力用パッドの電圧と所定の基準電圧との比較結果および前記スイッチング素子のオンオフ駆動状態に基づいて異常状態を検出する異常検出回路と、
この異常検出回路が異常状態を検出していない場合には、前記スイッチング素子をオンオフ指令信号に従って制御し、前記異常検出回路が異常状態を検出している場合には、所定の保護制御を実行する駆動制御回路とを備えて構成されていることを特徴とする集積回路装置。 - 外部負荷の一端子が接続される出力端子と外部電源の一端子が接続される電源端子とを有するパッケージと、
そのパッケージ内に封止され、前記出力端子に共通に接続される第１、第２の出力用パッドおよび前記電源端子に接続される電源用パッドを有するチップとを備え、
前記チップは、
前記第１の出力用パッドと前記電源用パッドとの間に接続され、前記外部負荷および前記外部電源とともに負荷通電経路を構成するスイッチング素子と、
前記第２の出力用パッドと前記電源用パッドとの間に接続されたインピーダンス回路と、
前記第１の出力用パッドの電圧と所定の基準電圧との比較結果および前記スイッチング素子のオンオフ駆動状態に基づいて異常状態を検出する異常検出回路と、
この異常検出回路が異常状態を検出していない場合には、前記スイッチング素子をオンオフ指令信号に従って制御し、前記異常検出回路が異常状態を検出している場合には、所定の保護制御を実行する駆動制御回路とを備えて構成されていることを特徴とする集積回路装置。 - 外部負荷の一端子が接続される出力端子と、
外部電源の一端子が接続される電源端子と、
前記出力端子と前記電源端子との間に接続され、前記外部負荷および前記外部電源とともに負荷通電経路を構成するスイッチング素子と、
このスイッチング素子と並列の関係となるように、前記出力端子と前記電源端子との間に直列に接続されたインピーダンス回路およびスイッチ回路と、
前記出力端子の電圧と所定の基準電圧との比較結果および前記スイッチング素子のオンオフ駆動状態に基づいて異常状態を検出する異常検出回路と、
この異常検出回路が異常状態を検出していない場合には、前記スイッチング素子をオンオフ指令信号に従って制御し、前記異常検出回路が異常状態を検出している場合には、所定の保護制御を実行する駆動制御回路と、
前記駆動制御回路にその駆動制御動作に必要な動作用電源電圧が供給されている期間、前記スイッチ回路を閉状態とする開閉制御回路とを備えて構成されていることを特徴とする集積回路装置。 - 前記開閉制御回路は、
前記駆動制御回路に供給される動作用電源電圧が基準電圧以上である場合に前記スイッチ回路を閉状態に制御することを特徴とする請求項５記載の集積回路装置。 - 前記スイッチ回路はトランジスタから構成され、
前記開閉制御回路は、
前記駆動制御回路に供給される動作用電源電圧を分圧する分圧回路と、
この分圧回路から出力される分圧電圧と前記基準電圧とを比較する比較回路と、
この比較回路から出力される比較信号に応じて前記トランジスタを駆動する駆動回路とから構成されていることを特徴とする請求項６記載の集積回路装置。 - 前記スイッチ回路はトランジスタから構成され、
前記開閉制御回路は、前記駆動制御回路に供給される動作用電源電圧を分圧し、その分圧電圧を前記トランジスタの制御端子に印加するように構成されていることを特徴とする請求項５記載の集積回路装置。 - 前記インピーダンス回路は抵抗素子であることを特徴とする請求項１ないし８の何れかに記載の集積回路装置。
- 外部負荷の一端子が接続される出力端子と、
外部電源の一端子が接続される電源端子と、
前記出力端子と前記電源端子との間に接続され、前記外部負荷および前記外部電源とともに負荷通電経路を構成するスイッチング素子と、
前記出力端子の電圧と所定の基準電圧との比較結果および前記スイッチング素子のオンオフ駆動状態に基づいて異常状態を検出する異常検出回路と、
この異常検出回路が異常状態を検出していない場合には、前記スイッチング素子をオンオフ指令信号に従って制御し、前記異常検出回路が異常状態を検出している場合には、所定の保護制御を実行する駆動制御回路と、
前記スイッチング素子と並列の関係となるように、前記出力端子と前記電源端子との間に接続され、前記駆動制御回路にその駆動制御動作に必要な動作用電源電圧が供給されている期間、定電流動作を行う定電流回路とを備えて構成されていることを特徴とする集積回路装置。 - 前記定電流回路は、
カレントミラー回路と、
このカレントミラー回路の入力端に接続され前記動作用電源電圧の供給を受けた状態で定電流を出力する定電流発生回路とから構成されていることを特徴とする請求項１０記載の集積回路装置。 - 前記定電流回路は、
カレントミラー回路と、
このカレントミラー回路の入力端に定電流を供給する定電流発生回路と、
前記駆動制御回路に供給される動作用電源電圧が基準電圧以下である場合に前記カレントミラー回路の共通制御端子に電流出力停止信号を与える電流制御回路とから構成されていることを特徴とする請求項１０記載の集積回路装置。 - 前記出力端子と前記定電流回路との間に、前記定電流回路と直列に、保護用の抵抗素子が接続されていることを特徴とする請求項１０記載の集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007673A JP3587300B2 (ja) | 2001-01-16 | 2001-01-16 | 集積回路装置 |
| US10/050,745 US6785106B2 (en) | 2001-01-16 | 2002-01-16 | Integrate circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007673A JP3587300B2 (ja) | 2001-01-16 | 2001-01-16 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217370A JP2002217370A (ja) | 2002-08-02 |
| JP3587300B2 true JP3587300B2 (ja) | 2004-11-10 |
Family
ID=18875393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007673A Expired - Fee Related JP3587300B2 (ja) | 2001-01-16 | 2001-01-16 | 集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6785106B2 (ja) |
| JP (1) | JP3587300B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4091562B2 (ja) * | 2004-03-29 | 2008-05-28 | ファナック株式会社 | モータ駆動装置 |
| DE102005013450A1 (de) * | 2005-03-23 | 2006-09-28 | Robert Bosch Gmbh | Sicherheitssystem |
| JP4365847B2 (ja) * | 2006-10-24 | 2009-11-18 | 三菱電機株式会社 | 車載電気負荷の給電制御装置 |
| US8299712B2 (en) * | 2007-04-06 | 2012-10-30 | Sunovia Energy Technologies, Inc. | Light unit with internal power failure detection |
| JP5184947B2 (ja) * | 2008-04-09 | 2013-04-17 | 株式会社東海理化電機製作所 | 短絡保護回路及び短絡保護方法 |
| US8294485B2 (en) * | 2009-02-12 | 2012-10-23 | International Business Machines Corporation | Detecting asymmetrical transistor leakage defects |
| JP2011129216A (ja) * | 2009-12-18 | 2011-06-30 | Toshiba Corp | 負荷に電流を供給するｌｓｉを監視する監視システム |
| JP5493988B2 (ja) * | 2010-02-24 | 2014-05-14 | 株式会社アドヴィックス | モータ駆動装置 |
| EP2541264B1 (en) * | 2011-06-28 | 2017-12-20 | ams AG | Electronic module, electronic arrangement and method for producing an electronic module |
| DE102011086626A1 (de) * | 2011-11-18 | 2013-05-23 | Continental Automotive Gmbh | Integrierte Schaltung zum Schalten von Lasten, Schaltungsanordnung mit einer integrierten Schaltung und einer angeschlossenen Last und Verfahren zum Betreiben einer solchen Schaltungsanordnung |
| JP5932488B2 (ja) | 2012-05-30 | 2016-06-08 | ルネサスエレクトロニクス株式会社 | 電圧監視モジュール及び電圧監視システム |
| US10088456B2 (en) * | 2014-03-31 | 2018-10-02 | Texas Instruments Incorporated | Scanning acoustic microscopy system and method |
| US9678111B2 (en) * | 2015-10-07 | 2017-06-13 | Nxp B.V. | Current sensing with compensation for component variations |
| US10859624B2 (en) * | 2015-12-24 | 2020-12-08 | Renesas Electronics Corporation | Semiconductor device, electronic control unit and vehicle apparatus |
| WO2018098813A1 (en) * | 2016-12-02 | 2018-06-07 | Hamlin Electronics (Suzhou) Co., Ltd. | Rotary position sensor with plurality magnet arrangement |
| JP6970823B2 (ja) * | 2018-05-23 | 2021-11-24 | 日立Astemo株式会社 | 燃料噴射制御装置 |
| GB201808797D0 (en) * | 2018-05-30 | 2018-07-11 | Rolls Royce Plc | Power system |
| GB201808798D0 (en) | 2018-05-30 | 2018-07-11 | Rolls Royce Plc | Angle determination for a generator |
| CN109950885B (zh) * | 2019-03-13 | 2021-01-08 | 惠科股份有限公司 | 一种显示面板的静电防护装置、方法及显示装置 |
| JP2020180809A (ja) * | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10935587B2 (en) * | 2019-07-22 | 2021-03-02 | Northrop Grumman Systems Corporation | Application and product realization of darpa lads capabilities to legacy avionics |
| EP4174500A4 (en) * | 2020-06-29 | 2024-02-28 | Shenzhen Carku Tech Co Limited | ON/OFF IDENTIFICATION CIRCUIT AND ELECTRICAL DEVICE |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622975A (en) | 1979-08-02 | 1981-03-04 | Nec Corp | Evaluating method for integrated circuit device |
| US4358812A (en) * | 1981-02-04 | 1982-11-09 | Motorola, Inc. | Driver circuit for use with inductive loads or the like |
| JP2550703B2 (ja) | 1989-04-28 | 1996-11-06 | 日本電装株式会社 | 半導体装置 |
| JPH0354841A (ja) | 1989-07-21 | 1991-03-08 | Fujitsu Ltd | ＢｉＣＭＯＳ半導体装置 |
| JP2833100B2 (ja) | 1990-02-05 | 1998-12-09 | 株式会社デンソー | 電力用半導体装置 |
| JPH09242589A (ja) | 1996-03-07 | 1997-09-16 | Nissan Motor Co Ltd | 電磁アクチュエータ駆動回路 |
| JP3343022B2 (ja) | 1996-04-08 | 2002-11-11 | 三菱電機株式会社 | アクチュエータ故障判定装置 |
| JP3570595B2 (ja) | 1996-12-04 | 2004-09-29 | 株式会社デンソー | 誘導性負荷駆動装置 |
| JPH10257799A (ja) | 1997-03-07 | 1998-09-25 | Toyota Motor Corp | 多チャンネル出力装置の出力オープン検出装置 |
| JPH10335998A (ja) | 1997-06-05 | 1998-12-18 | Denso Corp | 電流検出回路 |
| US5926384A (en) * | 1997-06-26 | 1999-07-20 | Harris Corporation | DC-dC converter having dynamic regulator with current sourcing and sinking means |
| JP2001007673A (ja) | 1999-04-23 | 2001-01-12 | Murata Mfg Co Ltd | 圧電発振子 |
| US6392463B1 (en) * | 2000-07-07 | 2002-05-21 | Denso Corporation | Electrical load driving circuit with protection |
-
2001
- 2001-01-16 JP JP2001007673A patent/JP3587300B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-16 US US10/050,745 patent/US6785106B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217370A (ja) | 2002-08-02 |
| US20020093360A1 (en) | 2002-07-18 |
| US6785106B2 (en) | 2004-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587300B2 (ja) | 集積回路装置 | |
| US5920452A (en) | Circuit and method for protecting from overcurrent conditions and detecting an open electrical load | |
| US9473133B2 (en) | Control device | |
| JPH1051944A (ja) | スイッチング装置 | |
| US10746812B2 (en) | Semiconductor device, electronic circuit, and method of inspecting semiconductor device | |
| US7468874B1 (en) | Protection circuit for digital power module | |
| JP2003046380A (ja) | 負荷駆動回路 | |
| US5483406A (en) | Overvoltage protection circuit | |
| US5804859A (en) | Power semiconductor device having over-current protection | |
| JPH0864769A (ja) | 集積回路 | |
| JP2522466B2 (ja) | 電力用半導体装置 | |
| JP2002266736A (ja) | 点火回路の制御装置 | |
| JP4155075B2 (ja) | 断線検出回路 | |
| JPH11121683A (ja) | 半導体集積回路 | |
| CN114070289A (zh) | 具有负载电流感测模态的晶体管封装 | |
| JP2000031216A (ja) | ボンディングパッド用検査装置 | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| US7436225B2 (en) | Semiconductor device having output transistor and current control circuit | |
| US7906946B2 (en) | Semiconductor integrated circuit device for providing series regulator | |
| US6960915B2 (en) | Electric circuit system | |
| US11549998B1 (en) | Driver device having an NMOS power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device | |
| US20230411947A1 (en) | Intelligent semiconductor switch | |
| JP4007250B2 (ja) | パワーオンリセット回路装置 | |
| JP2008060494A (ja) | 半導体集積回路 | |
| JP3346452B2 (ja) | スイッチング装置及びスイッチング装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040722 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |