JP2003046380A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JP2003046380A JP2003046380A JP2001227656A JP2001227656A JP2003046380A JP 2003046380 A JP2003046380 A JP 2003046380A JP 2001227656 A JP2001227656 A JP 2001227656A JP 2001227656 A JP2001227656 A JP 2001227656A JP 2003046380 A JP2003046380 A JP 2003046380A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- load
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000003247 decreasing Effects 0.000 abstract 1
- 230000000875 corresponding Effects 0.000 description 15
- 230000002159 abnormal effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—BASIC ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—BASIC ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Abstract
(57)【要約】
【課題】 負荷の断線などの異常状態を確実に検出する
とともに高速且つ低消費電力での駆動を可能とする。 【解決手段】 指令信号ＳａがＬの時、昇圧回路５４と
ＭＯＳトランジスタ３２のゲートとの間が遮断状態とな
り、定電流回路４２が電流Ｉａを引き込む。この時、ト
ランジスタ３７、４０がオンしてＭＯＳトランジスタ３
２がオフとなる。電流Ｉａはトランジスタ４０を介して
流れるゲート放電電流のほぼ１／ｈFE ２の大きさとする
ことができるため、負荷２２の断線時において抵抗２８
での電圧降下が小さくなる。その結果、出力電圧Ｖｏが
基準電圧Ｖｒよりも高く保持されるので、コンパレータ
３１は断線状態を示すＨの比較信号Ｓｃを出力できる。
とともに高速且つ低消費電力での駆動を可能とする。 【解決手段】 指令信号ＳａがＬの時、昇圧回路５４と
ＭＯＳトランジスタ３２のゲートとの間が遮断状態とな
り、定電流回路４２が電流Ｉａを引き込む。この時、ト
ランジスタ３７、４０がオンしてＭＯＳトランジスタ３
２がオフとなる。電流Ｉａはトランジスタ４０を介して
流れるゲート放電電流のほぼ１／ｈFE ２の大きさとする
ことができるため、負荷２２の断線時において抵抗２８
での電圧降下が小さくなる。その結果、出力電圧Ｖｏが
基準電圧Ｖｒよりも高く保持されるので、コンパレータ
３１は断線状態を示すＨの比較信号Ｓｃを出力できる。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷の断線、短絡
などの異常状態を検出する手段を備えた負荷駆動回路に
関する。
などの異常状態を検出する手段を備えた負荷駆動回路に
関する。
【０００２】
【発明が解決しようとする課題】図５は、車両に搭載さ
れた電子制御装置などにおいて従来から用いられている
負荷駆動回路の電気的構成を示している。この図５にお
いて、ＩＣとして構成された負荷駆動回路１の電源端子
２、３には、それぞれバッテリ４の正極端子、負極端子
が接続されており、出力端子５とバッテリ４の負極端子
との間には負荷６が接続されている。電源端子２と出力
端子５との間には、出力端子５をプルアップするための
抵抗７が外付けされている。
れた電子制御装置などにおいて従来から用いられている
負荷駆動回路の電気的構成を示している。この図５にお
いて、ＩＣとして構成された負荷駆動回路１の電源端子
２、３には、それぞれバッテリ４の正極端子、負極端子
が接続されており、出力端子５とバッテリ４の負極端子
との間には負荷６が接続されている。電源端子２と出力
端子５との間には、出力端子５をプルアップするための
抵抗７が外付けされている。
【０００３】電源端子２と出力端子５との間には、Ｎチ
ャネル型のＭＯＳトランジスタ８が接続され、そのゲー
ト・ソース間にはゲートへの逆電圧印加を防止するため
のダイオード９が接続されている。ゲートには昇圧回路
１０からスイッチ回路１１を介して昇圧電圧Ｖcpが印加
されるようになっており、そのスイッチ回路１１は入力
端子１２に入力される指令信号Ｓａに応じてオンまたは
オフするようになっている。ゲートと電源端子３との間
には、抵抗１３と指令信号Ｓａによりオンオフ制御され
るＮＰＮ形のトランジスタ１４とが直列に接続されてい
る。また、出力端子５の電圧（出力電圧Ｖｏ）と基準電
圧Ｖｒとを比較するコンパレータ１５が設けられてい
る。
ャネル型のＭＯＳトランジスタ８が接続され、そのゲー
ト・ソース間にはゲートへの逆電圧印加を防止するため
のダイオード９が接続されている。ゲートには昇圧回路
１０からスイッチ回路１１を介して昇圧電圧Ｖcpが印加
されるようになっており、そのスイッチ回路１１は入力
端子１２に入力される指令信号Ｓａに応じてオンまたは
オフするようになっている。ゲートと電源端子３との間
には、抵抗１３と指令信号Ｓａによりオンオフ制御され
るＮＰＮ形のトランジスタ１４とが直列に接続されてい
る。また、出力端子５の電圧（出力電圧Ｖｏ）と基準電
圧Ｖｒとを比較するコンパレータ１５が設けられてい
る。
【０００４】この構成において、指令信号ＳａがＨレベ
ルの場合には、スイッチ回路１１がオン、トランジスタ
１４がオフとなり、ＭＯＳトランジスタ８がオンして負
荷６に通電され、指令信号ＳａがＬレベルの場合には、
スイッチ回路１１がオフ、トランジスタ１４がオンとな
り、ＭＯＳトランジスタ８がオフして負荷６が断電され
る。
ルの場合には、スイッチ回路１１がオン、トランジスタ
１４がオフとなり、ＭＯＳトランジスタ８がオンして負
荷６に通電され、指令信号ＳａがＬレベルの場合には、
スイッチ回路１１がオフ、トランジスタ１４がオンとな
り、ＭＯＳトランジスタ８がオフして負荷６が断電され
る。
【０００５】また、上記外付けの抵抗７とコンパレータ
１５とを備えているため、負荷６の断線異常や短絡異常
などの検出が可能となる。例えば、ＭＯＳトランジスタ
８がオフしている時、出力電圧Ｖｏは、負荷６が正常に
接続されていれば０Ｖに近い値となり、負荷６が断線し
ていればバッテリ電圧ＶＢに近い値となる。従って、基
準電圧Ｖｒを両電圧の中間付近の値に設定することによ
り、指令信号Ｓａとコンパレータ１５から出力される比
較信号Ｓｃとに基づいて負荷６の断線状態を検出でき
る。
１５とを備えているため、負荷６の断線異常や短絡異常
などの検出が可能となる。例えば、ＭＯＳトランジスタ
８がオフしている時、出力電圧Ｖｏは、負荷６が正常に
接続されていれば０Ｖに近い値となり、負荷６が断線し
ていればバッテリ電圧ＶＢに近い値となる。従って、基
準電圧Ｖｒを両電圧の中間付近の値に設定することによ
り、指令信号Ｓａとコンパレータ１５から出力される比
較信号Ｓｃとに基づいて負荷６の断線状態を検出でき
る。
【０００６】ところで、ＭＯＳトランジスタ８がオフし
ている時、負荷６の接続状態に応じて以下の経路を通し
て電流が流れる。 負荷６の断線時 バッテリ４の正極端子から抵抗７、出力端子５、ダイオ
ード９、抵抗１３、トランジスタ１４、電源端子３を介
してバッテリ４の負極端子に至る経路 負荷６の非断線時 バッテリ４の正極端子から抵抗７、負荷６を介してバッ
テリ４の負極端子に至る経路
ている時、負荷６の接続状態に応じて以下の経路を通し
て電流が流れる。 負荷６の断線時 バッテリ４の正極端子から抵抗７、出力端子５、ダイオ
ード９、抵抗１３、トランジスタ１４、電源端子３を介
してバッテリ４の負極端子に至る経路 負荷６の非断線時 バッテリ４の正極端子から抵抗７、負荷６を介してバッ
テリ４の負極端子に至る経路
【０００７】負荷６の断線時に上記の経路で電流が流
れると、抵抗７による電圧降下によって出力電圧Ｖｏが
低下する。この電圧降下が大きくなると、出力電圧Ｖｏ
が基準電圧Ｖｒ以下に低下するため、コンパレータ１５
の比較信号Ｓｃが非断線状態を示すＬレベルに反転して
しまう。この誤検出を防止するためには、抵抗７の抵抗
値を抵抗１３の抵抗値に比べ小さく設定する必要があ
る。しかしながら、抵抗７の抵抗値を小さくすると、負
荷６の非断線時に上記の経路により負荷６に流れる電
流が増加し、ＭＯＳトランジスタ８がオフしているにも
かかわらず負荷６が通電に応じた動作をする虞が生じ
る。また、負荷駆動回路１の消費電流も増加してしま
う。
れると、抵抗７による電圧降下によって出力電圧Ｖｏが
低下する。この電圧降下が大きくなると、出力電圧Ｖｏ
が基準電圧Ｖｒ以下に低下するため、コンパレータ１５
の比較信号Ｓｃが非断線状態を示すＬレベルに反転して
しまう。この誤検出を防止するためには、抵抗７の抵抗
値を抵抗１３の抵抗値に比べ小さく設定する必要があ
る。しかしながら、抵抗７の抵抗値を小さくすると、負
荷６の非断線時に上記の経路により負荷６に流れる電
流が増加し、ＭＯＳトランジスタ８がオフしているにも
かかわらず負荷６が通電に応じた動作をする虞が生じ
る。また、負荷駆動回路１の消費電流も増加してしま
う。
【０００８】こうした誤検出や誤動作を防止するため
に、抵抗７の抵抗値を比較的大きく設定し、これに合わ
せて抵抗１３の抵抗値も大きく設定する方法が考えられ
る。しかし、この方法ではＭＯＳトランジスタ８のゲー
ト容量から電荷を引く抜く経路のインピーダンスが高く
なるため、ＭＯＳトランジスタ８のターンオフ時間が増
大し、負荷駆動動作が低速化するとともにＭＯＳトラン
ジスタ８のスイッチング損失が増大するという不都合が
生じる。
に、抵抗７の抵抗値を比較的大きく設定し、これに合わ
せて抵抗１３の抵抗値も大きく設定する方法が考えられ
る。しかし、この方法ではＭＯＳトランジスタ８のゲー
ト容量から電荷を引く抜く経路のインピーダンスが高く
なるため、ＭＯＳトランジスタ８のターンオフ時間が増
大し、負荷駆動動作が低速化するとともにＭＯＳトラン
ジスタ８のスイッチング損失が増大するという不都合が
生じる。
【０００９】本発明は上記事情に鑑みてなされたもの
で、その目的は、負荷の断線などの異常状態を確実に検
出でき、しかも高速且つ低消費電力での駆動が可能な負
荷駆動回路を提供することにある。
で、その目的は、負荷の断線などの異常状態を確実に検
出でき、しかも高速且つ低消費電力での駆動が可能な負
荷駆動回路を提供することにある。
【００１０】
【課題を解決するための手段】請求項１に記載した手段
によれば、第１のトランジスタに対するオン指令が与え
られると、電流供給回路により第２のトランジスタがオ
フとされ、オン駆動回路が第１のトランジスタのゲート
にオン駆動電圧を印加する。また、第１のトランジスタ
に対するオフ指令が与えられると、電流供給回路により
第２のトランジスタがオンとされ、この第２のトランジ
スタを介して第１のトランジスタのゲート容量の電荷が
放電される。
によれば、第１のトランジスタに対するオン指令が与え
られると、電流供給回路により第２のトランジスタがオ
フとされ、オン駆動回路が第１のトランジスタのゲート
にオン駆動電圧を印加する。また、第１のトランジスタ
に対するオフ指令が与えられると、電流供給回路により
第２のトランジスタがオンとされ、この第２のトランジ
スタを介して第１のトランジスタのゲート容量の電荷が
放電される。
【００１１】第１のトランジスタがオフしている場合、
電源端子と出力端子との間に接続された電位設定用抵抗
は、出力端子の電位を電源端子の電位方向に引き上げて
固定するように作用する。この作用により、出力電圧
は、負荷が正常に接続されている場合には０Ｖに近い値
となり、負荷が断線している場合には電源電圧に近い値
となる。駆動状態検出回路は、この出力電圧と基準電圧
とを比較することにより、負荷の駆動状態を検出するこ
とができる。
電源端子と出力端子との間に接続された電位設定用抵抗
は、出力端子の電位を電源端子の電位方向に引き上げて
固定するように作用する。この作用により、出力電圧
は、負荷が正常に接続されている場合には０Ｖに近い値
となり、負荷が断線している場合には電源電圧に近い値
となる。駆動状態検出回路は、この出力電圧と基準電圧
とを比較することにより、負荷の駆動状態を検出するこ
とができる。
【００１２】第１のトランジスタに対するオフ指令が与
えられた場合、電流供給回路は第２のトランジスタをオ
ン駆動するのに必要な電流を供給する。負荷の断線時に
おいて、この電流は電源から電位設定用抵抗、出力端
子、保護回路、第２のトランジスタまたはこれに付随す
る回路を介して流れるため、電位設定用抵抗に電圧降下
が生じて出力電圧が低下する。しかし、この電流は第２
のトランジスタをオン駆動するための制御電流（例えば
ベース電流）であるため、実際に第２のトランジスタを
通して流し得る電流（例えばコレクタ電流）に比べて十
分に小さくでき、負荷の断線時において出力電圧を基準
電圧よりも高く維持することができる。
えられた場合、電流供給回路は第２のトランジスタをオ
ン駆動するのに必要な電流を供給する。負荷の断線時に
おいて、この電流は電源から電位設定用抵抗、出力端
子、保護回路、第２のトランジスタまたはこれに付随す
る回路を介して流れるため、電位設定用抵抗に電圧降下
が生じて出力電圧が低下する。しかし、この電流は第２
のトランジスタをオン駆動するための制御電流（例えば
ベース電流）であるため、実際に第２のトランジスタを
通して流し得る電流（例えばコレクタ電流）に比べて十
分に小さくでき、負荷の断線時において出力電圧を基準
電圧よりも高く維持することができる。
【００１３】これにより、負荷の断線などの異常状態を
確実に検出できる。また、第１のトランジスタのオフ動
作時において、第２のトランジスタを通して十分な電流
を流すことができるため、第１のトランジスタのターン
オフ時間を短縮できる。さらに、第２のトランジスタを
オン駆動するために電流供給回路が出力する電流が小さ
いため、消費電流を低減できる。
確実に検出できる。また、第１のトランジスタのオフ動
作時において、第２のトランジスタを通して十分な電流
を流すことができるため、第１のトランジスタのターン
オフ時間を短縮できる。さらに、第２のトランジスタを
オン駆動するために電流供給回路が出力する電流が小さ
いため、消費電流を低減できる。
【００１４】請求項２に記載した手段によれば、第１の
トランジスタのオフ駆動時にそのゲート電荷を引き抜く
回路が第２、第３のトランジスタの２段構成となってい
るので、これら第２、第３のトランジスタをオン駆動す
るために必要となる電流を一層小さくできる。これによ
り、負荷の断線時における基準電圧に対する出力電圧の
マージンを一層大きく確保でき、より確実に異常状態を
検出可能となる。また、消費電流をより低減できる。
トランジスタのオフ駆動時にそのゲート電荷を引き抜く
回路が第２、第３のトランジスタの２段構成となってい
るので、これら第２、第３のトランジスタをオン駆動す
るために必要となる電流を一層小さくできる。これによ
り、負荷の断線時における基準電圧に対する出力電圧の
マージンを一層大きく確保でき、より確実に異常状態を
検出可能となる。また、消費電流をより低減できる。
【００１５】なお、第１のトランジスタとしてＮチャネ
ル型のＦＥＴに替えてＮＰＮ形のバイポーラトランジス
タを用いた請求項３に記載した手段によっても、請求項
１と同様の作用および効果を得られる。
ル型のＦＥＴに替えてＮＰＮ形のバイポーラトランジス
タを用いた請求項３に記載した手段によっても、請求項
１と同様の作用および効果を得られる。
【００１６】請求項４、５、６に記載した手段は、Ｐチ
ャネル型またはＰＮＰ形の第１のトランジスタをロウサ
イドスイッチとして用いた構成を採用しているが、請求
項１、２、３に記載した手段と実質的に同じものであ
り、これらと同様の作用および効果を有する。
ャネル型またはＰＮＰ形の第１のトランジスタをロウサ
イドスイッチとして用いた構成を採用しているが、請求
項１、２、３に記載した手段と実質的に同じものであ
り、これらと同様の作用および効果を有する。
【００１７】請求項７に記載した手段によれば、第２の
トランジスタは定電流でオン駆動されるため、負荷の断
線時における電位設定用抵抗の電圧降下を一定化でき
る。請求項８に記載した手段によれば、電流供給回路の
構成が簡単となる。
トランジスタは定電流でオン駆動されるため、負荷の断
線時における電位設定用抵抗の電圧降下を一定化でき
る。請求項８に記載した手段によれば、電流供給回路の
構成が簡単となる。
【００１８】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について負荷駆動回路の電気的構成を
示す図１を参照しながら説明する。図１に示す負荷駆動
回路２１はＩＣとして構成されており、車両に搭載され
た電子制御装置（ＥＣＵ）に用いられて電磁弁のソレノ
イドコイル、リレーコイル、ランプ、発光ダイオードな
どの負荷２２を駆動するものである。図１には１チャン
ネル分の負荷駆動回路のみが示されているが、実際のＩ
Ｃには多数チャンネル分の負荷駆動回路が形成されてい
る。
の第１の実施形態について負荷駆動回路の電気的構成を
示す図１を参照しながら説明する。図１に示す負荷駆動
回路２１はＩＣとして構成されており、車両に搭載され
た電子制御装置（ＥＣＵ）に用いられて電磁弁のソレノ
イドコイル、リレーコイル、ランプ、発光ダイオードな
どの負荷２２を駆動するものである。図１には１チャン
ネル分の負荷駆動回路のみが示されているが、実際のＩ
Ｃには多数チャンネル分の負荷駆動回路が形成されてい
る。
【００１９】ＩＣの正側の電源端子２３、２４にはバッ
テリ２５（電源に相当）の正極端子が接続され、ＩＣの
負側の電源端子２６（グランド端子）にはバッテリ２５
の負極端子が接続されている。また、出力端子２７とバ
ッテリ２５の負極端子との間には上述した負荷２２が接
続されている。電源端子２３と出力端子２７との間に
は、負荷駆動回路２１の一部をなす抵抗２８（電位設定
用抵抗に相当）が外付けされている。さらに、ＩＣの端
子２９には図示しない制御装置から指令信号Ｓａが入力
され、ＩＣの端子３０から当該制御装置へは比較信号Ｓ
ｃが出力されるようになっている。
テリ２５（電源に相当）の正極端子が接続され、ＩＣの
負側の電源端子２６（グランド端子）にはバッテリ２５
の負極端子が接続されている。また、出力端子２７とバ
ッテリ２５の負極端子との間には上述した負荷２２が接
続されている。電源端子２３と出力端子２７との間に
は、負荷駆動回路２１の一部をなす抵抗２８（電位設定
用抵抗に相当）が外付けされている。さらに、ＩＣの端
子２９には図示しない制御装置から指令信号Ｓａが入力
され、ＩＣの端子３０から当該制御装置へは比較信号Ｓ
ｃが出力されるようになっている。
【００２０】ＩＣとしての負荷駆動回路２１は以下のよ
うに構成されている。バッテリ電圧ＶＢの供給を受けて
動作するコンパレータ３１（駆動状態検出回路に相当）
は、非反転入力端子に入力される出力端子２７の電圧
（以下、出力電圧Ｖｏと称す）と反転入力端子に入力さ
れる基準電圧Ｖｒとの比較信号Ｓｃを端子３０を介して
外部に出力するようになっている。この基準電圧Ｖｒ
は、後述する異常状態の検出が正常に行われるような
値、例えば０Ｖとバッテリ電圧ＶＢとの中間的な値に設
定されている。
うに構成されている。バッテリ電圧ＶＢの供給を受けて
動作するコンパレータ３１（駆動状態検出回路に相当）
は、非反転入力端子に入力される出力端子２７の電圧
（以下、出力電圧Ｖｏと称す）と反転入力端子に入力さ
れる基準電圧Ｖｒとの比較信号Ｓｃを端子３０を介して
外部に出力するようになっている。この基準電圧Ｖｒ
は、後述する異常状態の検出が正常に行われるような
値、例えば０Ｖとバッテリ電圧ＶＢとの中間的な値に設
定されている。
【００２１】電源端子２３と出力端子２７との間には、
負荷２２に対してハイサイドスイッチとして機能するＮ
チャネル型ＭＯＳトランジスタ３２（第１のトランジス
タに相当）のドレイン・ソース間と図示極性のダイオー
ド３３とが並列に接続されている。ＭＯＳトランジスタ
３２のゲート・ソース間には、ゲート側をカソードとし
ソース側をアノードとするダイオード３４（保護回路に
相当）と、カソード同士が接続されたツェナーダイオー
ド３５、３６とがそれぞれ接続されている。
負荷２２に対してハイサイドスイッチとして機能するＮ
チャネル型ＭＯＳトランジスタ３２（第１のトランジス
タに相当）のドレイン・ソース間と図示極性のダイオー
ド３３とが並列に接続されている。ＭＯＳトランジスタ
３２のゲート・ソース間には、ゲート側をカソードとし
ソース側をアノードとするダイオード３４（保護回路に
相当）と、カソード同士が接続されたツェナーダイオー
ド３５、３６とがそれぞれ接続されている。
【００２２】さらに、ＭＯＳトランジスタ３２のゲート
・ソース間には、ＰＮＰ形トランジスタ３７（第２のト
ランジスタに相当）のエミッタ・コレクタ間と抵抗３８
とが直列に接続されるとともに、抵抗３９とＮＰＮ形ト
ランジスタ４０（第３のトランジスタに相当）のコレク
タ・エミッタ間とが直列に接続されている。ここで、ト
ランジスタ４０のベースはトランジスタ３７のコレクタ
に接続されており、トランジスタ３７のエミッタ・ベー
ス間には抵抗４１が接続されている。なお、抵抗４１は
トランジスタ３７の誤動作を防止するために設けられる
ものなので、必要に応じて付加すれば良い。
・ソース間には、ＰＮＰ形トランジスタ３７（第２のト
ランジスタに相当）のエミッタ・コレクタ間と抵抗３８
とが直列に接続されるとともに、抵抗３９とＮＰＮ形ト
ランジスタ４０（第３のトランジスタに相当）のコレク
タ・エミッタ間とが直列に接続されている。ここで、ト
ランジスタ４０のベースはトランジスタ３７のコレクタ
に接続されており、トランジスタ３７のエミッタ・ベー
ス間には抵抗４１が接続されている。なお、抵抗４１は
トランジスタ３７の誤動作を防止するために設けられる
ものなので、必要に応じて付加すれば良い。
【００２３】トランジスタ３７のベースと電源端子２６
との間には定電流回路４２（電流供給回路に相当）が接
続されている。この定電流回路４２は、指令信号Ｓａが
Ｌレベルの期間すなわちＭＯＳトランジスタ３２のオフ
指令が入力されている期間、トランジスタ３７にベース
電流を供給するものである。ここで、トランジスタ４
３、４４および抵抗４５はカレントミラー回路４６を構
成しており、その共通ベース線は抵抗４７を介して電源
端子２３に接続されている。また、カレントミラー回路
４６の入力側のトランジスタ４３のコレクタには定電流
回路４８が接続されており、出力側のトランジスタ４４
のコレクタは抵抗４９を介してトランジスタ３７のベー
スに接続されている。
との間には定電流回路４２（電流供給回路に相当）が接
続されている。この定電流回路４２は、指令信号Ｓａが
Ｌレベルの期間すなわちＭＯＳトランジスタ３２のオフ
指令が入力されている期間、トランジスタ３７にベース
電流を供給するものである。ここで、トランジスタ４
３、４４および抵抗４５はカレントミラー回路４６を構
成しており、その共通ベース線は抵抗４７を介して電源
端子２３に接続されている。また、カレントミラー回路
４６の入力側のトランジスタ４３のコレクタには定電流
回路４８が接続されており、出力側のトランジスタ４４
のコレクタは抵抗４９を介してトランジスタ３７のベー
スに接続されている。
【００２４】トランジスタ４３にはトランジスタ５０が
並列に接続され、このトランジスタ５０のベースにはバ
ッファ回路５１と抵抗５２とを介して指令信号Ｓａが与
えられるようになっている。トランジスタ５０は、指令
信号Ｓａに応じてカレントミラー回路４６の動作を制御
するスイッチ回路として動作する。
並列に接続され、このトランジスタ５０のベースにはバ
ッファ回路５１と抵抗５２とを介して指令信号Ｓａが与
えられるようになっている。トランジスタ５０は、指令
信号Ｓａに応じてカレントミラー回路４６の動作を制御
するスイッチ回路として動作する。
【００２５】なお、カレントミラー回路４６の共通ベー
ス線を抵抗４７を介して電源端子２３に接続するのは、
電源端子２３にのみバッテリ電圧ＶＢが印加され電源端
子２４が開放されている場合において、ＭＯＳトランジ
スタ３２のゲート電位が不定となることを防止するため
である。
ス線を抵抗４７を介して電源端子２３に接続するのは、
電源端子２３にのみバッテリ電圧ＶＢが印加され電源端
子２４が開放されている場合において、ＭＯＳトランジ
スタ３２のゲート電位が不定となることを防止するため
である。
【００２６】さて、ＭＯＳトランジスタ３２のゲートに
はオン駆動回路５３が接続されている。このオン駆動回
路５３は、指令信号ＳａがＨレベルの期間すなわちＭＯ
Ｓトランジスタ３２のオン指令が入力されている期間、
ＭＯＳトランジスタ３２のゲートに十分なオン駆動電圧
を印加するものであり、昇圧回路５４とスイッチ回路５
５とから構成されている。
はオン駆動回路５３が接続されている。このオン駆動回
路５３は、指令信号ＳａがＨレベルの期間すなわちＭＯ
Ｓトランジスタ３２のオン指令が入力されている期間、
ＭＯＳトランジスタ３２のゲートに十分なオン駆動電圧
を印加するものであり、昇圧回路５４とスイッチ回路５
５とから構成されている。
【００２７】昇圧回路５４は、チャージポンプ回路から
構成されており、電源端子２４に入力されるバッテリ電
圧ＶＢを昇圧し、そのバッテリ電圧ＶＢよりも少なくと
もＭＯＳトランジスタ３２のしきい値電圧Ｖｔ以上高い
昇圧電圧Ｖcpを出力するようになっている。
構成されており、電源端子２４に入力されるバッテリ電
圧ＶＢを昇圧し、そのバッテリ電圧ＶＢよりも少なくと
もＭＯＳトランジスタ３２のしきい値電圧Ｖｔ以上高い
昇圧電圧Ｖcpを出力するようになっている。
【００２８】スイッチ回路５５は、昇圧回路５４とＭＯ
Ｓトランジスタ３２のゲートとの間に介在し、指令信号
ＳａがＨレベルの期間昇圧回路５４からゲートに対して
一定電流を供給するようになっている。ここで、トラン
ジスタ５６と５７およびトランジスタ５８と５９は、そ
れぞれカレントミラー回路６０および６１を構成してい
る。定電流回路６２の出力電流はこれらカレントミラー
回路６０および６１により折り返され、トランジスタ５
９からダイオード６３を介してＭＯＳトランジスタ３２
のゲートに与えられるようになっている。
Ｓトランジスタ３２のゲートとの間に介在し、指令信号
ＳａがＨレベルの期間昇圧回路５４からゲートに対して
一定電流を供給するようになっている。ここで、トラン
ジスタ５６と５７およびトランジスタ５８と５９は、そ
れぞれカレントミラー回路６０および６１を構成してい
る。定電流回路６２の出力電流はこれらカレントミラー
回路６０および６１により折り返され、トランジスタ５
９からダイオード６３を介してＭＯＳトランジスタ３２
のゲートに与えられるようになっている。
【００２９】トランジスタ５６にはトランジスタ６４が
並列接続されており、そのベースと電源端子２６との間
にはトランジスタ６５のコレクタ・エミッタ間が接続さ
れている。トランジスタ６５のコレクタには定電流回路
６６が接続され、ベースにはバッファ回路５１と抵抗６
７とを介して指令信号Ｓａが与えられるようになってい
る。なお、上記定電流回路４８、６２、６６は、昇圧電
圧Ｖcpを電源電圧として動作するようになっている。
並列接続されており、そのベースと電源端子２６との間
にはトランジスタ６５のコレクタ・エミッタ間が接続さ
れている。トランジスタ６５のコレクタには定電流回路
６６が接続され、ベースにはバッファ回路５１と抵抗６
７とを介して指令信号Ｓａが与えられるようになってい
る。なお、上記定電流回路４８、６２、６６は、昇圧電
圧Ｖcpを電源電圧として動作するようになっている。
【００３０】次に、負荷駆動回路２１の動作について、
指令信号ＳａがＨレベルの場合とＬレベルの場合とに分
けて説明する。 （１）指令信号ＳａがＨレベルの場合 定電流回路４２において、トランジスタ５０がオンとな
り、カレントミラー回路４６がオフ状態となる。これに
よりトランジスタ３７のベース電流が０となり、トラン
ジスタ３７、４０がオフとなる。一方、オン駆動回路５
３において、トランジスタ６５がオン、トランジスタ６
４がオフとなり、定電流回路６２の出力電流はカレント
ミラー回路６０、６１により折り返されて、昇圧回路５
４からＭＯＳトランジスタ３２のゲートに流れ込む。
指令信号ＳａがＨレベルの場合とＬレベルの場合とに分
けて説明する。 （１）指令信号ＳａがＨレベルの場合 定電流回路４２において、トランジスタ５０がオンとな
り、カレントミラー回路４６がオフ状態となる。これに
よりトランジスタ３７のベース電流が０となり、トラン
ジスタ３７、４０がオフとなる。一方、オン駆動回路５
３において、トランジスタ６５がオン、トランジスタ６
４がオフとなり、定電流回路６２の出力電流はカレント
ミラー回路６０、６１により折り返されて、昇圧回路５
４からＭＯＳトランジスタ３２のゲートに流れ込む。
【００３１】その結果、ＭＯＳトランジスタ３２は線形
領域においてオン動作し、負荷２２、ＭＯＳトランジス
タ３２などに短絡や断線などの異常がない場合には、出
力電圧Ｖｏがバッテリ電圧ＶＢに近い値となって負荷２
２が通電状態となる。この時、コンパレータ３１はＨレ
ベルの比較信号Ｓｃを出力する。図示しない制御装置
は、自ら出力する指令信号Ｓａ（Ｈレベル）と負荷駆動
回路２１から入力した比較信号Ｓｃ（Ｈレベル）とに基
づいて、負荷２２の駆動状態が正常であることを認識す
ることができる。
領域においてオン動作し、負荷２２、ＭＯＳトランジス
タ３２などに短絡や断線などの異常がない場合には、出
力電圧Ｖｏがバッテリ電圧ＶＢに近い値となって負荷２
２が通電状態となる。この時、コンパレータ３１はＨレ
ベルの比較信号Ｓｃを出力する。図示しない制御装置
は、自ら出力する指令信号Ｓａ（Ｈレベル）と負荷駆動
回路２１から入力した比較信号Ｓｃ（Ｈレベル）とに基
づいて、負荷２２の駆動状態が正常であることを認識す
ることができる。
【００３２】これに対し、例えば負荷２２が短絡してい
る場合には、出力電圧Ｖｏが基準電圧Ｖｒよりも低下す
るため、コンパレータ３１はＬレベルの比較信号Ｓｃを
出力する。その結果、上記制御装置は負荷２２の駆動状
態が異常であることを認識することができる。
る場合には、出力電圧Ｖｏが基準電圧Ｖｒよりも低下す
るため、コンパレータ３１はＬレベルの比較信号Ｓｃを
出力する。その結果、上記制御装置は負荷２２の駆動状
態が異常であることを認識することができる。
【００３３】（２）指令信号ＳａがＬレベルの場合
オン駆動回路５３において、トランジスタ６５がオフ、
トランジスタ６４がオンとなり、カレントミラー回路６
０がオフ状態となる。これによりカレントミラー回路６
１に電流が流れず、昇圧回路５４とＭＯＳトランジスタ
３２のゲートとの間は実質的に遮断状態となる。
トランジスタ６４がオンとなり、カレントミラー回路６
０がオフ状態となる。これによりカレントミラー回路６
１に電流が流れず、昇圧回路５４とＭＯＳトランジスタ
３２のゲートとの間は実質的に遮断状態となる。
【００３４】一方、定電流回路４２において、トランジ
スタ５０がオフとなるため定電流回路４８の出力電流は
カレントミラー回路４６で折り返されてトランジスタ３
７のベース電流となる。これにより、トランジスタ３７
は、そのベース電流のｈFE倍のコレクタ電流を流し得る
オン状態となる。さらに、そのコレクタ電流はトランジ
スタ４０のベース電流となるため、トランジスタ４０は
さらにそのｈFE倍のコレクタ電流を流すことができる。
その結果、ＭＯＳトランジスタ３２のゲート容量に充電
されていた電荷は、主として抵抗３９とトランジスタ４
０とからなる低インピーダンスの放電回路を通して急速
に放電され、ＭＯＳトランジスタ３２は短時間でオフと
なって負荷２２は断電状態に移行する。
スタ５０がオフとなるため定電流回路４８の出力電流は
カレントミラー回路４６で折り返されてトランジスタ３
７のベース電流となる。これにより、トランジスタ３７
は、そのベース電流のｈFE倍のコレクタ電流を流し得る
オン状態となる。さらに、そのコレクタ電流はトランジ
スタ４０のベース電流となるため、トランジスタ４０は
さらにそのｈFE倍のコレクタ電流を流すことができる。
その結果、ＭＯＳトランジスタ３２のゲート容量に充電
されていた電荷は、主として抵抗３９とトランジスタ４
０とからなる低インピーダンスの放電回路を通して急速
に放電され、ＭＯＳトランジスタ３２は短時間でオフと
なって負荷２２は断電状態に移行する。
【００３５】この放電時間は、定電流回路４２が出力す
る電流値Ｉａと抵抗３９の抵抗値Ｒ39とに基づいてほぼ
決定され、電流値Ｉａが大きいほどあるいは抵抗値Ｒ39
が小さいほど短くなる。抵抗値Ｒ39は０Ωとしても良
い。また、電流値Ｉａは、上述したようにトランジスタ
４０を介して流れる放電電流のほぼ１／ｈFE２の大きさ
とすることができる。トランジスタ３７、４０を駆動す
るための電流値Ｉａの下限値は、抵抗４１の抵抗値をＲ
41、トランジスタ３７のベース・エミッタ間電圧をＶBE
とすれば次の（１）式により決められる。 Ｉａ＞ＶBE／Ｒ41 …（１）
る電流値Ｉａと抵抗３９の抵抗値Ｒ39とに基づいてほぼ
決定され、電流値Ｉａが大きいほどあるいは抵抗値Ｒ39
が小さいほど短くなる。抵抗値Ｒ39は０Ωとしても良
い。また、電流値Ｉａは、上述したようにトランジスタ
４０を介して流れる放電電流のほぼ１／ｈFE２の大きさ
とすることができる。トランジスタ３７、４０を駆動す
るための電流値Ｉａの下限値は、抵抗４１の抵抗値をＲ
41、トランジスタ３７のベース・エミッタ間電圧をＶBE
とすれば次の（１）式により決められる。 Ｉａ＞ＶBE／Ｒ41 …（１）
【００３６】ＭＯＳトランジスタ３２のオフ状態におい
て、負荷２２、ＭＯＳトランジスタ３２などに短絡や断
線などの異常がない場合には、出力電圧Ｖｏは０Ｖに近
い値となる。これは、抵抗２８の抵抗値Ｒ28が負荷２２
の抵抗値Ｒ22よりも高く設定されているためである。こ
の場合、コンパレータ３１が非断線状態を示すＬレベル
の比較信号Ｓｃを出力をするための条件は次の（２）式
で示される。 ＶＢ×Ｒ22／（Ｒ22＋Ｒ28）＜Ｖｒ …（２）
て、負荷２２、ＭＯＳトランジスタ３２などに短絡や断
線などの異常がない場合には、出力電圧Ｖｏは０Ｖに近
い値となる。これは、抵抗２８の抵抗値Ｒ28が負荷２２
の抵抗値Ｒ22よりも高く設定されているためである。こ
の場合、コンパレータ３１が非断線状態を示すＬレベル
の比較信号Ｓｃを出力をするための条件は次の（２）式
で示される。 ＶＢ×Ｒ22／（Ｒ22＋Ｒ28）＜Ｖｒ …（２）
【００３７】これに対し、負荷２２が断線している場合
には、抵抗２８によって出力端子２７の電位が引き上げ
られる。しかし、この場合にはバッテリ２５から抵抗２
８、出力端子２７、ダイオード３４、トランジスタ３７
のエミッタ・ベース間を介して定電流回路４２に至る経
路、あるいはバッテリ２５から抵抗２８、出力端子２
７、抵抗３８、トランジスタ３７のコレクタ・ベース間
を介して定電流回路４２に至る経路で上述した電流Ｉａ
が流れる。この電流Ｉａによって抵抗２８に電圧降下が
生じ、その分だけ出力電圧Ｖｏが低下する。コンパレー
タ３１が断線状態を示すＨレベルの比較信号Ｓｃを出力
をするための条件は次の（３）式で示される。 Ｉａ×Ｒ28＜（ＶＢ−Ｖｒ） …（３）
には、抵抗２８によって出力端子２７の電位が引き上げ
られる。しかし、この場合にはバッテリ２５から抵抗２
８、出力端子２７、ダイオード３４、トランジスタ３７
のエミッタ・ベース間を介して定電流回路４２に至る経
路、あるいはバッテリ２５から抵抗２８、出力端子２
７、抵抗３８、トランジスタ３７のコレクタ・ベース間
を介して定電流回路４２に至る経路で上述した電流Ｉａ
が流れる。この電流Ｉａによって抵抗２８に電圧降下が
生じ、その分だけ出力電圧Ｖｏが低下する。コンパレー
タ３１が断線状態を示すＨレベルの比較信号Ｓｃを出力
をするための条件は次の（３）式で示される。 Ｉａ×Ｒ28＜（ＶＢ−Ｖｒ） …（３）
【００３８】従って、指令信号ＳａがＬレベルの場合に
負荷２２の断線状態を確実に検出するためには、まず負
荷２２が正常に接続されている状態において（２）式に
従って抵抗２８の抵抗値Ｒ28を決定し、次に（１）式と
（３）式とに従って定電流回路４２が出力する電流値Ｉ
ａを決定すれば良い。
負荷２２の断線状態を確実に検出するためには、まず負
荷２２が正常に接続されている状態において（２）式に
従って抵抗２８の抵抗値Ｒ28を決定し、次に（１）式と
（３）式とに従って定電流回路４２が出力する電流値Ｉ
ａを決定すれば良い。
【００３９】以上説明したように、本実施形態によれ
ば、出力端子２７を抵抗２８によって電源端子２３にプ
ルアップした上で、出力電圧Ｖｏと基準電圧Ｖｒとの比
較信号Ｓｃを出力するように構成したので、負荷駆動回
路２１に対し指令信号Ｓａを与える制御装置は、その指
令信号Ｓａと比較信号Ｓｃとに基づいて負荷２２やＭＯ
Ｓトランジスタ３２などの異常状態を検出することがで
きる。また、ＭＯＳトランジスタ３２のゲート・ソース
間には、ダイオード３４とツェナーダイオード３５、３
６とが接続されているので、正、負の過大電圧からゲー
トを保護することができる。
ば、出力端子２７を抵抗２８によって電源端子２３にプ
ルアップした上で、出力電圧Ｖｏと基準電圧Ｖｒとの比
較信号Ｓｃを出力するように構成したので、負荷駆動回
路２１に対し指令信号Ｓａを与える制御装置は、その指
令信号Ｓａと比較信号Ｓｃとに基づいて負荷２２やＭＯ
Ｓトランジスタ３２などの異常状態を検出することがで
きる。また、ＭＯＳトランジスタ３２のゲート・ソース
間には、ダイオード３４とツェナーダイオード３５、３
６とが接続されているので、正、負の過大電圧からゲー
トを保護することができる。
【００４０】上記抵抗２８とダイオード３４とを接続し
たことにより、ＭＯＳトランジスタ３２をオフ駆動する
ために必要となる電流Ｉａが抵抗２８に流れ、ＭＯＳト
ランジスタ３２のオフ駆動時、特に負荷２２の断線時に
おいて出力電圧Ｖｏを低下させる。本実施形態では、オ
フ駆動に必要な電流ＩａはＭＯＳトランジスタ３２のゲ
ート・ソース間に接続されたトランジスタ３７のベース
電流であるため、電流値Ｉａを（３）式を満足する値に
設定しても、トランジスタ３７にはＭＯＳトランジスタ
３２を急速にオフするのに十分なコレクタ電流が流れ
る。さらに、本実施形態ではトランジスタ３７と４０と
の２段構成とされているので、電流値Ｉａを一層小さく
設定することが可能となる。
たことにより、ＭＯＳトランジスタ３２をオフ駆動する
ために必要となる電流Ｉａが抵抗２８に流れ、ＭＯＳト
ランジスタ３２のオフ駆動時、特に負荷２２の断線時に
おいて出力電圧Ｖｏを低下させる。本実施形態では、オ
フ駆動に必要な電流ＩａはＭＯＳトランジスタ３２のゲ
ート・ソース間に接続されたトランジスタ３７のベース
電流であるため、電流値Ｉａを（３）式を満足する値に
設定しても、トランジスタ３７にはＭＯＳトランジスタ
３２を急速にオフするのに十分なコレクタ電流が流れ
る。さらに、本実施形態ではトランジスタ３７と４０と
の２段構成とされているので、電流値Ｉａを一層小さく
設定することが可能となる。
【００４１】これにより、負荷２２の断線時において電
流Ｉａによる抵抗２８の電圧降下をより小さくでき、基
準電圧Ｖｒに対する出力電圧Ｖｏの電圧マージンが高ま
ってより確実に異常状態を検出できる。また、オフ駆動
に必要な電流Ｉａが小さいため消費電流を低減できる。
さらに、トランジスタ３７、４０からなる放電回路は、
ほぼ（Ｉａ×ｈFE２）の放電電流を流すことができるの
で、ＭＯＳトランジスタ３２のターンオフ時間を短縮す
ることができ、スイッチング損失を低減することができ
る。
流Ｉａによる抵抗２８の電圧降下をより小さくでき、基
準電圧Ｖｒに対する出力電圧Ｖｏの電圧マージンが高ま
ってより確実に異常状態を検出できる。また、オフ駆動
に必要な電流Ｉａが小さいため消費電流を低減できる。
さらに、トランジスタ３７、４０からなる放電回路は、
ほぼ（Ｉａ×ｈFE２）の放電電流を流すことができるの
で、ＭＯＳトランジスタ３２のターンオフ時間を短縮す
ることができ、スイッチング損失を低減することができ
る。
【００４２】（第２の実施形態）次に、本発明の第２の
実施形態について負荷駆動回路の電気的構成を示す図２
を参照しながら説明する。図２に示す負荷駆動回路６８
は、図１に示した負荷駆動回路２１における定電流回路
４２を抵抗回路６９に置き替えた構成となっている。そ
の他の構成部分は負荷駆動回路２１と同じである。ただ
し、図２においてはオン駆動回路５３内のスイッチ回路
５５を簡略化して示している。
実施形態について負荷駆動回路の電気的構成を示す図２
を参照しながら説明する。図２に示す負荷駆動回路６８
は、図１に示した負荷駆動回路２１における定電流回路
４２を抵抗回路６９に置き替えた構成となっている。そ
の他の構成部分は負荷駆動回路２１と同じである。ただ
し、図２においてはオン駆動回路５３内のスイッチ回路
５５を簡略化して示している。
【００４３】抵抗回路６９（電流供給回路に相当）は、
指令信号ＳａがＬレベルの期間トランジスタ３７にベー
ス電流を供給するものである。トランジスタ３７のベー
スと０Ｖの電位を持つ電源端子２６との間には、抵抗７
０とスイッチ回路７１とが直列に接続されており、スイ
ッチ回路７１は、インバータ回路７２により論理反転さ
れた指令信号Ｓａによってオンまたはオフされるように
なっている。スイッチ回路７１はトランジスタを主体と
して構成されている。
指令信号ＳａがＬレベルの期間トランジスタ３７にベー
ス電流を供給するものである。トランジスタ３７のベー
スと０Ｖの電位を持つ電源端子２６との間には、抵抗７
０とスイッチ回路７１とが直列に接続されており、スイ
ッチ回路７１は、インバータ回路７２により論理反転さ
れた指令信号Ｓａによってオンまたはオフされるように
なっている。スイッチ回路７１はトランジスタを主体と
して構成されている。
【００４４】指令信号ＳａがＬレベルの期間、スイッチ
回路５５がオフ、スイッチ回路７１がオンとなり、抵抗
７０とスイッチ回路７１とを介してトランジスタ３７に
そのベース電位に比例したベース電流が流れる。その結
果、トランジスタ３７、４０がオンとなり、ＭＯＳトラ
ンジスタ３２が短時間でオフとなる。
回路５５がオフ、スイッチ回路７１がオンとなり、抵抗
７０とスイッチ回路７１とを介してトランジスタ３７に
そのベース電位に比例したベース電流が流れる。その結
果、トランジスタ３７、４０がオンとなり、ＭＯＳトラ
ンジスタ３２が短時間でオフとなる。
【００４５】この場合、トランジスタ３７に流すベース
電流は、ＭＯＳトランジスタ３２のゲート電荷の放電電
流に対してほぼ１／ｈFE２の大きさとすることができ
る。トランジスタ３７、４０を駆動するための条件は、
抵抗７０の抵抗値をＲ70、ダイオード３４の順方向電圧
をＶｆとすれば次の（４）式のようになる。 （ＶＢ−ＶBE−Ｖｆ）×Ｒ41／（Ｒ28＋Ｒ70）＞ＶBE …（４）
電流は、ＭＯＳトランジスタ３２のゲート電荷の放電電
流に対してほぼ１／ｈFE２の大きさとすることができ
る。トランジスタ３７、４０を駆動するための条件は、
抵抗７０の抵抗値をＲ70、ダイオード３４の順方向電圧
をＶｆとすれば次の（４）式のようになる。 （ＶＢ−ＶBE−Ｖｆ）×Ｒ41／（Ｒ28＋Ｒ70）＞ＶBE …（４）
【００４６】負荷２２、ＭＯＳトランジスタ３２などに
短絡や断線などの異常がない場合に、コンパレータ３１
が非断線状態を示すＬレベルの比較信号Ｓｃを出力をす
るための条件は上述した（２）式の通りとなる。また、
負荷２２が断線している場合に、コンパレータ３１が断
線状態を示すＨレベルの比較信号Ｓｃを出力をするため
の条件は次の（５）式で示される。 （ＶＢ−ＶBE−Ｖｆ）×Ｒ28／（Ｒ28＋Ｒ70）＜ＶＢ−Ｖｒ …（５）
短絡や断線などの異常がない場合に、コンパレータ３１
が非断線状態を示すＬレベルの比較信号Ｓｃを出力をす
るための条件は上述した（２）式の通りとなる。また、
負荷２２が断線している場合に、コンパレータ３１が断
線状態を示すＨレベルの比較信号Ｓｃを出力をするため
の条件は次の（５）式で示される。 （ＶＢ−ＶBE−Ｖｆ）×Ｒ28／（Ｒ28＋Ｒ70）＜ＶＢ−Ｖｒ …（５）
【００４７】つまり、本実施形態によっても、まず負荷
２２が正常に接続されている状態において（２）式に従
って抵抗２８の抵抗値Ｒ28を決定し、次に（４）式と
（５）式とに従って抵抗７０の抵抗値Ｒ70を決定するこ
とにより、負荷２２の断線状態を確実に検出することが
できる。また、ＭＯＳトランジスタ３２のターンオフ時
間を短縮できるとともに、消費電流の低減が図られる。
２２が正常に接続されている状態において（２）式に従
って抵抗２８の抵抗値Ｒ28を決定し、次に（４）式と
（５）式とに従って抵抗７０の抵抗値Ｒ70を決定するこ
とにより、負荷２２の断線状態を確実に検出することが
できる。また、ＭＯＳトランジスタ３２のターンオフ時
間を短縮できるとともに、消費電流の低減が図られる。
【００４８】（第３の実施形態）図３は、本発明の第３
の実施形態を示している。この図３に示す負荷駆動回路
７３は、図１に示した負荷駆動回路２１に対し抵抗３
９、トランジスタ４０、ツェナーダイオード３５、３６
を除いた構成となっている。また、定電流回路７４（電
流供給回路に相当）は、スイッチ回路７１、インバータ
回路７２および電流Ｉａを出力する定電流回路７５から
構成されており、図１に示した定電流回路４２と同様の
動作をするものである。
の実施形態を示している。この図３に示す負荷駆動回路
７３は、図１に示した負荷駆動回路２１に対し抵抗３
９、トランジスタ４０、ツェナーダイオード３５、３６
を除いた構成となっている。また、定電流回路７４（電
流供給回路に相当）は、スイッチ回路７１、インバータ
回路７２および電流Ｉａを出力する定電流回路７５から
構成されており、図１に示した定電流回路４２と同様の
動作をするものである。
【００４９】本実施形態によっても、指令信号ＳａがＬ
レベルの期間トランジスタ３７は定電流回路７４の出力
電流Ｉａよりも大きい（本実施形態ではほぼｈFE倍）コ
レクタ電流を流すことができる。従って、負荷２２の断
線などの異常を確実に検出でき、高速且つ低消費電力の
駆動が可能となる。なお、ツェナーダイオード３５、３
６は必要に応じて付加すれば良い。
レベルの期間トランジスタ３７は定電流回路７４の出力
電流Ｉａよりも大きい（本実施形態ではほぼｈFE倍）コ
レクタ電流を流すことができる。従って、負荷２２の断
線などの異常を確実に検出でき、高速且つ低消費電力の
駆動が可能となる。なお、ツェナーダイオード３５、３
６は必要に応じて付加すれば良い。
【００５０】（第４の実施形態）図４は、本発明の第４
の実施形態を示している。この図４に示す負荷駆動回路
７６は、負荷２２に対してロウサイドスイッチとして機
能するＰチャネル型のＭＯＳトランジスタ７７（第１の
トランジスタに相当）を採用し、図１に示す負荷駆動回
路２１に対し電源への接続関係を正負逆にしたものであ
る。この図４において、図１と同一構成部分には同一符
号を付して示している。
の実施形態を示している。この図４に示す負荷駆動回路
７６は、負荷２２に対してロウサイドスイッチとして機
能するＰチャネル型のＭＯＳトランジスタ７７（第１の
トランジスタに相当）を採用し、図１に示す負荷駆動回
路２１に対し電源への接続関係を正負逆にしたものであ
る。この図４において、図１と同一構成部分には同一符
号を付して示している。
【００５１】ＩＣの電源端子２３、２４にはバッテリ２
５の負極端子が接続され、電源端子２６にはバッテリ２
５の正極端子が接続されている。ＮＰＮ形トランジスタ
７８、ＰＮＰ形トランジスタ７９、定電流回路８０、オ
ン駆動回路８１、昇圧回路８２は、それぞれ図１に示す
トランジスタ３７、トランジスタ４０、定電流回路４
２、オン駆動回路５３、昇圧回路５４に相当している。
５の負極端子が接続され、電源端子２６にはバッテリ２
５の正極端子が接続されている。ＮＰＮ形トランジスタ
７８、ＰＮＰ形トランジスタ７９、定電流回路８０、オ
ン駆動回路８１、昇圧回路８２は、それぞれ図１に示す
トランジスタ３７、トランジスタ４０、定電流回路４
２、オン駆動回路５３、昇圧回路５４に相当している。
【００５２】昇圧回路８２は、チャージポンプ回路から
構成されており、電源端子２６に入力されるバッテリ電
圧ＶＢに基づいて、少なくともＭＯＳトランジスタ７７
のしきい値電圧Ｖｔ（＜０）以下の負の昇圧電圧（−Ｖ
cp）を出力するようになっている。また、コンパレータ
３１の非反転入力端子には基準電圧Ｖｒが入力され、反
転入力端子には出力電圧Ｖｏが入力されるようになって
いる。
構成されており、電源端子２６に入力されるバッテリ電
圧ＶＢに基づいて、少なくともＭＯＳトランジスタ７７
のしきい値電圧Ｖｔ（＜０）以下の負の昇圧電圧（−Ｖ
cp）を出力するようになっている。また、コンパレータ
３１の非反転入力端子には基準電圧Ｖｒが入力され、反
転入力端子には出力電圧Ｖｏが入力されるようになって
いる。
【００５３】この負荷駆動回路７６は上述した負荷駆動
回路２１と実質的に同一回路であるため、本実施形態に
よっても第１の実施形態と同様の作用および効果を得る
ことができる。
回路２１と実質的に同一回路であるため、本実施形態に
よっても第１の実施形態と同様の作用および効果を得る
ことができる。
【００５４】（その他の実施形態）なお、本発明は上記
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
第１のトランジスタには、ＭＯＳトランジスタ３２、７
７に替えてそれぞれＮＰＮ形、ＰＮＰ形のバイポーラト
ランジスタを用いても良い。また、第２および第３のト
ランジスタには、バイポーラトランジスタに替えてＦＥ
Ｔ（例えばＭＯＳトランジスタ）を用いても良い。第
１、第２、第４の各実施形態において、ツェナーダイオ
ード３５、３６がダイオード３４の保護機能も兼ねてい
る場合には、ダイオード３４を省略しても良い。この場
合には、ツェナーダイオード３５、３６が本発明でいう
保護回路に相当する。
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
第１のトランジスタには、ＭＯＳトランジスタ３２、７
７に替えてそれぞれＮＰＮ形、ＰＮＰ形のバイポーラト
ランジスタを用いても良い。また、第２および第３のト
ランジスタには、バイポーラトランジスタに替えてＦＥ
Ｔ（例えばＭＯＳトランジスタ）を用いても良い。第
１、第２、第４の各実施形態において、ツェナーダイオ
ード３５、３６がダイオード３４の保護機能も兼ねてい
る場合には、ダイオード３４を省略しても良い。この場
合には、ツェナーダイオード３５、３６が本発明でいう
保護回路に相当する。
【図１】本発明の第１の実施形態を示す負荷駆動回路の
電気的構成図
電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【図４】本発明の第４の実施形態を示す図１相当図
【図５】従来技術を示す図１相当図
２１、６８、７３、７６は負荷駆動回路、２３は電源端
子、２７は出力端子、２８は抵抗（電位設定用抵抗）、
３１はコンパレータ（駆動状態検出回路）、３２、７７
はＭＯＳトランジスタ（第１のトランジスタ）、３４は
ダイオード（保護回路）、３７、７８はトランジスタ
（第２のトランジスタ）、４０、７９はトランジスタ
（第３のトランジスタ）、４２、７４、８０は定電流回
路（電流供給回路）、５３、８１はオン駆動回路、６９
は抵抗回路（電流供給回路）である。
子、２７は出力端子、２８は抵抗（電位設定用抵抗）、
３１はコンパレータ（駆動状態検出回路）、３２、７７
はＭＯＳトランジスタ（第１のトランジスタ）、３４は
ダイオード（保護回路）、３７、７８はトランジスタ
（第２のトランジスタ）、４０、７９はトランジスタ
（第３のトランジスタ）、４２、７４、８０は定電流回
路（電流供給回路）、５３、８１はオン駆動回路、６９
は抵抗回路（電流供給回路）である。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H420 BB13 CC02 DD02 EA14 EA17
EA39 EB01 EB37 FF04 FF26
FF29
5J055 AX36 BX16 CX28 DX13 EX06
EY01 EY12 EY13 EY17 EY21
EZ03 EZ04 EZ08 EZ10 EZ54
FX19 FX38 GX01
Claims (8)
- 【請求項１】 電源端子と負荷が接続される出力端子と
の間に前記負荷に対するハイサイドスイッチとして設け
られたＮチャネル型の第１のトランジスタと、 前記電源端子と前記出力端子との間に接続された電位設
定用抵抗と、 前記出力端子の電圧を検出しその検出された出力電圧と
基準電圧とを比較することにより駆動状態を検出する駆
動状態検出回路と、 前記第１のトランジスタのゲート・ソース間に接続さ
れ、ソース側からゲート側へ通電状態となることにより
ゲート・ソース間を過電圧から保護する保護回路と、 前記第１のトランジスタのゲート・ソース間に接続され
たＰＮＰ形またはＰチャネル型の第２のトランジスタ
と、 前記第１のトランジスタに対するオン指令が与えられた
場合に、前記第１のトランジスタのゲートにオン駆動電
圧を印加するオン駆動回路と、 前記第１のトランジスタに対するオフ指令が与えられた
場合に、前記第２のトランジスタに対し、当該第２のト
ランジスタをオン駆動するのに必要な電流であって且つ
当該電流による前記電位設定用抵抗の電圧降下が前記電
源端子の電圧と前記基準電圧との差電圧よりも小さくな
るような電流を出力する電流供給回路とを備えて構成さ
れていることを特徴とする負荷駆動回路。 - 【請求項２】 前記第１のトランジスタのゲート・ソー
ス間に、前記第２のトランジスタにより駆動されるＮＰ
Ｎ形またはＮチャネル型の第３のトランジスタが接続さ
れていることを特徴とする請求項１記載の負荷駆動回
路。 - 【請求項３】 前記第１のトランジスタとして、ＦＥＴ
に替えてＮＰＮ形のバイポーラトランジスタを用いたこ
とを特徴とする請求項１または２記載の負荷駆動回路。 - 【請求項４】 負荷が接続される出力端子と電源端子と
の間に前記負荷に対するロウサイドスイッチとして設け
られたＰチャネル型の第１のトランジスタと、 前記出力端子と前記電源端子との間に接続された電位設
定用抵抗と、 前記出力端子の電圧を検出しその検出された出力電圧と
基準電圧とを比較することにより駆動状態を検出する駆
動状態検出回路と、 前記第１のトランジスタのソース・ゲート間に接続さ
れ、ゲート側からソース側へ通電状態となることにより
ソース・ゲート間を過電圧から保護する保護回路と、 前記第１のトランジスタのソース・ゲート間に接続され
たＮＰＮ形またはＮチャネル型の第２のトランジスタ
と、 前記第１のトランジスタに対するオン指令が与えられた
場合に、前記第１のトランジスタのゲートにオン駆動電
圧を印加するオン駆動回路と、 前記第１のトランジスタに対するオフ指令が与えられた
場合に、前記第２のトランジスタに対し、当該第２のト
ランジスタをオン駆動するのに必要な電流であって且つ
当該電流による前記電位設定用抵抗の電圧降下が前記基
準電圧よりも小さくなるような電流を出力する電流供給
回路とを備えて構成されていることを特徴とする負荷駆
動回路。 - 【請求項５】 前記第１のトランジスタのソース・ゲー
ト間に、前記第２のトランジスタにより駆動されるＰＮ
Ｐ形またはＰチャネル型の第３のトランジスタが接続さ
れていることを特徴とする請求項４記載の負荷駆動回
路。 - 【請求項６】 前記第１のトランジスタとして、ＦＥＴ
に替えてＰＮＰ形のバイポーラトランジスタを用いたこ
とを特徴とする請求項４または５記載の負荷駆動回路。 - 【請求項７】 前記電流供給回路は、前記第１のトラン
ジスタに対するオフ指令が与えられた場合に定電流を出
力する定電流回路であることを特徴とする請求項１ない
し６の何れかに記載の負荷駆動回路。 - 【請求項８】 前記電流供給回路は、前記第１のトラン
ジスタに対するオフ指令が与えられた場合に前記第２の
トランジスタのベースまたはゲートを抵抗を介して所定
電位に接続するように構成されていることを特徴とする
請求項１ないし６の何れかに記載の負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001227656A JP3633522B2 (ja) | 2001-07-27 | 2001-07-27 | 負荷駆動回路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001227656A JP3633522B2 (ja) | 2001-07-27 | 2001-07-27 | 負荷駆動回路 |
| US10/207,331 US6804096B2 (en) | 2001-07-27 | 2002-07-29 | Load driving circuit capable of raised accuracy detection of disconnection and short circuit of the load |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046380A true JP2003046380A (ja) | 2003-02-14 |
| JP3633522B2 JP3633522B2 (ja) | 2005-03-30 |
Family
ID=19060285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001227656A Expired - Fee Related JP3633522B2 (ja) | 2001-07-27 | 2001-07-27 | 負荷駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6804096B2 (ja) |
| JP (1) | JP3633522B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010477A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
| JP2011142554A (ja) * | 2010-01-08 | 2011-07-21 | Denso Corp | 断線検出回路 |
| JP2012080488A (ja) * | 2010-10-06 | 2012-04-19 | Denso Corp | ゲート駆動回路 |
| CN105005347A (zh) * | 2014-11-25 | 2015-10-28 | 成都颉盛科技有限公司 | 一种三线性缓冲驱动式放大电源装置 |
| WO2021033630A1 (ja) * | 2019-08-22 | 2021-02-25 | 株式会社オートネットワーク技術研究所 | スイッチ装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10252827B3 (de) * | 2002-11-13 | 2004-08-05 | Siemens Ag | Schaltungsanordnung zur schnellen Ansteuerung insbesondere induktiver Lasten |
| US7551412B2 (en) * | 2005-05-09 | 2009-06-23 | Electronic Systems Protection Inc. | Wiring fault correction circuit |
| JP4731257B2 (ja) * | 2005-09-15 | 2011-07-20 | 株式会社リコー | 異常接続検出回路及び異常接続検出回路を備えた駆動装置 |
| US7548097B2 (en) * | 2007-10-23 | 2009-06-16 | Texas Instruments Incorporated | Flyback current control |
| DE102009052836A1 (de) * | 2009-11-13 | 2011-05-19 | Schott Ag | Schaltungsanordnung für eine LED-Lichtquelle |
| US8674727B2 (en) * | 2010-08-31 | 2014-03-18 | Infineon Technologies Austria Ag | Circuit and method for driving a transistor component based on a load condition |
| CN102570399B (zh) | 2010-12-14 | 2014-08-20 | 华硕科技（苏州）有限公司 | 电源电路及使用其的电路板和电子装置 |
| DE102010055479A1 (de) * | 2010-12-22 | 2012-06-28 | Continental Automotive Gmbh | Schaltung zur Ansteuerung eines Schalters |
| DE102011001691B4 (de) * | 2011-04-13 | 2013-02-07 | Vossloh-Schwabe Deutschland Gmbh | Transistorschalteranordnung mit verbesserter Abschaltcharakteristik |
| US8659279B2 (en) * | 2011-07-14 | 2014-02-25 | Cooper Technologies Company | Automatic power converter bypass |
| JP5794104B2 (ja) * | 2011-10-27 | 2015-10-14 | ソニー株式会社 | 電池パック、蓄電システム、電子機器、電動車両および電力システム |
| US9276097B2 (en) * | 2012-03-30 | 2016-03-01 | Infineon Technologies Austria Ag | Gate overvoltage protection for compound semiconductor transistors |
| JP5907199B2 (ja) * | 2014-03-12 | 2016-04-26 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の制御方法 |
| CN107710354B (zh) * | 2015-07-08 | 2019-12-06 | 爱信艾达株式会社 | 驱动装置 |
| CN111323691A (zh) * | 2018-12-14 | 2020-06-23 | 华为终端有限公司 | 脉冲宽度调制电路的检测电路及诊断方法 |
| CN112019011A (zh) * | 2019-05-31 | 2020-12-01 | 群光电能科技股份有限公司 | 软启动控制电路 |
| US11128292B2 (en) * | 2019-05-31 | 2021-09-21 | Chicony Power Technology Co., Ltd. | Soft-start control circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104711A (ja) * | 1992-09-17 | 1994-04-15 | Mitsuba Electric Mfg Co Ltd | 負荷検出回路 |
| JP2000321334A (ja) * | 1999-05-12 | 2000-11-24 | Fuji Electric Co Ltd | 負荷状態検出装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2207315B (en) * | 1987-06-08 | 1991-08-07 | Philips Electronic Associated | High voltage semiconductor with integrated low voltage circuitry |
| JPS6462015A (en) | 1987-09-02 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Drive circuit for mos-fet |
| IT1226557B (it) | 1988-07-29 | 1991-01-24 | Sgs Thomson Microelectronics | Circuito di controllo della tensione di bloccaggio di un carico induttivo pilotato con un dispositivo di potenza in configurazione "high side driver" |
| JPH02113622A (en) | 1988-10-21 | 1990-04-25 | Nec Corp | Mosfet transistor driving circuit |
| US5017816A (en) * | 1989-11-08 | 1991-05-21 | National Semiconductor Corp. | Adaptive gate discharge circuit for power FETS |
| JP2941400B2 (ja) | 1990-09-28 | 1999-08-25 | 三菱電機株式会社 | 車載用負荷駆動装置 |
| JP2870558B2 (ja) | 1991-04-19 | 1999-03-17 | 富士電機株式会社 | 自動車用パワー集積回路 |
| JP2586428B2 (ja) * | 1991-04-24 | 1997-02-26 | 株式会社デンソー | 燃料ポンプの制御装置 |
| US5410190A (en) * | 1992-12-17 | 1995-04-25 | Sgs-Thomson Microelectronics, Inc. | Circuit for shortening the turn-off time of a power transistor |
| DE4329218A1 (de) | 1993-08-31 | 1995-03-02 | Beiersdorf Ag | Verfahren zum kontinuierlichen Imprägnieren |
| JP3172017B2 (ja) | 1993-11-26 | 2001-06-04 | 本田技研工業株式会社 | ジャンクションボックス構造 |
| US5550497A (en) * | 1994-05-26 | 1996-08-27 | Sgs-Thomson Microelectronics, Inc. | Power driver circuit with reduced turnoff time |
| US5687065A (en) * | 1994-11-28 | 1997-11-11 | Philips Electronics North America Corporation | Pre-regulator with light switch to limit voltage ringing on turn-off |
| US5796278A (en) * | 1996-04-26 | 1998-08-18 | Delco Electronics Corporaiton | Circuitry for controlling load current |
| US6133768A (en) * | 1998-10-08 | 2000-10-17 | Lucent Technologies Inc. | Breakdown voltage compensation circuit for write driver transistors |
| JP3639189B2 (ja) | 2000-06-22 | 2005-04-20 | 株式会社デンソー | 負荷駆動回路 |
-
2001
- 2001-07-27 JP JP2001227656A patent/JP3633522B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-29 US US10/207,331 patent/US6804096B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104711A (ja) * | 1992-09-17 | 1994-04-15 | Mitsuba Electric Mfg Co Ltd | 負荷検出回路 |
| JP2000321334A (ja) * | 1999-05-12 | 2000-11-24 | Fuji Electric Co Ltd | 負荷状態検出装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010477A (ja) * | 2007-06-26 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
| JP2011142554A (ja) * | 2010-01-08 | 2011-07-21 | Denso Corp | 断線検出回路 |
| JP2012080488A (ja) * | 2010-10-06 | 2012-04-19 | Denso Corp | ゲート駆動回路 |
| CN105005347A (zh) * | 2014-11-25 | 2015-10-28 | 成都颉盛科技有限公司 | 一种三线性缓冲驱动式放大电源装置 |
| WO2021033630A1 (ja) * | 2019-08-22 | 2021-02-25 | 株式会社オートネットワーク技術研究所 | スイッチ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6804096B2 (en) | 2004-10-12 |
| JP3633522B2 (ja) | 2005-03-30 |
| US20030021073A1 (en) | 2003-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633522B2 (ja) | 負荷駆動回路 | |
| US8040162B2 (en) | Switch matrix drive circuit for a power element | |
| US6459167B1 (en) | System for controlling electromotive force of motor of electric vehicle | |
| JP5067786B2 (ja) | 電力用半導体装置 | |
| US7924084B2 (en) | Semiconductor device | |
| JP5315026B2 (ja) | 半導体装置 | |
| US7102359B2 (en) | Integrated fault detector circuit | |
| JP4267865B2 (ja) | 負荷駆動装置 | |
| JP4271169B2 (ja) | 半導体装置 | |
| JP3637848B2 (ja) | 負荷駆動回路 | |
| JP2002511692A (ja) | ダイオードをシミュレーションする回路 | |
| JP5383426B2 (ja) | 異常検出時急速放電回路 | |
| US20030081365A1 (en) | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto | |
| CN110785933A (zh) | 半导体开关元件的短路保护电路 | |
| US6891708B2 (en) | Reduced current and power consumption structure of drive circuit | |
| US20210391715A1 (en) | Polarity reversal protection circuit | |
| JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP2004294404A (ja) | 断線検出回路 | |
| JP2009207077A (ja) | 半導体集積回路装置 | |
| US20200028503A1 (en) | Semiconductor device and electronic control device | |
| US20190296729A1 (en) | Drive device | |
| JPH07321621A (ja) | 半導体集積回路 | |
| US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
| US11139811B2 (en) | Driver circuit, corresponding device and system | |
| US20220082606A1 (en) | Integrated circuit and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |