JP2000031216A - ボンディングパッド用検査装置 - Google Patents

ボンディングパッド用検査装置

Info

Publication number
JP2000031216A
JP2000031216A JP11155369A JP15536999A JP2000031216A JP 2000031216 A JP2000031216 A JP 2000031216A JP 11155369 A JP11155369 A JP 11155369A JP 15536999 A JP15536999 A JP 15536999A JP 2000031216 A JP2000031216 A JP 2000031216A
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
parts
semiconductor chip
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11155369A
Other languages
English (en)
Inventor
Florian Schamberger
シャムベルガー フローリアン
Helmut Schneider
シュナイダー ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000031216A publication Critical patent/JP2000031216A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【課題】 半導体チップがそれ自体でボンディングされ
ているかどうかを検出することができるボンディングパ
ッド用検査装置を提供すること 【解決手段】 半導体チップがボンディングされている
かどうかを検出するボンディングパッド用の検査装置で
あって、ボンディングワイヤとボンディングパッドとの
間のボンディング状態を評価する回路を備え、該評価回
路は検出したボンディング状態に依存して動作モードお
よびテストモードを作動化および不作動化する形式の検
査装置において、ボンディングパッドは少なくとも２つ
の部分に分割され、これによって半導体チップそれ自体
に実装された回路は、ボンディングパッドの前記部分か
ら取り出された信号から、ボンディングワイヤが前記部
分に接続されているかどうかを検出することを特徴とす
る検査装置を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップがボ
ンディングされているかどうかを検出するボンディング
パッド用検査装置に関する。このボンディングパッド検
査装置は、ボンディングワイヤとボンディングパッドと
の間のボンディング状態を評価する回路を備えており、
この評価回路は、検出したボンディング状態に依存して
動作モードおよびテストモードを作動化および不作動化
することができる。
【０００２】
【従来の技術】半導体チップを製造する際、およびこれ
らの半導体チップを動作モードならびにテストモードで
動作させる場合には、それぞれの半導体チップが高い信
頼性でボンディング済みであるかどうかをつねに知る必
要がある。ここで半導体チップそれ自体が、ボンディン
グ済みであるかどうかを自分で識別でき、ひいては半導
体チップ装着状態に依存してそれぞれの動作モードおよ
び検査モードを作動化および不作動化することができれ
ば殊に有利である。半導体チップのこのような特性によ
って、この半導体チップを相応の検査設備に入れること
が回避でき、ひいてはこれに伴う多大な時間の損失を回
避できるという利点が得られることになる。
【０００３】半導体チップそれ自体がボンディングされ
ているかどうかを自分で識別することのできる検査装置
を提供することはいままで考えられていない。
【０００４】
【発明が解決しようとする課題】本発明は、半導体チッ
プがそれ自体でボンディング済みであるかどうかを自分
で検出することができ、ひいては検出されたボンディン
グ状態に依存してそれぞれの動作モードおよび検査モー
ドを作動化および不作動化することのできるボンディン
グパッド用検査装置を提供することを課題とする。
【０００５】
【課題を解決するための手段】上記課題は本発明によ
り、半導体チップがボンディングされているかどうかを
検出するボンディングパッド用の検査装置であって、ボ
ンディングワイヤとボンディングパッドとの間のボンデ
ィング状態を評価する回路を備え、該評価回路は検出し
たボンディング状態に依存して動作モードおよびテスト
モードを作動化および不作動化する形式の検査装置にお
いて、ボンディングパッドは少なくとも２つの部分に分
割され、これによって半導体チップそれ自体に実装され
た回路は、ボンディングパッドの前記部分から取り出さ
れた信号から、ボンディングワイヤが前記部分に接続さ
れているかどうかを検出することを特徴とする検査装置
を構成することによって解決される。
【０００６】
【発明の実施の形態】ボンディングパッドは有利には２
つの部分に分割される。しかし場合によっては２つより
も多くの部分に分割することも可能である。
【０００７】本発明は従来の技術とはまったく別のアプ
ローチを取っている。本発明の検査装置は、半導体チッ
プの外部からボンディングパッドに接続されたワイヤを
介して検査信号を供給することによって、ボンディング
パッドが適切にボンディングされていることを検出する
のではない。むしろ半導体チップそれ自体が、適切にボ
ンディング済みであるかどうかを検査する。すなわち半
導体チップは評価回路を含み、この評価回路は、それぞ
れ少なくとも２つの部分に分割されているボンディング
パッドがボンディングワイヤに接続されているかどうか
を評価することによって検査を行う。
【０００８】ここで利用している事実は、ボンディング
ワイヤと接続されていない、１つのボンディングパッド
の２つの部分の間の抵抗は、実質的に無限大であり、ま
たボンディングワイヤによって電気的に相互に接続され
ている、１つのボンディングパッドの２つの部分の間の
抵抗は、ほぼ０になるということである。したがって半
導体チップに設けられた回路は、この２つの部分の間の
抵抗がほぼ０であるかまたはほぼ無限大であるかを評価
するだけである。
【０００９】上記のような回路は、種々の手段で実施す
ることができる。この回路は単に、１つのボンディング
パッドの少なくとも２つの部分が、ボンディングワイヤ
によって相互に導通接続されているかどうかを識別でき
るだけでよい。
【００１０】本発明を図面を用いて以下詳しく説明す
る。
【００１１】
【実施例】図２は、普通のボンディングパッド１を示し
ている。このボンディングパッド１の上には、点線で示
したように、ボンディングワイヤ２が取り付けられてい
る。図２の例では、ボンディングワイヤ２はボンディン
グパッド１に全体に広がって接続している。ここでこの
ボンディングワイヤ２はボンディングパッド１に部分的
にだけ接続しており、これによりボンディングワイヤ２
とボンディングパッド１との間の接続が不良であること
はあり得る。さらにボンディングワイヤ２がボンディン
グパッド１の横で半導体チップと接触し、これによって
ボンディングパッド１が全く接続されていないことさえ
もあり得る。
【００１２】本発明の検査装置では図１に示したよう
に、ボンディングパッド１は２つの部分３，４に分割さ
れ、これらの部分は相互に間隙５によって隔てられてい
る。すなわち図１の装置では、部分３と４との間の電気
抵抗は、ボンディングワイヤによって相互に導通接続さ
れていない場合にはほぼ無限大である。しかしこれらの
部分３，４がボンディングワイヤ２によって接続されて
いる場合には、部分３，４間の抵抗はほぼ０になる。
【００１３】図１には、ボンディングワイヤ２がボンデ
ィングパッド１と部分的にのみ接続し、すなわち部分４
だけがボンディングワイヤ２と電気接続している場合を
概略的に示している。したがってこの場合にはボンディ
ングワイヤ２による、ボンディングパッド１の接続は
「不良」である。
【００１４】このようなボンディングワイヤ２によるボ
ンディングパッド１の「不良」の接続は、本発明の検査
装置により直ちに識別される。部分３および４は相互に
電気接続されていないため、部分３と４との間の電気抵
抗はほぼ無限大になる。この状態は、半導体チップに設
けられた回路によって直ちに検出され、これによって半
導体チップそれ自体が、適切にボンディングされている
かどうかを求めることができる。
【００１５】ボンディングワイヤ２がボンディングパッ
ド１の横にある場合、またはボンディングが行われてい
ない場合には、部分３と４との間の抵抗も当然ほぼ無限
大になる。この場合にも上記の検査装置は、ボンディン
グパッドがボンディングワイヤとまだ接続されていない
ことを直ちに検出することができる。
【００１６】図３は、ボンディングパッド１の部分３，
４の状態を評価する回路の例を示している。評価を行う
ために、この回路の端子６，７は、部分３，４と接続さ
れている。これらの部分３，４は、図１に示したように
同じ大きさである必要はない。端子６は、ｐチャネルＭ
ＯＳトランジスタ８のゲートと、ｎチャネルＭＯＳトラ
ンジスタ１３のゲートとに接続されている。端子７は、
ｎチャネルＭＯＳトランジスタ９のゲートに接続されて
いる。トランジスタ８，９は電源電圧とアートとの間に
直列に配置されている。これらのトランジスタの共通の
接続点は、インバータ１０の入力側と、ｐチャネルＭＯ
Ｓトランジスタ１１ならびにｎチャネルＭＯＳトランジ
スタ１２の共通の接続点とに接続されている。インバー
タ１０の出力側は、トランジスタ１１のゲートと、トラ
ンジスタ１２のゲートに接続されている。さらにトラン
ジスタ１１，１２および１３はアースと電源電圧との間
に直列に配置されている。
【００１７】インバータ１０とトランジスタ１１はラッ
チ素子を形成している。このラッチ素子には、端子６お
よび７が相互に接続されているかどうか依存して異なる
値が記憶される。
【００１８】ボンディングパッド１の部分３，４の接続
状態を評価するための回路の別の実施例も当然可能であ
る。図３は単なる例を示しているだけである。
【００１９】したがって本発明の半導体チップは、ボン
ディングされているかどうかを直ちに識別することがで
き、ひいては動作モードおよび検査モードを取り付け状
態に依存して作動化または不作動化することができる。
これによって時間が格段に節約される。なぜなら半導体
チップを検査設備に入れる必要がないからである。
【図面の簡単な説明】
【図１】ボンディングワイヤが１つの部分にのみ接続し
ているボンディングパッドの平面図である。
【図２】従来のボンディングパッドの平面図である。
【図３】１つのボンディングパッドの２つの部分が導通
接続されているかどうかを識別することのできる回路の
例である。
【符号の説明】
１ ボンディングパッド ２ ボンディングワイヤ ３，４ ボンディングパッド ５ 間隙 ６，７ 端子 ８，１１ ｐチャネルＭＯＳトランジスタ ９，１２，１３ ｎチャネルＭＯＳトランジスタ １０ インバータ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップがボンディングされている
    かどうかを検出するボンディングパッド（１）用の検査
    装置であって、 ボンディングワイヤ（３）とボンディングパッド（１）
    との間のボンディング状態を評価する回路を備え、該評
    価回路は検出したボンディング状態に依存して動作モー
    ドおよびテストモードを作動化および不作動化する形式
    の検査装置において、 ボンディングパッド（１）は少なくとも２つの部分
    （３，４）に分割されており、これによって半導体チッ
    プそれ自体に実装された回路は、ボンディングパッド
    （１）の前記部分（３，４）から取り出した信号から、
    ボンディングワイヤ（２）が前記部分（３，４）に接続
    されているかどうかを検出することを特徴とする検査装
    置。
  2. 【請求項２】 ボンディングパッド（１）は２つの部分
    （３，４）に分割されている請求項１に記載の検査装
    置。
JP11155369A 1998-06-04 1999-06-02 ボンディングパッド用検査装置 Pending JP2000031216A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19825009A DE19825009C1 (de) 1998-06-04 1998-06-04 Prüfanordnung für Bondpad
DE19825009.6 1998-06-04

Publications (1)

Publication Number Publication Date
JP2000031216A true JP2000031216A (ja) 2000-01-28

Family

ID=7869916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155369A Pending JP2000031216A (ja) 1998-06-04 1999-06-02 ボンディングパッド用検査装置

Country Status (6)

Country Link
US (1) US6229206B1 (ja)
EP (1) EP0969288B1 (ja)
JP (1) JP2000031216A (ja)
KR (1) KR100326063B1 (ja)
DE (2) DE19825009C1 (ja)
TW (1) TW451378B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314734A1 (en) * 2009-06-14 2010-12-16 Terepac Processes and structures for IC fabrication

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417562B1 (en) * 1999-09-22 2002-07-09 Lsi Logic Corporation Silicon verification with embedded testbenches
JP2002156400A (ja) * 2000-11-21 2002-05-31 Seiko Instruments Inc 電子機器およびその製造方法
US20060151785A1 (en) * 2005-01-13 2006-07-13 Campbell Robert J Semiconductor device with split pad design
US7245028B2 (en) * 2005-06-02 2007-07-17 Lyontek Inc. Split control pad for multiple signal
US20110140730A1 (en) * 2008-05-30 2011-06-16 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
DE102012019782A1 (de) * 2012-10-09 2014-04-10 Infineon Technologies Ag Elektrisches Kontakt-Pad

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188643A (ja) * 1990-11-19 1992-07-07 Nec Corp 半導体集積回路
JPH0613439A (ja) * 1992-06-24 1994-01-21 Rohm Co Ltd 電子部品におけるワイヤーボンディングの検査方法
JPH0621175A (ja) * 1992-07-06 1994-01-28 Matsushita Electron Corp 半導体装置用テストチップ
JPH0729956A (ja) * 1993-07-13 1995-01-31 Fujitsu Ltd 半導体装置およびその試験方法
DE69518973T2 (de) * 1995-05-19 2001-02-22 St Microelectronics Srl Elektronische Schaltung mit mehreren Banddrähten, Herstellungsmethode und Testverfahren des Banddrahtzusammenhangs
JPH09139471A (ja) * 1995-09-07 1997-05-27 Hewlett Packard Co <Hp> オンサーキット・アレイ・プロービング用の補助パッド
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
JPH09266226A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314734A1 (en) * 2009-06-14 2010-12-16 Terepac Processes and structures for IC fabrication
US8759713B2 (en) * 2009-06-14 2014-06-24 Terepac Corporation Methods for interconnecting bonding pads between components

Also Published As

Publication number Publication date
KR20000005782A (ko) 2000-01-25
DE19825009C1 (de) 1999-11-25
KR100326063B1 (ko) 2002-03-07
EP0969288A3 (de) 2001-01-10
EP0969288A2 (de) 2000-01-05
DE59911513D1 (de) 2005-03-03
EP0969288B1 (de) 2005-01-26
TW451378B (en) 2001-08-21
US6229206B1 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
US4894605A (en) Method and on-chip apparatus for continuity testing
KR900006484B1 (ko) Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR910000114B1 (ko) 반도체 장치
JP3587300B2 (ja) 集積回路装置
JPH08304515A (ja) パッケージ状態で直流電圧テスト可能な半導体メモリ装置
US20110227601A1 (en) Test method of semiconductor integrated circuit and test system, and semiconductor integrated circuit
US6909172B2 (en) Semiconductor device with conduction test terminals
JP2000031216A (ja) ボンディングパッド用検査装置
JP2006261504A (ja) 半導体装置及びその試験方法
JPH0864769A (ja) 集積回路
US7724011B2 (en) Semiconductor integrated circuit device with power lines improved
CN100462732C (zh) 电路检查方法
JP2008108826A (ja) 半導体装置
JP4692255B2 (ja) 断線検出装置
KR100279198B1 (ko) 2개의 집적회로를 갖춘 플레이트
JP4114294B2 (ja) 半導体装置およびその検査方法
JPH0354841A (ja) ＢｉＣＭＯＳ半導体装置
JP2978883B1 (ja) 半導体装置
JPH11274395A (ja) 半導体パッケ−ジ
US6747468B2 (en) Circuit trimming of packaged IC chip
JP4665740B2 (ja) リセット検出装置
JPH06310578A (ja) 半導体装置
JPH05341014A (ja) 半導体モジュール装置、半導体モジュール単体及び試験方法
KR0146524B1 (ko) 반도체 메모리 장치
JPH09330963A (ja) 半導体集積回路装置及びそのチップ化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081010