JPH0621175A - 半導体装置用テストチップ - Google Patents
半導体装置用テストチップInfo
- Publication number
- JPH0621175A JPH0621175A JP17804792A JP17804792A JPH0621175A JP H0621175 A JPH0621175 A JP H0621175A JP 17804792 A JP17804792 A JP 17804792A JP 17804792 A JP17804792 A JP 17804792A JP H0621175 A JPH0621175 A JP H0621175A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- bonding
- voltage
- conductive wiring
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ワイヤーボンディング後のボンディングパッ
ドからのネールヘッドのずれの有無、ウエハーのスクラ
イブ時、半導体チップのダイパットへの接着時等の衝撃
による半導体チップの周囲のクラックを電気的に検査で
きるようにする。 【構成】 ボンディングパッド１６は、ワイヤーボンド
ずれがあるかどうかを電気的に検査する際に電圧を印加
する部分である。電圧は、組立、リード加工後のＤＣ検
査時に印加される。導電性配線１５は、一般に実施され
ている技術を用いて、ボンディングパッド１２の各々の
少なくとも一つ以上の周囲を囲むように形成されてい
る。ボンディングパッド１６のうち電圧を印加するそれ
は、他のボンディングパッド１６周囲を囲む配線と導通
させてある。
ドからのネールヘッドのずれの有無、ウエハーのスクラ
イブ時、半導体チップのダイパットへの接着時等の衝撃
による半導体チップの周囲のクラックを電気的に検査で
きるようにする。 【構成】 ボンディングパッド１６は、ワイヤーボンド
ずれがあるかどうかを電気的に検査する際に電圧を印加
する部分である。電圧は、組立、リード加工後のＤＣ検
査時に印加される。導電性配線１５は、一般に実施され
ている技術を用いて、ボンディングパッド１２の各々の
少なくとも一つ以上の周囲を囲むように形成されてい
る。ボンディングパッド１６のうち電圧を印加するそれ
は、他のボンディングパッド１６周囲を囲む配線と導通
させてある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の組立製造
に於ける品質管理に用いられる半導体装置用テストチッ
プに関するものである。
に於ける品質管理に用いられる半導体装置用テストチッ
プに関するものである。
【０００２】
【従来の技術】従来、半導体装置は、図３に示すよう
に、ボンディングパッド２とリードフレームのインナー
リード３とがボンディングワイヤー５で接続されてい
る。半導体装置内では、半導体チップ１上に設けられた
ボンディングパッド２に、直径３０μｍ前後の金あるい
はアルミニウムのワイヤーの一端を熱圧着あるいは超音
波熱圧着する。この後、ワイヤーにループを描かせてイ
ンナーリード３に他端を熱圧着あるいは超音波熱圧着し
て接続されている。
に、ボンディングパッド２とリードフレームのインナー
リード３とがボンディングワイヤー５で接続されてい
る。半導体装置内では、半導体チップ１上に設けられた
ボンディングパッド２に、直径３０μｍ前後の金あるい
はアルミニウムのワイヤーの一端を熱圧着あるいは超音
波熱圧着する。この後、ワイヤーにループを描かせてイ
ンナーリード３に他端を熱圧着あるいは超音波熱圧着し
て接続されている。
【０００３】
【発明が解決しようとする課題】このような構造におい
ては、ワイヤーボンディングの際、ワイヤーボンディン
グ装置の認識不良、ボンディング精度不良等によって、
ボンディングパッド２からワイヤーのネールヘッド６が
ずれ、ボンディング位置が大きくずれると、ネールヘッ
ド６とボンディングパッド２の接合面が小さくなり、接
合が不安定となる。このため樹脂封止の際、外的衝撃に
よりワイヤーの接合がはずれる危険性がある。さらに、
ネールヘッド６がずれ、やはりボンディング位置がずれ
て保護膜７に衝撃を与えた場合、保護膜７にクラック８
が発生し、半導体チップ１の耐湿性の劣化を起こすおそ
れがある。また、ウエハーから半導体チップに分割する
際のスクライブ時やブレイク時、あるいはその他の組立
工程で生じる衝撃によって半導体チップ１周囲にクラッ
ク８が発生すると、半導体チップ１周縁部の配線が断線
したり、クラック８による耐湿性不良を保護膜７で生じ
るおそれがある。このため、工程毎に顕微鏡による検査
をし、外観検査装置による検査を実施して、不良となる
半導体チップを抜き取っていた。
ては、ワイヤーボンディングの際、ワイヤーボンディン
グ装置の認識不良、ボンディング精度不良等によって、
ボンディングパッド２からワイヤーのネールヘッド６が
ずれ、ボンディング位置が大きくずれると、ネールヘッ
ド６とボンディングパッド２の接合面が小さくなり、接
合が不安定となる。このため樹脂封止の際、外的衝撃に
よりワイヤーの接合がはずれる危険性がある。さらに、
ネールヘッド６がずれ、やはりボンディング位置がずれ
て保護膜７に衝撃を与えた場合、保護膜７にクラック８
が発生し、半導体チップ１の耐湿性の劣化を起こすおそ
れがある。また、ウエハーから半導体チップに分割する
際のスクライブ時やブレイク時、あるいはその他の組立
工程で生じる衝撃によって半導体チップ１周囲にクラッ
ク８が発生すると、半導体チップ１周縁部の配線が断線
したり、クラック８による耐湿性不良を保護膜７で生じ
るおそれがある。このため、工程毎に顕微鏡による検査
をし、外観検査装置による検査を実施して、不良となる
半導体チップを抜き取っていた。
【０００４】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明の半導体装置用テストチップは、半導体ウ
エハー上に形成された半導体素子と、前記半導体素子の
周辺に形成された複数のボンディングパッドと、前記ボ
ンディングパッドの各々の周囲を囲むように形成した導
電性配線を備え、前記導電性配線を少なくとも一つの前
記ボンディングパッドに導通させている。
めに、本発明の半導体装置用テストチップは、半導体ウ
エハー上に形成された半導体素子と、前記半導体素子の
周辺に形成された複数のボンディングパッドと、前記ボ
ンディングパッドの各々の周囲を囲むように形成した導
電性配線を備え、前記導電性配線を少なくとも一つの前
記ボンディングパッドに導通させている。
【０００５】また、半導体ウエハー上に形成された半導
体素子と、前記半導体素子の周辺に形成された複数のボ
ンディングパッドと、前記半導体素子の周囲の少なくと
も一辺に形成された導電性配線と、前記導電性配線の一
端を前記ボンディングパッドのうち少なくとも一つ以上
に導通させ、他端を前記一端と接続させたボンディング
パッド以外の少なくとも一つ以上のボンディングパッド
に導通させている。
体素子と、前記半導体素子の周辺に形成された複数のボ
ンディングパッドと、前記半導体素子の周囲の少なくと
も一辺に形成された導電性配線と、前記導電性配線の一
端を前記ボンディングパッドのうち少なくとも一つ以上
に導通させ、他端を前記一端と接続させたボンディング
パッド以外の少なくとも一つ以上のボンディングパッド
に導通させている。
【０００６】
【作用】上記本発明の構成により、導電性配線を形成す
ることにより、ワイヤーボンディング時のネールヘッド
がボンディングパッドからずれた場合には、導電性配線
とネールヘッドが短絡する。これを組立、リード加工終
了後のＤＣ検査で検出することによって接合面が不安定
な不良品が生じても容易に抜き取ることができる。
ることにより、ワイヤーボンディング時のネールヘッド
がボンディングパッドからずれた場合には、導電性配線
とネールヘッドが短絡する。これを組立、リード加工終
了後のＤＣ検査で検出することによって接合面が不安定
な不良品が生じても容易に抜き取ることができる。
【０００７】また、導電性配線を形成することにより、
ウエハースクライブ、チップマウントへの半導体チップ
の接着時に、半導体チップにクラックが発生した場合に
は、導電性配線が断線する。これを組立、リード加工終
了後のＤＣ検査で検出することによって容易に不良品を
抜き取ることができる。
ウエハースクライブ、チップマウントへの半導体チップ
の接着時に、半導体チップにクラックが発生した場合に
は、導電性配線が断線する。これを組立、リード加工終
了後のＤＣ検査で検出することによって容易に不良品を
抜き取ることができる。
【０００８】
【実施例】図１に本発明の第１の実施例の半導体装置の
斜視図を示す。１１は半導体チップ、１２はボンディン
グパッド、１３はインナーリード、１４はダイパット、
１５は導電性の配線、１６は電圧を印加するためのボン
ディングパッド、１７はボンディングワイヤー、１８は
ネールヘッドである。
斜視図を示す。１１は半導体チップ、１２はボンディン
グパッド、１３はインナーリード、１４はダイパット、
１５は導電性の配線、１６は電圧を印加するためのボン
ディングパッド、１７はボンディングワイヤー、１８は
ネールヘッドである。
【０００９】ボンディングパッド１６は、ワイヤーボン
ドずれがあるかどうかを電気的に検査する際に電圧を印
加する部分である。電圧は、組立、リード加工後のＤＣ
検査時に印加される。導電性配線１５はリソグラフィー
技術及び、ドライエッチングやウエットエッチング技術
を用いて、ボンディングパッド１２の各々の少なくとも
一つ以上の周囲を囲むように形成されている。ボンディ
ングパッド１６の内電圧を印加するそれは、他のボンデ
ィングパッド１６周囲を囲む配線と導通させてある。導
電性配線１５の材料として本実施例ではアルミニウムと
シリコンと銅の合金を使用している。また、導電性配線
１５を形成する位置はボンディングパッド１２から３０
μｍ離れた位置に形成してある。導電性配線１５の材料
としてポリシリコン、金等の導電性金属、もしくはそれ
らを二種類以上を組み合わせたものを用いる。また、ボ
ンディングパッド１６からの導電性配線１５の距離は、
ネールヘッド１８の大きさ、ボンディングパッド１６の
大きさ等に応じて決定する。
ドずれがあるかどうかを電気的に検査する際に電圧を印
加する部分である。電圧は、組立、リード加工後のＤＣ
検査時に印加される。導電性配線１５はリソグラフィー
技術及び、ドライエッチングやウエットエッチング技術
を用いて、ボンディングパッド１２の各々の少なくとも
一つ以上の周囲を囲むように形成されている。ボンディ
ングパッド１６の内電圧を印加するそれは、他のボンデ
ィングパッド１６周囲を囲む配線と導通させてある。導
電性配線１５の材料として本実施例ではアルミニウムと
シリコンと銅の合金を使用している。また、導電性配線
１５を形成する位置はボンディングパッド１２から３０
μｍ離れた位置に形成してある。導電性配線１５の材料
としてポリシリコン、金等の導電性金属、もしくはそれ
らを二種類以上を組み合わせたものを用いる。また、ボ
ンディングパッド１６からの導電性配線１５の距離は、
ネールヘッド１８の大きさ、ボンディングパッド１６の
大きさ等に応じて決定する。
【００１０】半導体装置にワイヤーボンド、樹脂封止を
行ない、リード加工を施したものについてＤＣ検査を行
なう。この時、電圧を印加するボンディングパッド１６
とボンディングワイヤーで結ばれたリードに５Ｖの電圧
を、その他のリードに０Ｖの電圧を印加する。
行ない、リード加工を施したものについてＤＣ検査を行
なう。この時、電圧を印加するボンディングパッド１６
とボンディングワイヤーで結ばれたリードに５Ｖの電圧
を、その他のリードに０Ｖの電圧を印加する。
【００１１】このような状態で、ワイヤーボンド工程で
ボンディングワイヤー１７のネールヘッド１８の接合部
がボンディングパッド１２からずれ、ボンディングパッ
ド１６周囲の導電性配線１５に接触したものがある場
合、電圧を印加するボンディングパッド１６には電流が
流れる。このため、その電流の有無を測定することで、
ボンドずれの有無が容易に判断できる。
ボンディングワイヤー１７のネールヘッド１８の接合部
がボンディングパッド１２からずれ、ボンディングパッ
ド１６周囲の導電性配線１５に接触したものがある場
合、電圧を印加するボンディングパッド１６には電流が
流れる。このため、その電流の有無を測定することで、
ボンドずれの有無が容易に判断できる。
【００１２】また、図２に本発明の第２の実施例の半導
体装置の斜視図を示す。１１は半導体チップ、１２はボ
ンディングパッド、１３はインナーリード、１４はダイ
パット、１５は導電性の配線、１７はボンディングワイ
ヤー、１８はネールヘッド、１９は電圧を印加するボン
ディングパッドＡ、２０は電圧を印加する別のボンディ
ングパッドＢである。電圧を印加するボンディングパッ
ドＡ１９とボンディングパッドＢ２０とには、組立、リ
ード加工後のＤＣ検査時に、半導体チップのクラックが
発生しているかどうかを電気的に検査するために用いら
れる。導電性配線１５はリソグラフィー技術及び、ドラ
イエッチングやウエットエッチング技術を用いて、半導
体チップ１の周縁部の少なくとも一辺に、もしくは周縁
部を一周するように形成してある。この導電性配線１５
の一端は電圧を印加するためのボンディングパッドＡ１
９に、他端にはボンディングパッドＢ２０に導通されて
いる。導電性配線１５の材料として本実施例では、アル
ミニウムとシリコンの合金を使用したが、ポリシリコ
ン、金等の導電性金属、もしくはそれらの二種類以上を
組み合わせたものでもよい。
体装置の斜視図を示す。１１は半導体チップ、１２はボ
ンディングパッド、１３はインナーリード、１４はダイ
パット、１５は導電性の配線、１７はボンディングワイ
ヤー、１８はネールヘッド、１９は電圧を印加するボン
ディングパッドＡ、２０は電圧を印加する別のボンディ
ングパッドＢである。電圧を印加するボンディングパッ
ドＡ１９とボンディングパッドＢ２０とには、組立、リ
ード加工後のＤＣ検査時に、半導体チップのクラックが
発生しているかどうかを電気的に検査するために用いら
れる。導電性配線１５はリソグラフィー技術及び、ドラ
イエッチングやウエットエッチング技術を用いて、半導
体チップ１の周縁部の少なくとも一辺に、もしくは周縁
部を一周するように形成してある。この導電性配線１５
の一端は電圧を印加するためのボンディングパッドＡ１
９に、他端にはボンディングパッドＢ２０に導通されて
いる。導電性配線１５の材料として本実施例では、アル
ミニウムとシリコンの合金を使用したが、ポリシリコ
ン、金等の導電性金属、もしくはそれらの二種類以上を
組み合わせたものでもよい。
【００１３】半導体チップ１にワイヤーボンド、樹脂封
止を行ない、リード加工を施したものについてＤＣ検査
を行なう際には、ボンディングパッドＡ１９とボンディ
ングワイヤーで結ばれたリードに５Ｖの電圧、ボンディ
ングパッドＢ２０とボンディングワイヤーで結ばれたリ
ードに０Ｖの電圧を印加する。ウエハースクライブ、チ
ップ分割、ダイパットへの半導体チップの接着時、ある
いはその他の衝撃によって、半導体チップの周囲にクラ
ックが発生すると、導電性配線５が断線する。このた
め、ボンディングパッドＡ１９とボンディングパッドＢ
２０間には、電流が流れず、チップクラックが発生して
いると判断できる。
止を行ない、リード加工を施したものについてＤＣ検査
を行なう際には、ボンディングパッドＡ１９とボンディ
ングワイヤーで結ばれたリードに５Ｖの電圧、ボンディ
ングパッドＢ２０とボンディングワイヤーで結ばれたリ
ードに０Ｖの電圧を印加する。ウエハースクライブ、チ
ップ分割、ダイパットへの半導体チップの接着時、ある
いはその他の衝撃によって、半導体チップの周囲にクラ
ックが発生すると、導電性配線５が断線する。このた
め、ボンディングパッドＡ１９とボンディングパッドＢ
２０間には、電流が流れず、チップクラックが発生して
いると判断できる。
【００１４】
【発明の効果】上記のように本発明によれば、ボンディ
ングパッド周囲に設けられた導電性配線により、ボンデ
ィングワイヤーのボンディングパッドからのズレがＤＣ
検査で抜き取れるため、検査工程が軽減され不安定な不
良品が良品に混入する事なく、高信頼度の半導体装置の
製造が可能になる。
ングパッド周囲に設けられた導電性配線により、ボンデ
ィングワイヤーのボンディングパッドからのズレがＤＣ
検査で抜き取れるため、検査工程が軽減され不安定な不
良品が良品に混入する事なく、高信頼度の半導体装置の
製造が可能になる。
【００１５】また、本発明によれば半導体チップの周囲
の少なくとも一辺に設けられた導電性配線により、半導
体チップ分割時、チップマウントへの半導体チップの接
着時等の半導体チップのクラックをＤＣ検査で抜き取れ
るため、検査工程が軽減され不安定な不良品が良品に混
入する事なく、高信頼度の半導体装置の製造が可能にな
る。
の少なくとも一辺に設けられた導電性配線により、半導
体チップ分割時、チップマウントへの半導体チップの接
着時等の半導体チップのクラックをＤＣ検査で抜き取れ
るため、検査工程が軽減され不安定な不良品が良品に混
入する事なく、高信頼度の半導体装置の製造が可能にな
る。
【図１】本発明の一実施例に係る半導体装置の要部図
【図２】本発明の一実施例に係る半導体装置の要部図
【図３】従来の半導体装置の要部図
１１ 半導体チップ １２ ボンディングパッド １３ インナーリード １４ ダイパット １５ 導電性配線 １６ 電圧印加用ボンディングパッド １７ ボンディングワイヤー １８ ネールヘッド
Claims (2)
- 【請求項１】半導体ウエハー上に形成された半導体素子
と、前記半導体素子の周辺に形成された複数のボンディ
ングパッドと、前記ボンディングパッドの各々の周囲を
囲むように形成した導電性配線を備え、前記導電性配線
を少なくとも一つの前記ボンディングパッドに導通させ
た半導体装置用テストチップ。 - 【請求項２】半導体ウエハー上に形成された半導体素子
と、前記半導体素子の周辺に形成された複数のボンディ
ングパッドと、前記半導体素子の周囲の少なくとも一辺
に形成された導電性配線と、前記導電性配線の一端を前
記ボンディングパッドのうち少なくとも一つ以上に導通
させ、他端を前記一端と接続させたボンディングパッド
以外の少なくとも一つ以上のボンディングパッドに導通
させた半導体装置用テストチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17804792A JPH0621175A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置用テストチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17804792A JPH0621175A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置用テストチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621175A true JPH0621175A (ja) | 1994-01-28 |
Family
ID=16041671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17804792A Pending JPH0621175A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置用テストチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736792A (en) * | 1995-08-30 | 1998-04-07 | Texas Instruments Incorporated | Method of protecting bond wires during molding and handling |
| KR100326063B1 (ko) * | 1998-06-04 | 2002-03-07 | 칼 하인쯔 호르닝어 | 본딩 패드용 테스트 장치 |
-
1992
- 1992-07-06 JP JP17804792A patent/JPH0621175A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736792A (en) * | 1995-08-30 | 1998-04-07 | Texas Instruments Incorporated | Method of protecting bond wires during molding and handling |
| KR100326063B1 (ko) * | 1998-06-04 | 2002-03-07 | 칼 하인쯔 호르닝어 | 본딩 패드용 테스트 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446029B2 (en) | Semiconductor element and manufacturing method thereof | |
| TWI548051B (zh) | Semiconductor device | |
| KR0131389B1 (ko) | 비지에이 반도체패키지의 와이어본딩 검사방법 | |
| CN108269745B (zh) | 封装结构及其制作方法 | |
| JPH07193108A (ja) | 半導体チップ及びそのクラック検出方法 | |
| JP4717523B2 (ja) | 半導体装置及びその製造方法 | |
| JP2536419B2 (ja) | 半導体集積回路装置 | |
| JP2010281625A (ja) | 半導体チップの検査方法 | |
| JPH0621175A (ja) | 半導体装置用テストチップ | |
| US7429795B2 (en) | Bond pad structure | |
| US9437574B2 (en) | Electronic component package and method for forming same | |
| JPS62261139A (ja) | 半導体装置 | |
| JP2008141111A (ja) | 半導体装置及び半導体装置のチップクラック検査方法 | |
| JP2985423B2 (ja) | 半導体装置 | |
| JPH0439950A (ja) | 半導体装置 | |
| US20030127716A1 (en) | Single layer wiring bond pad with optimum AL film thickness in Cu/FSG process for devices under pads | |
| JPWO2006134643A1 (ja) | 半導体装置及びその製造方法 | |
| JPH06349875A (ja) | 半導体装置 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| KR200159491Y1 (ko) | 반도체소자 패키지 공정용 리드프레임 | |
| KR100255558B1 (ko) | 반도체칩의 본드패드 구조 | |
| JPS62271443A (ja) | 半導体装置 | |
| JPH04130643A (ja) | 半導体装置 | |
| JPH0645420A (ja) | 半導体素子および半導体素子の検査方法 | |
| JPH05315404A (ja) | Ｔａｂ用半導体基板 |