JP2536419B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP2536419B2
JP2536419B2 JP5202082A JP20208293A JP2536419B2 JP 2536419 B2 JP2536419 B2 JP 2536419B2 JP 5202082 A JP5202082 A JP 5202082A JP 20208293 A JP20208293 A JP 20208293A JP 2536419 B2 JP2536419 B2 JP 2536419B2
Authority
JP
Japan
Prior art keywords
pad
bonding
test
wiring layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5202082A
Other languages
English (en)
Other versions
JPH0737929A (ja
Inventor
茂 横須加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5202082A priority Critical patent/JP2536419B2/ja
Publication of JPH0737929A publication Critical patent/JPH0737929A/ja
Application granted granted Critical
Publication of JP2536419B2 publication Critical patent/JP2536419B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にボンディング用パッドにおけるワイヤボンディ
ング品質及び耐湿性を改善した半導体集積回路装置に関
する。
【０００２】
【従来の技術】半導体集積回路装置は半導体ウェハ工程
の完了後に、ウェハ内に形成された半導体チップの良，
否判定の検査が行われる。この検査はチップ内に設けて
ボンディングワイヤとの接続を行うアルミニウム等のボ
ンディング用パッドにＩＣテスタ等の検査回路に接続さ
れたテスト用プローブを接触させることによって行われ
る。このときテスト用プローブとボンディング用パッド
間の接触抵抗を小さくするためにテスト用プローブは一
定以上の加重を加えてボンディング用パッドに押し当て
られるため、テスト用プローブとの接触部分でボンディ
ング用パッドの一部のアルミニウムが除去され、ボンデ
ィング用パッドの表面に傷が発生する。この傷のため、
検査後にそのボンディング用パッドに対して行われるワ
イヤボンディングの接続強度が劣化する。また、このよ
うな半導体チップに対してワイヤボンディングを施した
後に、樹脂封止等を行った半導体集積回路装置では、外
部から浸入してくる水分の影響でパッド２に腐食が発生
し、この腐食がパッドの全厚さにまで至ると内部回路と
の間が断線することがある。
【０００３】このようなことから、従来では図３に示す
ような構造が提案されている。図３（ａ）は特開昭６２
−２６１１３９号公報に示されたものであり、半導体基
板２１上のフィールド絶縁膜２２上に下部配線層２３を
形成し、その一部でテスト用パッド２４を形成する。前
記下部配線層２３を層間絶縁膜２５で覆った上で、この
層間絶縁膜２５上に上部配線層２６を形成し、スルーホ
ール２７によりテスト用パッド２４、即ち下部配線層２
３に電気接続する。更に、その上に保護絶縁膜２８を形
成し、その一部を開口して前記上部配線層２６の一部を
露呈させることでボンディング用パッド２９を形成す
る。なお、テスト用パッド２４はフィールド絶縁膜２２
上のスクライブ線Ｓ部分に形成されている。このような
従来の構成では半導体チップの良，否判定の検査はテス
ト用パッド２４で行われるため、テスト用パッド２４が
テスト用プローブで損傷を受けても、ボンディング用パ
ッド２９に傷が生じることはなく、図３（ｂ）に示すよ
うに、検査後にボンディングワイヤＷをボンディング用
パッド２９に接続するワイヤボンディングを高品質に行
うことができる。
【０００４】
【発明が解決しようとする課題】しかしながら、前記し
た構成では、ボンディング品質は改善できるが、水分に
よるパッドの腐食を解決することは困難となる。即ち、
外部からの水分はパッケージの隙間やボンディングワイ
ヤＷを伝わってボンディング用のパッド２９にまで浸入
することが多く、このような水分によりボンディング用
パッド２９が腐食Ｅされ、図３（ｃ）に示すようにボン
ディング用パッド２９の全厚さに至るまで腐食Ｅが進行
されたときには、内部回路とボンディング用パッドとを
接続する上部配線層２６に配線断が発生してしまう。ま
た、前記した従来構成では、テスト用パッド２４はスク
ライブ線Ｓの部分を利用して設けているために、その寸
法はスクライブ線Ｓの幅寸法の５０μｍ程度よりも大き
くすることはできない。このため半導体チップの検査に
使用する複数のプローブをもつ治工具（プローブカー
ド）とテスト用パッドとの位置合わせ精度を高くしなけ
ればならないという問題もある。本発明の目的は、ボン
ディング用パッドにおけるワイヤボンディングの信頼性
を高めるとともに、耐湿性を改善した半導体集積回路装
置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置は、半導体チップにボンディング用パッドとテスト
用パッドとを同一表面にそれぞれ並んだ状態で独立して
設け、これらのパッドをスルーホールを介して同一の下
部配線層に接続して相互に電気接続した構成とする。こ
こで、ボンディング用パッドとテスト用パッドはそれぞ
れ同一の上部配線層の一部で構成してもよい。また、少
なくともボンディング用パッドはその中央部分にスルー
ホールを有することが好ましい。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す図であり、同図
（ａ）は半導体チップの平面図、同図（ｂ）はその部分
拡大図、同図（ｃ）は同図（ｂ）のＡ−Ａ線の断面図で
ある。これらの図において、半導体チップ１に設けた内
部回路４につながる配線層５は半導体チップ１の周辺部
にまで延長され、各配線層５の端部にはワイヤボンディ
ングを行うボンディング用パッド２と、テスト用パッド
２とがそれぞれ独立して設けられている。同図（ｃ）に
示されるように、シリコン基板１１上にシリコン酸化膜
からなるフィールド絶縁膜１２が形成され、この上に内
部回路４から延長される配線層５として下部配線層１３
が形成され、その端部がシリコン基板１１のスクライブ
線Ｓの近傍位置にまで延長される。この下部配線層１３
はアルミニウム、或いはアルミニウムとシリコンの合金
で構成される。
【０００７】また、この下部配線層１３上には窒化膜や
酸化膜等からなる層間絶縁層１４が形成され、この層間
絶縁層１４上にアルミニウムからなる上部配線層１５が
形成され、この上部配線層１５の一部により前記ボンデ
ィング用パッド２とテスト用パッド３がそれぞれ個別に
形成される。そして、これらボンディング用パッド２と
テスト用パッド３とは、前記層間絶縁膜１４を貫通する
スルーホール１６Ａ及び１６Ｂにより、それぞれ独立し
て前記下部配線層に接続されている。ここで、スルーホ
ール１６Ａ，１６Ｂは各パッド２，３の中央部分に配置
される。換言すれば、ボンディング用パッド２について
は、スルーホール１６Ａは、後工程でパッド面にボンデ
ィングされるボンディングワイヤの直下に位置するよう
に配置されている。更に、前記層間絶縁膜１４上には窒
化膜等の絶縁膜で保護絶縁膜１７が形成され、この保護
絶縁膜１７の一部は開口され、この開口を通して前記ボ
ンディング用パッド２とテスト用パッド３が露呈され
る。
【０００８】このように構成された半導体集積回路装置
では、半導体チップ１の良，不良を選別する検査に際し
ては、図２（ａ）のように、テスト用パッド３が使用さ
れ、テスト用パッド３にＩＣテスタ等の検査装置に電気
的に接続された金属性のテスト用プローブＰを接触する
ことによって行われる。このとき、接触抵抗を下げるた
めテスト用プローブＰは一定以上の圧力で加重されてテ
スト用パッド３と接触される。テスト用パッド３はテス
ト用プローブＰより軟らかいアルミニウムで形成されて
いるため、この検査によってテスト用プローブＰにより
一部のアルミニウムが除去され、図２（ｂ）のように、
テスト用パッド３の表面に傷Ｘが発生される。
【０００９】また、検査が完了された半導体チップは、
スクライブ線Ｓに沿ってウェハが切断されて個別の半導
体チップに分割される。そして、検査の結果良品とされ
た半導体チップ１に対してボンディングワイヤＷがボン
ディングされる。図２（ｂ）はボンディング用パッド２
にボンディングワイヤＷがボンディングされた状態を示
す図である。ボンディングワイヤＷの片側はここでは図
示していないが外部回路との接続用リードに接続されて
いる。ボンディングワイヤＷは３０μｍ径程度の金線が
使用され、金線の先端が半球（金線の径の３倍程度の径
を有する）の状態でボンディング用パッド２に接続され
る。このワイヤボンディングに際し、ボンディング用パ
ッド２にはテスト用プローブＰが接触されてはおらず、
したがってその表面に傷が発生されることがないため、
ボンディングワイヤＷを充分な強度でボンディングする
ことが可能となり、その信頼性が高められる。
【００１０】ワイヤのボンディングが行われた半導体チ
ップは樹脂モールド等によりパッケージが施される。そ
して、このパッケージされた状態でモールド樹脂やボン
ディングワイヤＷ等を通して外部から水分がボンディン
グ用パッド２にまで浸入されると、図２（ｃ）のよう
に、ボンディングワイヤＷに覆われていない部分のボン
ディング用パッド２の表面が腐食Ｅされる。このとき、
ボンディングワイヤＷは充分な強度でボンディング用パ
ッド２に固着されているのでボンディングワイヤＷとボ
ンディングパッド２の界面には水分が浸入し難い。この
ためボンディング用パッド２の大部分が腐食されるまで
は断線されずボンディングワイヤＷと内部回路との電気
的接続は保たれる。一方テスト用パッド３にもモールド
樹脂を通して水分が浸入し傷のある表面が腐食Ｅされ
る。
【００１１】そして、ボンディング用パッド２の全厚さ
に至るまで腐食Ｅが進行されるが、このように進行され
た場合でも、パッド２の中央部分、即ちボンディングワ
イヤＷの直下にあるスルーホール１６Ａは腐食が進行さ
れていないため、残されているボンディング用パッド２
と下部配線層１３との接続を保持し、内部回路との電気
的接続を保持する。これにより耐湿性寿命を従来の２〜
３倍に延ばすことができ半導体集積回路装置の信頼性向
上が可能とされる。なおテスト用パッド３はボンディン
グ用パッド２と別のボンディング用パッド２間の空きエ
リアに形成するため、半導体チップ１のサイズが大きく
なるという問題はない。また、このテスト用パッドを空
きエリアの許す範囲で大きくすれば、プローブカードを
用いた検査に際しても、複数のプローブとテスト用パッ
ドとの位置合わせを容易に行うことが可能となる。
【００１２】
【発明の効果】以上説明したように本発明は、半導体チ
ップにボンディング用パッドとテスト用パッドとを並ん
だ状態に独立して設け、これらのパッドをスルーホール
を介して同一の下部配線層に接続しているので、検査時
にプローブとの接触によってテスト用パッドの表面に傷
が発生しても、ボンディング用パッドの表面に傷が発生
されることがないため、高い信頼度のワイヤボンディン
グを行うことができる。この場合、テスト用パッドはボ
ンディング用パッドに並んで配置されているため、従来
行われているようなボンディング用パッドに対してプロ
ーブを接触させてテストを行う場合と同様な手順または
装置を利用してテスト用パッドへの電気接続を行うこと
が可能となり、テストのための作業を複雑化することが
ないという効果を得ることもできる。さらに、ボンディ
ング用パッドが水分によって腐食されることがあって
も、スルーホール及び下部配線層を介しての内部回路と
の電気的接続が確保される。これにより、信頼性及び耐
湿性の高い半導体集積回路装置を得ることが可能とな
る。特に、ボンディング用パッドはその中央部分にスル
ーホールを設けることで、腐食が進行された場合でもボ
ンディングワイヤの直下に位置されるスルーホールの腐
食を抑制し、下部配線層との電気的な接続を更に長期間
にわたって確保することができる効果がある。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置の一例を示し、
（ａ）は平面図、（ｂ）は要部の拡大平面図、（ｃ）は
Ａ−Ａ線断面図である。
【図２】（ａ）〜（ｃ）は本発明の作用効果を順序を追
って説明するための断面図である。
【図３】（ａ）及び（ｂ）は従来の半導体集積回路装置
の一例の断面図、（ｃ）はその不具合を説明するための
断面図である。
【符号の説明】
１ 半導体チップ ２ ボンディング用パッド ３ テスト用パッド ４ 内部回路 ５ 配線層 １１ シリコン基板 １３ 下部配線層 １４ 層間絶縁膜 １５ 上部配線層 １６Ａ，１６Ｂ スルーホール Ｐ テスト用プローブ Ｗ ボンディングワイヤ Ｅ 腐食

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップに外部接続用ワイヤをボン
    ディングするためのボンディング用パッドと、検査時に
    テスト用プローブを接触させるテスト用パッドとを前記
    半導体チップの同一表面にそれぞれ並んだ状態で独立し
    て設け、前記ボンディング用パッド及びテスト用パッド
    はスルーホールを介して同一の下部配線層に接続して相
    互に電気接続したことを特徴とする半導体集積回路装
    置。
  2. 【請求項２】 ボンディング用パッドとテスト用パッド
    はそれぞれ同一の上部配線層の一部で構成される請求項
    １の半導体集積回路装置。
  3. 【請求項３】 少なくともボンディング用パッドはその
    中央部分にスルーホールを有する請求項１または２の半
    導体集積回路装置。
JP5202082A 1993-07-23 1993-07-23 半導体集積回路装置 Expired - Lifetime JP2536419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5202082A JP2536419B2 (ja) 1993-07-23 1993-07-23 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5202082A JP2536419B2 (ja) 1993-07-23 1993-07-23 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0737929A JPH0737929A (ja) 1995-02-07
JP2536419B2 true JP2536419B2 (ja) 1996-09-18

Family

ID=16451668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5202082A Expired - Lifetime JP2536419B2 (ja) 1993-07-23 1993-07-23 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2536419B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897669B2 (en) 2002-08-19 2005-05-24 Denso Corporation Semiconductor device having bonding pads and probe pads

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
US6856022B2 (en) 2003-03-31 2005-02-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
JP2008047643A (ja) * 2006-08-11 2008-02-28 Seiko Instruments Inc 半導体装置
JP5128564B2 (ja) * 2009-09-17 2013-01-23 シャープ株式会社 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP5557100B2 (ja) * 2010-07-23 2014-07-23 株式会社ジェイテクト 電動モータ駆動用の半導体素子
JP6231279B2 (ja) * 2013-01-22 2017-11-15 株式会社デンソー 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120434A (ja) * 1986-11-08 1988-05-24 Mitsubishi Electric Corp 半導体装置
JPH04326539A (ja) * 1991-04-25 1992-11-16 Tokyo Electron Ltd プローブ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897669B2 (en) 2002-08-19 2005-05-24 Denso Corporation Semiconductor device having bonding pads and probe pads

Also Published As

Publication number Publication date
JPH0737929A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
US10163740B2 (en) Semiconductor device
US7446029B2 (en) Semiconductor element and manufacturing method thereof
US6429675B2 (en) Structure and method for probing wiring bond pads
US10186463B2 (en) Method of filling probe indentations in contact pads
JP2002040095A (ja) 半導体装置及びその実装方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US6784556B2 (en) Design of interconnection pads with separated probing and wire bonding regions
JP2536419B2 (ja) 半導体集積回路装置
US7429795B2 (en) Bond pad structure
Hotchkiss et al. Effects of probe damage on wire bond integrity
JPH07193108A (ja) 半導体チップ及びそのクラック検出方法
US6548881B1 (en) Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products
TW531776B (en) Metal pad structure suitable for connection pad and inspection pad
JPS62261139A (ja) 半導体装置
US6395568B1 (en) Method and apparatus for achieving bond pad crater sensing and ESD protection integrated circuit products
JPH02184043A (ja) 半導体装置の製造方法
US20130187158A1 (en) Semiconductor device
JP2001135795A (ja) 半導体装置
CN108520871B (zh) 晶圆级芯片中的嵌入式焊盘及其制作方法
JP2004207556A (ja) 半導体装置とその製造方法
JPH0621175A (ja) 半導体装置用テストチップ
KR100255558B1 (ko) 반도체칩의 본드패드 구조
KR100773801B1 (ko) 반도체 장치 및 그 제조 방법
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
JPH04130643A (ja) 半導体装置