JP5557100B2 - 電動モータ駆動用の半導体素子 - Google Patents

電動モータ駆動用の半導体素子 Download PDF

Info

Publication number
JP5557100B2
JP5557100B2 JP2010166155A JP2010166155A JP5557100B2 JP 5557100 B2 JP5557100 B2 JP 5557100B2 JP 2010166155 A JP2010166155 A JP 2010166155A JP 2010166155 A JP2010166155 A JP 2010166155A JP 5557100 B2 JP5557100 B2 JP 5557100B2
Authority
JP
Japan
Prior art keywords
electrode surface
inspection
main electrode
electric motor
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010166155A
Other languages
English (en)
Other versions
JP2012028574A (ja
Inventor
智哉 野田
茂樹 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Corp
Original Assignee
JTEKT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTEKT Corp filed Critical JTEKT Corp
Priority to JP2010166155A priority Critical patent/JP5557100B2/ja
Priority to CN201110195759.6A priority patent/CN102347314B/zh
Priority to US13/181,053 priority patent/US8648340B2/en
Priority to EP11174820.8A priority patent/EP2410559A3/en
Publication of JP2012028574A publication Critical patent/JP2012028574A/ja
Application granted granted Critical
Publication of JP5557100B2 publication Critical patent/JP5557100B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電動モータ駆動用の半導体素子に関する。
例えば、車両用電動パワーステアリング装置は、ブラシレスモータ等の電動モータと、この電動モータを駆動するための駆動回路とを備えている。駆動回路は、ＭＯＳＦＥＴ等のスイッチング素子（半導体素子）を含んでいる。スイッチング素子は、回路基板に例えばベアチップ実装される。このスイッチング素子の例えばソース電極は、ボンディングワイヤと接合されており、このボンディングワイヤ等を介して電動モータのコイルに接続されている。
このスイッチング素子を含む駆動回路は、工場からの出荷前に検査が行われる。この検査は、例えば、上記のソース電極の表面に検査用のプローブを当てて行われる。プローブを用いた半導体素子の検査方法は、例えば、特許文献１，２に記載されている。
特開２００２−３２９７４２号公報 特表２００５−５２７９６８号公報
特許文献１，２では、半導体素子の電極の表面のうち、ボンディングワイヤが接合される領域と、検査用のプローブが接触される領域とが繋がっている。しかしながら、このような構成は、電動モータ駆動用のスイッチング素子の検査に関して特別な配慮がなされているとはいえない。
電動モータ駆動用のスイッチング素子には、動力源としての電動モータを駆動するために大電流が流れるようになっている。このため、電動モータ駆動用のスイッチング素子の検査に際して、一般的なプローブではなく、専用のプローブが用いられることがある。このプローブは、一般のプローブと異なり、例えば、先端部に、電極の表面に触れる先鋭な接触部が多数設けられた剣山形状を有しているか、または、先端部が極めて太い形状を有している。したがって、プローブのうち電極の表面に触れる部分の範囲が広い。そのため、プローブの先端部は、ボンディングワイヤが接合される領域に接触しないように、電極の表面に対して厳密に位置決めされた上で、電極の表面に接触させる必要がある。
しかしながら、前述したように、特許文献１，２の構成では、半導体素子の電極の表面のうち、ボンディングワイヤが接合される領域と、検査用のプローブが接触される領域とが繋がっており、これらの領域の見分けがつき難い。このため、作業員がプローブを用いて検査する際には、誤ってボンディングワイヤが接合される領域にプローブの先端を接触させて傷をつけるおそれがある。この傷は、ボディングワイヤを接合する際の接合不良の原因となる。
さらに、ボンディングワイヤが接合される領域と、検査用のプローブが接触される領域との見分けに時間がかかり、製造効率が低下するので、製造コストが高くついてしまう。
一方で、自動検査装置を用いてスイッチング素子を検査することが考えられる。この場合、電極の表面をカメラで撮影し、画像処理装置によって、ボンディングワイヤが接合される領域と、検査用のプローブが接触される領域とを識別した上で、ロボットアーム等でプローブを動かし、検査用のプローブが接触される領域にプローブを接触させることが考えられる。
この場合も、作業員による検査と同様に、ボンディングワイヤが接合される領域と、検査用のプローブが接触される領域とが見分け難く、自動検査装置は、ボンディングワイヤが接合される領域と、検査用のプローブが接触される領域とを誤検出するおそれがある。この場合にも、誤ってボンディングワイヤが接合される領域にプローブの先端を接触させて傷をつけるおそれがある。これら２つの領域を確実に識別できるようにするためには、高解像度のカメラを含む高級な画像処理装置が必要となり、コストが高くついてしまう。
本発明は、かかる背景のもとでなされたもので、電動モータ駆動用の半導体素子において、接合不良の発生の抑制、および製造コストの抑制を達成することを目的とする。
上記目的を達成するため、本発明は、ソース電極（５）を備えた電動モータ駆動用の半導体素子（３）において、前記ソース電極は、前記電動モータの駆動電流が流れる導電部材（３１）が接合される主電極面（１０）と、この主電極面とは独立して且つ離隔して配置され、前記半導体素子を検査する検査装置（４０）の接触部（４７）と接触するための検査用電極面（２０）とを含んでおり、前記複数の主電極面は千鳥足状に配置されており、前記複数の検査用電極面は、前記主電極面と前記検査用電極面とが交互に並ぶような千鳥足状に配置されていることを特徴としている（請求項１）。
本発明によれば、主電極面と検査用電極面とは、独立しており、且つ互いに離隔して配置されている。これにより、主電極面と検査用電極面とを容易に見分けることができる。したがって、作業員や検査装置が、主電極面と検査用電極面とを誤って認識することを抑制できる。その結果、検査装置の接触部が主電極面に誤って接触され主電極面に傷がつくことを抑制できる。これにより、主電極面と導電部材との接合の際に、接合不良が生じることを抑制できる。
また、主電極面と検査用電極面とを容易に見分けることができるようになっている結果、作業員による検査の場合には、短時間でこれら主電極面と検査用電極面とを見分けることができる。これにより、製造効率を高くできるので、製造コストを抑制できる。また、自動検査装置による検査の場合も、主電極面と検査用電極面とを識別する精度が低くてよいので、安価な検査装置を利用でき、製造コストを抑制できる。しかも、主電極面と検査用電極面とを離隔して配置するだけでよいというコスト安価な構成でよいので、製造コストをより低減できる。
以上より、高電流が流される電動モータ駆動用の半導体素子特有の課題、すなわち、検査装置の接触部の形状の特殊性等に起因して、主電極面と検査用電極面とを正確に識別する必要のあるという課題を、コスト安価に解決できる。
また、この構成では、大電流が流れるソース電極での接合不良を抑制できる。
さらに、この構成では、複数の主電極面は千鳥足状に配置されているので、半導体素子の駆動時における各主電極面の熱を放出し易くできるので、半導体素子の熱をより効率よく放出できる。しかも、主電極面を千鳥足状に配置するとい簡易な構成であるので、製造コストを抑制できる。
また、本発明において、前記主電極面と前記検査用電極面とは、パシベーション膜（３４）によって仕切られている場合がある（請求項２）。この場合、主電極面と検査用電極面とをより確実に識別できる。しかも、パシベーション膜は、半導体素子に通常設けられているものである。したがって、主電極面と前記検査用電極面とを仕切るための専用部材を別途設ける必要がなく、製造コストをより一層抑制できる。
なお、上記において、括弧内の数字等は、後述する実施形態における対応構成要素の参照符号を表すものであるが、これらの参照符号により特許請求の範囲を限定する趣旨ではない。
本発明の一実施形態に係る半導体素子を含む素子実装基板の主要部の模式的な平面図である。 ＦＥＴの検査について説明するための図であり、（Ａ）は、検査装置およびＦＥＴの模式的な斜視図であり、（Ｂ）は、検査時の様子を説明するための模式的な斜視図である。
本発明の好ましい実施の形態を添付図面を参照しつつ説明する。
図１は、本発明の一実施形態に係る半導体素子を含む素子実装基板１の主要部の模式的な平面図である。図１を参照して、素子実装基板１は、例えば、電動パワーステアリング装置の電動モータ５０を駆動するためのパワー基板である。この素子実装基板１は、図示しないバスバー等の接続部材を介して、電動モータ５０のＵ相コイル５１、Ｖ相コイル５２およびＷ相コイル５３に電力を供給するようになっている。この電力により、電動モータ５０が駆動する。
素子実装基板１は、基板本体２と、基板本体２に実装された半導体素子としてのＦＥＴ３とを含んでいる。
基板本体２は、例えば複数の絶縁層の間のそれぞれに導体層が形成された多層回路基板である。基板本体２の表面には、パッド４が形成されている。パッド４上にＦＥＴ３が実装されている。
ＦＥＴ３は、例えばＭＯＳＦＥＴ（Metal Oxide SemiconductorField EffectTransistor）であり、スイッチング素子である。また、ＦＥＴ３は、電動モータ５０を駆動するためのパワーＦＥＴであり、大電流（例えば、数十Ａ）が流れるようになっている。ＦＥＴ３は、半導体チップであり、基板本体２上にベアチップ実装されている。ＦＥＴ３は、所定の電極としてのソース電極５と、ドレイン電極６と、ゲート電極７とを含んでいる。
ドレイン電極６は、ＦＥＴ３の裏面に露出している。ドレイン電極６とパッド４とは、図示しない半田部材（図示せず）によって半田接合されている。
ソース電極５は、所定の電極であって、単一の（１つのみ設けられている）電極である。ソース電極５は、ＦＥＴ３の表面３ａに露出している。ソース電極５は、ＦＥＴ３の表面３ａに形成されたパッドである電極面８を含んでいる。電極面８は、主電極面１０と、主電極面１０とは独立して且つ離隔して配置された検査用電極面２０とを有している。より具体的には、主電極面１０と、検査用電極面２０とは、ＦＥＴ３を平面視したときに、独立して且つ離隔して配置されている。
主電極面１０は、導電部材としてのボンディングワイヤ３１と接合するために設けられている。検査用電極面２０は、ＦＥＴ３の製造時や、素子実装基板１の製造時等にＦＥＴ３を検査するために設けられている。
主電極面１０は、複数（本実施形態において、例えば、３つ）設けられており、第１、第２および第３主電極面１１，１２，１３を含んでいる。なお、以下では、各主電極面１１，１２，１３を総称していうときは、単に主電極面１０という。
各主電極面１１，１２，１３は、平面視で矩形形状に形成されている。各主電極面１１，１２，１３は、平滑な面に形成されている。
各主電極面１１，１２，１３には、導電部材としてのボンディングワイヤ３１の一端３１ａが、ワイヤボンディングによって接合されている。各ボンディングワイヤ３１の他端３１ｂは、基板本体２に形成されたパッド３２に接合されている。各主電極面１１，１２，１３には、同じ数（例えば、本実施形態において２）のボンディングワイヤ３１が接合されている。各ボンディングワイヤ３１には、電動モータ５０の駆動電流が流れるようになっている。
検査用電極面２０は、複数（本実施形態において、主電極面１１，１２，１３と同じ数である３つ）設けられており、第１、第２および第３検査用電極面２１，２２，２３を含んでいる。なお、以下では、各検査用電極面２１，２２，２３を総称していうときは、単に検査用電極面２０という。
各検査用電極面２１，２２，２３は、各主電極面１１，１２，１３と同様の形状、すなわち、平面視で矩形形状に形成されている。各検査用電極面２１，２２，２３には、後述する検査装置４０のプローブ４６が接触することで形成された微小な圧痕としての凹部３３が多数形成されている。
主電極面１０と検査用電極面２０とは、所定の第１並び方向Ｘ１に沿って交互に等間隔に配置されている。第１並び方向Ｘ１は、例えば、ＦＥＴ３の一辺部３ｂと平行である。具体的には、第１並び方向Ｘ１に沿って、第１主電極面１１、第１検査用電極面２１および第２主電極面１２がこの順にならんでいる。
また、平面視において、第１並び方向Ｘ１と直交する第２並び方向Ｘ２に関して、これら第１主電極面１１、第１検査用電極面２１および第２主電極面１２と並ぶように、第２検査用電極面２２、第３主電極面１３および第３検査用電極面２３が配置されている。第２検査用電極面２２，第３主電極面１３および第３検査用電極面２３は、第１並び方向Ｘ１に沿って交互に等間隔に配置されている。
上記の構成により、主電極面１０は、平面視で千鳥足状に配置されている。各主電極面１１，１２，１３と各検査用電極面２１，２２，２３とは、ＦＥＴ３の表面３ａのパシベーション膜３４によって格子状に仕切られている。パシベーション膜３４は、ＦＥＴ３の製造時に形成される絶縁膜であり、例えば黒色である。パシベーション膜３４の色は、主電極面１０の色および検査用電極面２０の色とは異なっている。
第１主電極面１１および第２主電極面１２に接合された各ボンディングワイヤ３１は、検査用電極面２０を跨いでいない。一方、第３主電極面１３に接合されたボンディングワイヤ３１は、検査用電極面２０（第１検査用電極面２１）を跨いでいる。このように、検査用電極面２０を跨ぐボンディングワイヤ３１の数は、検査用電極面２０を跨がないボンディングワイヤ３１の数よりも少ない。
ゲート電極７は、ＦＥＴ３の表面３ａに露出しており、ソース電極５とは離隔してＦＥＴ３の表面３ａに配置されている。このゲート電極７には、ボンディングワイヤ３５の一端が接合されている。ボンディングワイヤ３５の他端は、基板本体２の表面に形成されたパッド３６に接合されている。
次に、ＦＥＴ３の検査について説明する。ＦＥＴ３は、単品の状態、または基板本体２に実装された状態であって、ワイヤボンディングが行われる前に検査されるようになっている。
図２は、ＦＥＴ３の検査について説明するための図であり、図２（Ａ）は、検査装置４０およびＦＥＴ３の模式的な斜視図であり、図２（Ｂ）は、検査時の様子を説明するための模式的な斜視図である。図２（Ａ）および図２（Ｂ）を参照して、ＦＥＴ３は、検査装置４０によって自動的に（人手を介さずに）特性検査される。検査装置４０は、プローブユニット４１と、プローブユニット４１を変位させるための駆動装置４２と、撮像手段としてのカメラ４３と、ＣＰＵ等を含む制御部４４とを含んでいる。制御部４４は、プローブユニット４１と、駆動装置４２と、カメラ４３とを制御するようになっている。
プローブユニット４１は、複数のプローブ４６を含んでおり、全体として剣山形状をなしている。各プローブ４６は、例えば電流プローブであり、ＦＥＴ３の検査用電極面２０に接触するための接触部４７を有している。各接触部４７は、プローブ４６の先端部に形成されており、先鋭な形状に形成されている。接触部４７がプローブユニット４１に複数設けられていることにより、平面視において、各接触部４７で囲まれる領域の面積は広くなっている。このように、複数の接触部４７を設けることで、ＦＥＴ３に大きな負荷（大電流）を与えてＦＥＴ３を検査できるようになっている。これにより、ＦＥＴ３の実際の使用状態を想定した検査が可能となっている。
制御部４４は、カメラ４３にＦＥＴ３の表面３ａを撮影させるようになっている。また、制御部４４は、カメラ４３で得られた画像データ、および予めＲＯＭに格納されたデータ等を基に、主電極面１０と検査用電極面２０とを識別するようになっている。制御部４４は、駆動装置４２を駆動させることで、識別した検査用電極面２０に、各プローブ４６の接触部４７を接触させるようになっている。
これにより、図２（Ｂ）に示すように、例えば、第１検査用電極面２１に各プローブ４６の接触部４７が押圧される。この状態で、ＦＥＴ３の特性検査が行われる。このとき、第１検査用電極面２１には、凹部（図１参照）が形成される。なお、各プローブ４６の接触部４７は、１つまたは２つの検査用電極面２０（例えば、検査用電極面２１，２２）にのみ押圧されてもよいし、全ての検査用電極面２１，２２，２３に押圧されてもよい。各プローブ４６の接触部４７が全ての検査用電極面２１，２２，２３に押圧される場合には、各検査用電極面２１，２２，２３に一括して各接触部４７を押圧してもよいし、各検査用電極面２１，２２，２３に個別に接触部４７を押圧してもよい。また、駆動装置４２に代えて、作業員（検査員）の手で、プローブユニット４１が操作されてもよい。
以上説明したように、本実施形態によれば、ソース電極５の主電極面１０と検査用電極面２０とは、独立しており、且つ互いに離隔して配置されている。これにより、主電極面１０と検査用電極面２０とを容易に見分けることができる。したがって、作業員または検査装置４０が、主電極面１０と検査用電極面２０とを誤って認識することを抑制できる。その結果、各プローブ４６の接触部４７が主電極面１０に誤って接触され主電極面１０に傷がつくことを抑制できる。これにより、主電極面１０とボンディングワイヤ３１とのワイヤボンディングによる接合の際に、接合不良が生じることを抑制できる。
また、主電極面１０と検査用電極面２０とを容易に見分けることができるようになっている結果、作業員による検査の場合には、短時間でこれら主電極面１０と検査用電極面２０とを見分けることができる。これにより、製造効率を高くできるので、製造コストを抑制できる。また、駆動装置４２等を用いた自動検査の場合も、主電極面１０と検査用電極面２０とを識別する精度が低くてよいので、安価な検査装置４０を利用でき、製造コストを抑制できる。しかも、主電極面１０と検査用電極面２０とを離隔して配置するだけでよいというコスト安価な構成でよいので、製造コストをより低減できる。
以上のように、高電流が流される電動モータ駆動用のＦＥＴ３特有の課題、すなわち、検査装置４０のプローブユニット４１の形状の特殊性等に起因して、主電極面１０と検査用電極面２０とを正確に識別する必要のあるという課題を、コスト安価に解決できる。さらに、大電流が流れるソース電極５での接合不良を抑制できる。
また、第１主電極面１１，第１検査用電極面２１および第２主電極面１２を、第１並び方向Ｘ１に沿って交互に配置している。ここで、各主電極面１１，１２は、ボンディングワイヤ３１と接続されているので、発熱量が多い。この発熱量の多い複数の主電極面１１，１２同士を、第１並び方向Ｘ１に関して、より離隔して配置できる。これにより、ＦＥＴ３の駆動時における各主電極面１１，１２の熱を放出し易くできる。したがって、ＦＥＴ３の熱を効率よく放出できる。しかも、主電極面１０と検査用電極面２０とを第１並び方向Ｘ１に沿って交互に配置するという簡易な構成であるので、製造コストを抑制できる。
さらに、主電極面１０は、千鳥足状に配置されている。このように、ソース電極５の電極面８のうち、発熱量の多い主電極面１０を、千鳥足状に配置している。これにより、ＦＥＴ３の駆動時における各主電極面１１，１２，１３の熱を放出し易くできるので、ＦＥＴ３の熱をより効率よく放出できる。しかも、主電極面１０を千鳥足状に配置するとい簡易な構成であるので、製造コストを抑制できる。
また、主電極面１０と検査用電極面２０とは、パシベーション膜３４によって仕切られている。これにより、主電極面１０と検査用電極面２０とをより確実に識別できる。しかも、パシベーション膜３４は、ＦＥＴ３に通常設けられているものである。したがって、主電極面１０と検査用電極面２０とを仕切るための専用部材を別途設ける必要がなく、製造コストをより一層抑制できる。
本発明は、以上の実施形態の内容に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
例えば、プローブユニットは、プローブを１つのみを有していてもよい。この場合、プローブは、例えば、先端部が太い棒状でもよい。さらに、主電極面１０と検査用電極面２０とは、パシベーション膜３４以外の他の絶縁部材によって仕切られていてもよい。また、主電極面１０と検査用電極面２０とは、それぞれ１つのみ設けられていてもよい。
さらに、ドレイン電極やゲート電極等、他の電極に本発明の主電極面と検査用電極面とを設けてもよい。また、スイッチング素子としてＭＯＳＦＥＴを例示したけれども、他のＦＥＴやトランジスタ等の、電動モータ駆動用のスイッチング素子（半導体素子）を用いてもよい。
３…ＦＥＴ（半導体素子）、５…ソース電極（所定の電極）、６…ドレン電極、７…ゲート電極、１０…主電極面、２０…検査用電極面、３１…ボンディングワイヤ（導電部材）、３４…パシベーション膜、４０…検査装置、４７…接触部、Ｘ１…第１並び方向（所定の並び方向）。

Claims (2)

  1. ソース電極を備えた電動モータ駆動用の半導体素子において、
    前記ソース電極は、前記電動モータの駆動電流が流れる導電部材が接合される複数の主電極面と、各主電極面とは独立して且つ離隔して配置され、前記半導体素子を検査する検査装置の接触部と接触するための複数の検査用電極面とを含んでおり、
    前記複数の主電極面は千鳥足状に配置されており、
    前記複数の検査用電極面は、前記主電極面と前記検査用電極面とが交互に並ぶような千鳥足状に配置されていることを特徴とする、電動モータ駆動用の半導体素子。
  2. 前記主電極面と前記検査用電極面とは、パシベーション膜によって仕切られていることを特徴とする、請求項１に記載の電動モータ駆動用の半導体素子。
JP2010166155A 2010-07-23 2010-07-23 電動モータ駆動用の半導体素子 Expired - Fee Related JP5557100B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010166155A JP5557100B2 (ja) 2010-07-23 2010-07-23 電動モータ駆動用の半導体素子
CN201110195759.6A CN102347314B (zh) 2010-07-23 2011-07-08 电动马达驱动用半导体元件
US13/181,053 US8648340B2 (en) 2010-07-23 2011-07-12 Semiconductor device for driving electric motor
EP11174820.8A EP2410559A3 (en) 2010-07-23 2011-07-21 Semiconductor device for driving electric motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010166155A JP5557100B2 (ja) 2010-07-23 2010-07-23 電動モータ駆動用の半導体素子

Publications (2)

Publication Number Publication Date
JP2012028574A JP2012028574A (ja) 2012-02-09
JP5557100B2 true JP5557100B2 (ja) 2014-07-23

Family

ID=44645506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010166155A Expired - Fee Related JP5557100B2 (ja) 2010-07-23 2010-07-23 電動モータ駆動用の半導体素子

Country Status (4)

Country Link
US (1) US8648340B2 (ja)
EP (1) EP2410559A3 (ja)
JP (1) JP5557100B2 (ja)
CN (1) CN102347314B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6305754B2 (ja) * 2013-12-20 2018-04-04 東京特殊電線株式会社 コンタクトプローブユニット

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335542A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd 電界効果型トランジスタ及びその製造方法
JP2536419B2 (ja) * 1993-07-23 1996-09-18 日本電気株式会社 半導体集積回路装置
JPH07221102A (ja) 1994-01-31 1995-08-18 Casio Comput Co Ltd 半導体装置の突起電極構造およびその突起電極形成方法
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US20020016070A1 (en) * 2000-04-05 2002-02-07 Gerald Friese Power pads for application of high current per bond pad in silicon technology
JP2002329742A (ja) * 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置
US6844631B2 (en) 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP2004055756A (ja) * 2002-07-18 2004-02-19 Sanyo Electric Co Ltd 混成集積回路装置
JP2004172448A (ja) * 2002-11-21 2004-06-17 Renesas Technology Corp 半導体装置
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
JP4611067B2 (ja) * 2004-03-16 2011-01-12 パナソニック株式会社 半導体装置
JP4538359B2 (ja) * 2005-03-31 2010-09-08 株式会社日立産機システム 電気回路モジュール
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
CN102347314B (zh) 2015-11-25
EP2410559A2 (en) 2012-01-25
US20120018725A1 (en) 2012-01-26
EP2410559A3 (en) 2014-04-30
JP2012028574A (ja) 2012-02-09
US8648340B2 (en) 2014-02-11
CN102347314A (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
JP4547330B2 (ja) ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
US20110204357A1 (en) Semiconductor device and penetrating electrode testing method
JP2006350064A (ja) 表示装置および位置ずれ検査方法
JP4519571B2 (ja) 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
WO2007055012A1 (ja) コンタクトユニットおよび検査システム
JP4717523B2 (ja) 半導体装置及びその製造方法
TWI694567B (zh) 印刷電路板及其測試方法以及製造半導體封裝的方法
CN100517687C (zh) 半导体器件及其制造方法
US20180005908A1 (en) Semiconductor device
JP5557100B2 (ja) 電動モータ駆動用の半導体素子
KR101237140B1 (ko) 엘이디칩 접합불량 검사지그
KR101063187B1 (ko) 필름타입 프로브유닛
JP2009182124A (ja) プローブパッドおよびそれを用いた電子装置
JP2008218810A (ja) 半導体装置およびその試験方法
JP5560946B2 (ja) プローブ装置及びプローブ装置の制御方法
JP5626567B2 (ja) 素子実装基板の組み立て方法
JP2009277731A (ja) 半導体装置
JP5203485B2 (ja) 表示装置および位置ずれ検査方法
JP2005175004A (ja) 半導体素子およびその検査方法
JP2022118411A (ja) 半導体装置および検査方法
KR100683385B1 (ko) 반도체 소자 결함 모니터링 복합 패턴
JP2007335421A (ja) 回路基板の接続構造及び回路基板の製造方法
US9632110B2 (en) Semiconductor element inspection device and inspection method
US20130106458A1 (en) Holder for measurement and measurement apparatus
JP2009164537A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140522

R150 Certificate of patent or registration of utility model

Ref document number: 5557100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees