JPH0335542A - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法Info
- Publication number
- JPH0335542A JPH0335542A JP17036289A JP17036289A JPH0335542A JP H0335542 A JPH0335542 A JP H0335542A JP 17036289 A JP17036289 A JP 17036289A JP 17036289 A JP17036289 A JP 17036289A JP H0335542 A JPH0335542 A JP H0335542A
- Authority
- JP
- Japan
- Prior art keywords
- source
- electrode
- region
- inductance
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title 1
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000000523 sample Substances 0.000 claims description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 25
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、寄生して存在する特性を正確に測定できるよ
うにした電界効果型トランジスタ（ＦＥＴ）の構造に関
し、 ＦＥＴのソース・インダクタンスを含めたＦＥＴの高周
波動作時の寄生成分を正確に測定できるＦＥＴを提供す
ることを目的とし、 基板上にゲート領域、ドレイン領域、及び該基板の裏面
に形成した電極とビアホール２６を通じてコンタクトを
とっているソース領域を形成した活性領域５と、 該活性領域５中の該ソース領域、ドレイン領域及びゲー
ト領域とそれぞれコンタクトをとっているソース電極２
ｂ、ゲート電極３及びドレイン電極４と、 該ソース電極２ｂと離間して形成されたソース試験電極
２ａとを有し、 該ビアホール２６の分に相当するインダクタンスを有し
た擬似パターン１を、離間している前記ソース電極２ｂ
と前記ソース試験電極２ａとの間に形成して、前記ソー
ス電極２ｂと前記ソース試験電極２ａとのコンタクトを
とるように構成する。
うにした電界効果型トランジスタ（ＦＥＴ）の構造に関
し、 ＦＥＴのソース・インダクタンスを含めたＦＥＴの高周
波動作時の寄生成分を正確に測定できるＦＥＴを提供す
ることを目的とし、 基板上にゲート領域、ドレイン領域、及び該基板の裏面
に形成した電極とビアホール２６を通じてコンタクトを
とっているソース領域を形成した活性領域５と、 該活性領域５中の該ソース領域、ドレイン領域及びゲー
ト領域とそれぞれコンタクトをとっているソース電極２
ｂ、ゲート電極３及びドレイン電極４と、 該ソース電極２ｂと離間して形成されたソース試験電極
２ａとを有し、 該ビアホール２６の分に相当するインダクタンスを有し
た擬似パターン１を、離間している前記ソース電極２ｂ
と前記ソース試験電極２ａとの間に形成して、前記ソー
ス電極２ｂと前記ソース試験電極２ａとのコンタクトを
とるように構成する。
本発明は、寄生して存在する特性を正確に測定できるよ
うにした電界効果型トランジスタ（ＦＥＴ）の構造に関
する。
うにした電界効果型トランジスタ（ＦＥＴ）の構造に関
する。
第３図は、通常のＦＥＴに寄生して存在するゲート・イ
ンダクタンス３１．ゲート抵抗３２．ゲート・ソース間
容量３３．ゲート・ドレイン間容量３４．ドレイン・コ
ンダクタンス３５．ドレイン・ソース間容量３６．ドレ
イン抵抗３８．ドレイン・インダクタンス３９．ソース
抵抗４０．ソース・インダクタンス４１を示している。
ンダクタンス３１．ゲート抵抗３２．ゲート・ソース間
容量３３．ゲート・ドレイン間容量３４．ドレイン・コ
ンダクタンス３５．ドレイン・ソース間容量３６．ドレ
イン抵抗３８．ドレイン・インダクタンス３９．ソース
抵抗４０．ソース・インダクタンス４１を示している。
このように、ＦＥＴには必ず図示したような寄生成分が
存在し、扱う周波数が高くなればなるほど、その影響が
大きくなってくる。これらの寄生成分は、高周波の回路
を設計する際に関係してくる要素なので、正確に各値が
分かっていなければ、回路設計の誤差が見込めなくなる
等、回路設計を正確に行う上で障害が生じる。
存在し、扱う周波数が高くなればなるほど、その影響が
大きくなってくる。これらの寄生成分は、高周波の回路
を設計する際に関係してくる要素なので、正確に各値が
分かっていなければ、回路設計の誤差が見込めなくなる
等、回路設計を正確に行う上で障害が生じる。
第４図は、このような高周波動作時におけるＦＥＴの寄
生成分を測定する従来の方法を示す図である。
生成分を測定する従来の方法を示す図である。
図中、斜線で示した活性領域４９はごゲート領域を挟ん
でソース領域とドレイン領域とが、くし型に形成され、
基板中に拡散領域が形成されている活性領域である。そ
して各領域からそれぞれの電極、即ちソース電極４５．
ゲート電極４７．ドレイン電極４８が引き出されている
。ＦＥＴを動作させる時は、ソースをアースして使うが
、そのためにソース電極４５部分は、ビアホール２６を
通じて基板裏面のヒートシンク電極と接続されている。
でソース領域とドレイン領域とが、くし型に形成され、
基板中に拡散領域が形成されている活性領域である。そ
して各領域からそれぞれの電極、即ちソース電極４５．
ゲート電極４７．ドレイン電極４８が引き出されている
。ＦＥＴを動作させる時は、ソースをアースして使うが
、そのためにソース電極４５部分は、ビアホール２６を
通じて基板裏面のヒートシンク電極と接続されている。
従って、図示したようなソース電極４５は、試験の時に
だけ使われるものである。
だけ使われるものである。
ＦＥＴの寄生成分の測定方法は、各電極にプローブ針４
６を当てて試験信号を印加し、前記各成分を測定する。
６を当てて試験信号を印加し、前記各成分を測定する。
この測定では、非常に高い周波数における各成分の値を
求めるので、各電極に当てるプローブ針４６は、そのイ
ンピーダンスが非常に正確に分かっていなければならな
い。
求めるので、各電極に当てるプローブ針４６は、そのイ
ンピーダンスが非常に正確に分かっていなければならな
い。
そのために第５図に示すように、プローブ針４６の構造
は、プローブ基＃！ｉ５１の上の同一平面上にプローブ
針４６を固定し、高周波の試験信号を印加する針を真中
にし、その両側にＧＮＤの針を形成して正確にそのイン
ピーダンスを決めている。
は、プローブ基＃！ｉ５１の上の同一平面上にプローブ
針４６を固定し、高周波の試験信号を印加する針を真中
にし、その両側にＧＮＤの針を形成して正確にそのイン
ピーダンスを決めている。
このように、高周波を印加する針の両側にＧＮＤの針を
形成することで、安定した高周波が得られ、そのインピ
ーダンスも安定する。
形成することで、安定した高周波が得られ、そのインピ
ーダンスも安定する。
そして、ゲート電極側のプローブ針から試験信号を入力
し、ドレイン電極側のプローブ針から出力を取り出した
データと、この入出力を逆にした時のデータとから、第
３図に示したような各寄生成分を計算機で計算して求め
る。
し、ドレイン電極側のプローブ針から出力を取り出した
データと、この入出力を逆にした時のデータとから、第
３図に示したような各寄生成分を計算機で計算して求め
る。
ところが、プローブ針４６は、精密なインピーダンスを
得るために平面的に形成されているので、各電極の形成
されている基板の裏面のヒートシンク電極にはプローブ
針４６をあてることができない。
得るために平面的に形成されているので、各電極の形成
されている基板の裏面のヒートシンク電極にはプローブ
針４６をあてることができない。
このため、プローブ針４６は第４図のように、同一平面
上のソース電極４５．ゲート電極４７゜ドレイン電極４
８に当てざるをえない。ＦＥＴは動作時に、ソースをア
ースに接続して使われるのだが、このようなプローブ針
の当て方では、ソース電極４５をアースするためのビア
ホール（ＶｉａＨｏｌｅ） ２６のインダクタンス、つ
まりソース電極４５と基板裏面のヒートシンク電極との
間のインダクタンスを含めた動作の測定ができない。
上のソース電極４５．ゲート電極４７゜ドレイン電極４
８に当てざるをえない。ＦＥＴは動作時に、ソースをア
ースに接続して使われるのだが、このようなプローブ針
の当て方では、ソース電極４５をアースするためのビア
ホール（ＶｉａＨｏｌｅ） ２６のインダクタンス、つ
まりソース電極４５と基板裏面のヒートシンク電極との
間のインダクタンスを含めた動作の測定ができない。
このビアホール２６のインダクタンスは、第３図ではソ
ース・インダクタンス４２に相当している。つまり、プ
ローブ針４６は図中の矢印で示した所に当てられていた
のと同等であったので、ソース・インダクタンス４２に
印加されるはずの電圧が印加されず、他の成分の値も正
確に求めることができない。
ース・インダクタンス４２に相当している。つまり、プ
ローブ針４６は図中の矢印で示した所に当てられていた
のと同等であったので、ソース・インダクタンス４２に
印加されるはずの電圧が印加されず、他の成分の値も正
確に求めることができない。
そこで、ビアホールに相当するインダクタンス成分を、
ビアホールの形状等、各種のパラメーターから計算機で
求めておき、実測した各成分を後から補正するといった
方法がとられていた。
ビアホールの形状等、各種のパラメーターから計算機で
求めておき、実測した各成分を後から補正するといった
方法がとられていた。
ところが、ＦＥＴの動作が高周波になればなるほど、各
寄生成分はお互いに干渉し合うようになる。従って、計
算で求めたビアホールのインダクタンス成分を後から各
成分に対して補正しても、本来ビアホールが各成分に干
渉する分までは補正に含まれていないので〜実際の各成
分の値と食い違ってくる問題がある。
寄生成分はお互いに干渉し合うようになる。従って、計
算で求めたビアホールのインダクタンス成分を後から各
成分に対して補正しても、本来ビアホールが各成分に干
渉する分までは補正に含まれていないので〜実際の各成
分の値と食い違ってくる問題がある。
従って、本発明はＦＥＴのソース・インダクタンスを含
めたＦＥＴ０高周波動作時の寄生成分を正確に測定でき
るＦＥＴを提供することを目的とする。
めたＦＥＴ０高周波動作時の寄生成分を正確に測定でき
るＦＥＴを提供することを目的とする。
第１図は、本発明の構成を示す原理説明図である。
上記の目的を達成するために本発明は、基板上にゲート
領域、ドレイン領域、及び該基板の裏面に形成した電極
とビアホール２６を通じてコンタクトをとっているソー
ス領域を形成した活性領域５と、 該活性領域５中の該ソース領域、ドレイン領域及びゲー
トＳＮ域とそれぞれコンタクトをとっているソース電極
２ｂ、ゲート電極３及びドレイン電極４と、 該ソース電極２ｂと離間して形成されたソース試験電極
２ａとを有し、 該ビアホール２６の分に相当するインダクタンスを有し
た擬似パターンｌを、離間している前記ソース電極２ｂ
と前記ソース試験電極２ａとの間に形成して、前記ソー
ス電極２ｂと前記ソース試験電極２ａとのコンタクトを
とるように構成する。
領域、ドレイン領域、及び該基板の裏面に形成した電極
とビアホール２６を通じてコンタクトをとっているソー
ス領域を形成した活性領域５と、 該活性領域５中の該ソース領域、ドレイン領域及びゲー
トＳＮ域とそれぞれコンタクトをとっているソース電極
２ｂ、ゲート電極３及びドレイン電極４と、 該ソース電極２ｂと離間して形成されたソース試験電極
２ａとを有し、 該ビアホール２６の分に相当するインダクタンスを有し
た擬似パターンｌを、離間している前記ソース電極２ｂ
と前記ソース試験電極２ａとの間に形成して、前記ソー
ス電極２ｂと前記ソース試験電極２ａとのコンタクトを
とるように構成する。
本発明では、第１図に示したように、ビアホールの分に
相当するインダクタンスの擬似パターン１を、ソース領
域２ｂとソース試験電極２ａとの間に形成しているので
、インピーダンスが正確に分かっているプローブ針をソ
ース試験電極２ａゲート電極３．ドレイン電極４に当て
ることにより、ソース・インダクタンスを含めた各寄生
成分を測定することができる。
相当するインダクタンスの擬似パターン１を、ソース領
域２ｂとソース試験電極２ａとの間に形成しているので
、インピーダンスが正確に分かっているプローブ針をソ
ース試験電極２ａゲート電極３．ドレイン電極４に当て
ることにより、ソース・インダクタンスを含めた各寄生
成分を測定することができる。
また、実際に擬似パターンとしてデバイス上に形成され
ているので、高周波印加時に各寄生成分に干渉すること
になり、実際の高周波動作時のＦＥＴの寄生成分の測定
ができるようになる。
ているので、高周波印加時に各寄生成分に干渉すること
になり、実際の高周波動作時のＦＥＴの寄生成分の測定
ができるようになる。
第２図を用いて本発明の一実施例を説明する。
図に示したまうなＦＥＴのチップは、ＧａＡｓ基板２０
の上に、通常のデバイスプロセスによってソース・ドレ
イン・ゲート領域を形成した後、基板２Ｄの裏面にヒー
トシンク２９を形成したものである。ソース領域２１と
ドレイン領域２３とは、くし型にかみ合わされ、その間
にゲートＳＮ域２５を形成したものである。ゲート領域
２５の両側のソース領域２１とドレイン領域２４は、基
板４０と反対導電型の不純物が拡散され、この領域でＦ
ＥＴ動作する活性領域となる。
の上に、通常のデバイスプロセスによってソース・ドレ
イン・ゲート領域を形成した後、基板２Ｄの裏面にヒー
トシンク２９を形成したものである。ソース領域２１と
ドレイン領域２３とは、くし型にかみ合わされ、その間
にゲートＳＮ域２５を形成したものである。ゲート領域
２５の両側のソース領域２１とドレイン領域２４は、基
板４０と反対導電型の不純物が拡散され、この領域でＦ
ＥＴ動作する活性領域となる。
そして、ゲート領域２５からはゲート電極２７が引き出
され、ドレイン領域２３からはドレイン電極２４が引き
出され、ソース領域２１からはソース電極２１ａが引き
出されている。そして各電極間等、絶縁の必要な所には
絶縁膜２８が形成されている。なお、図中ゲート領域は
、非常に微細な構造なため、単なる線で示しである。
され、ドレイン領域２３からはドレイン電極２４が引き
出され、ソース領域２１からはソース電極２１ａが引き
出されている。そして各電極間等、絶縁の必要な所には
絶縁膜２８が形成されている。なお、図中ゲート領域は
、非常に微細な構造なため、単なる線で示しである。
ソース電極２１ａとソース試験電極２２とは、互いに離
間した場所に形成されていて、ソース電極２１ａは、接
地するためにビアホール２６を通じてヒートシンク２９
と接続されていて、動作時にはこれがアースされる。な
お、ヒートシンク２９は金（Ａｕ）で形成されている。
間した場所に形成されていて、ソース電極２１ａは、接
地するためにビアホール２６を通じてヒートシンク２９
と接続されていて、動作時にはこれがアースされる。な
お、ヒートシンク２９は金（Ａｕ）で形成されている。
そして、離間して形成されたソース電極２Ｌａとソース
試験電極２２との間には、ビアホール２６に相当するイ
ンダクタンスを持った擬似パターン３０を、アルミニウ
ム（Ａｆｆｉ）、金（Ａｕ）等で形成する。
試験電極２２との間には、ビアホール２６に相当するイ
ンダクタンスを持った擬似パターン３０を、アルミニウ
ム（Ａｆｆｉ）、金（Ａｕ）等で形成する。
ビアホール２６のある周波数でのインダクタンスは、こ
のビアホール２６の形状、中に充填されている材料等の
パラメーターから計算機で算出できる。この計算結果を
基に、擬似パターン３０の幅、長さを計算により求め、
これを離間して形成されたソース電極２１ａとソース試
験電極２２との間に形成し、両者を電気的に接続する。
のビアホール２６の形状、中に充填されている材料等の
パラメーターから計算機で算出できる。この計算結果を
基に、擬似パターン３０の幅、長さを計算により求め、
これを離間して形成されたソース電極２１ａとソース試
験電極２２との間に形成し、両者を電気的に接続する。
以上のような擬似パターンを形成したＦＥＴデツプは、
基板上の全てのチップに形成する必要はなく、通常の特
性を測定するために形成されるモニタ用チップに形成し
てやればよい。この場合、基板に形成された全てのチッ
プの特性を測定することにはならないが、同じ基板上に
形成されたチップは、どれも同じプロセス条件で形成さ
れたものであるから、モニタ用チップの特性で全てのチ
ップの特性を代表させることができる。
基板上の全てのチップに形成する必要はなく、通常の特
性を測定するために形成されるモニタ用チップに形成し
てやればよい。この場合、基板に形成された全てのチッ
プの特性を測定することにはならないが、同じ基板上に
形成されたチップは、どれも同じプロセス条件で形成さ
れたものであるから、モニタ用チップの特性で全てのチ
ップの特性を代表させることができる。
次に、基板に形成した各ＦＥＴチップを切離した後、擬
似パターンを形成したＦＥＴチップの各寄生成分を測定
するには、前述の第５図に示したようなインピーダンス
が正確に分かっているプローブ針を用いる。このプロー
ブ針の先端を各電極に当てて試験信号である高周波を印
加し、各寄生成分を測定する。
似パターンを形成したＦＥＴチップの各寄生成分を測定
するには、前述の第５図に示したようなインピーダンス
が正確に分かっているプローブ針を用いる。このプロー
ブ針の先端を各電極に当てて試験信号である高周波を印
加し、各寄生成分を測定する。
この時、プローブ針は平面的な配置になっているため、
ヒートシンク２９の裏面には当てられず、ビアホール２
６に寄生するソース・インダクタンスは測定できない。
ヒートシンク２９の裏面には当てられず、ビアホール２
６に寄生するソース・インダクタンスは測定できない。
しかし、この寄生成分は、等価的に擬似パターン３０に
形成されているので、ソース・インダクタンスを含めた
各寄生成分を測定することができる。また、実際に擬似
パターン３０としてデバイス上に形成されているので、
高周波印加時に各寄生成分に干渉することになり、この
干渉した分を反映した実際の高周波動作時のＦＥＴの寄
生成分の測定ができるようになる。
形成されているので、ソース・インダクタンスを含めた
各寄生成分を測定することができる。また、実際に擬似
パターン３０としてデバイス上に形成されているので、
高周波印加時に各寄生成分に干渉することになり、この
干渉した分を反映した実際の高周波動作時のＦＥＴの寄
生成分の測定ができるようになる。
なお、プローブ針の形状は、第５図に示した形状の他に
も、そのインピーダンスが正確に分かっているものであ
れば、他の形状のプローブ針でもよい。
も、そのインピーダンスが正確に分かっているものであ
れば、他の形状のプローブ針でもよい。
また、前述したモニタ用チ・ノブ以外にも擬似パターン
を形成し、それを動作させる場合は、通常のＦＥＴチッ
プのようにドレイン電極２４．ゲー）ｆｉ極２７．
ソース電極２１ａ上にワイヤボンディングして信号線を
引き出して使う。従って、擬似パターン３０は、寄生成
分の測定時にしか使われず、実際にＦＥＴが動作する時
には、何も接続されないのでＦＥＴの実際の動作には何
ら影響を与えない。
を形成し、それを動作させる場合は、通常のＦＥＴチッ
プのようにドレイン電極２４．ゲー）ｆｉ極２７．
ソース電極２１ａ上にワイヤボンディングして信号線を
引き出して使う。従って、擬似パターン３０は、寄生成
分の測定時にしか使われず、実際にＦＥＴが動作する時
には、何も接続されないのでＦＥＴの実際の動作には何
ら影響を与えない。
以上説明したように本発明は、ビアホールの分に相当す
るインダクタンスの擬似パターンを、ソース領域とソー
ス電極との間に形成しているので、プローブ針を素ソー
ス電極、ゲート電極、ドレイン電極に当てることにより
、ソース・インダクタンスを含めた各寄生成分を測定す
ることができるようになる。
るインダクタンスの擬似パターンを、ソース領域とソー
ス電極との間に形成しているので、プローブ針を素ソー
ス電極、ゲート電極、ドレイン電極に当てることにより
、ソース・インダクタンスを含めた各寄生成分を測定す
ることができるようになる。
また、実際に擬似パターンとしてデバイス上に形成され
ているので、高周波印加時に各寄生成分に干渉すること
になり、実際の高周波動作時のＦＥＴの寄生成分の測定
ができるようになる。
ているので、高周波印加時に各寄生成分に干渉すること
になり、実際の高周波動作時のＦＥＴの寄生成分の測定
ができるようになる。
従って、ＦＥＴを用いた高周波動作をする回路の設計を
より正確に行うことができる効果を奏する。
より正確に行うことができる効果を奏する。
第１図は、本発明の構成を示す断面斜視図であり、第２
図は、本発明の一実施例構成図であり、第３図は、ＦＥ
Ｔに寄生する寄生成分を示す図であり、 第４図は、従来のＦＥＴの寄生成分の測定方法を示す図
であり、 第５図は、プローブ針の構成を示す図である。
図は、本発明の一実施例構成図であり、第３図は、ＦＥ
Ｔに寄生する寄生成分を示す図であり、 第４図は、従来のＦＥＴの寄生成分の測定方法を示す図
であり、 第５図は、プローブ針の構成を示す図である。
Claims (2)
- （１）基板上にゲート領域、ドレイン領域、及び該基板
の裏面に形成した電極とビアホール（２６）を通じてコ
ンタクトをとっているソース領域を形成した活性領域（
５）と、 該活性領域（５）中の該ソース領域、ドレイン領域及び
ゲート領域とそれぞれコンタクトをとっているソース電
極（２ｂ）、ゲート電極（３）及びドレイン電極（４）
と、 該ソース電極（２ｂ）と離間して形成されたソース試験
電極（２ａ）とを有し、 該ビアホール（２６）の分に相当するインダクタンスを
有した擬似パターン（１）を、離間している前記ソース
電極（２ｂ）と前記ソース試験電極（２ａ）との間に形
成して、前記ソース電極（２ｂ）と前記ソース試験電極
（２ａ）とのコンタクトをとることを特徴とする電界効
果型トランジスタ。 - （２）基板に設けた請求項１記載の電界効果型トランジ
スタの前記ソース試験電極（２ａ）、ゲート電極（３）
及びドレイン電極（４）に、プローブ針を当てて特性を
測定する工程を含むことを特徴とする電界効果型トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17036289A JPH0335542A (ja) | 1989-06-30 | 1989-06-30 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17036289A JPH0335542A (ja) | 1989-06-30 | 1989-06-30 | 電界効果型トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0335542A true JPH0335542A (ja) | 1991-02-15 |
Family
ID=15903530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17036289A Pending JPH0335542A (ja) | 1989-06-30 | 1989-06-30 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0335542A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337648A (ja) * | 1991-05-15 | 1992-11-25 | Nec Corp | 半導体素子 |
| US5658804A (en) * | 1995-02-10 | 1997-08-19 | Honda Giken Kogyo Kabushiki Kaisha | Method for measuring parasitic components of a field effect transistor and a semiconductor integrated circuit |
| JP2006351667A (ja) * | 2005-06-14 | 2006-12-28 | Sharp Corp | 情報管理システム |
| JP2007059604A (ja) * | 2005-08-24 | 2007-03-08 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012028574A (ja) * | 2010-07-23 | 2012-02-09 | Jtekt Corp | 電動モータ駆動用の半導体素子 |
-
1989
- 1989-06-30 JP JP17036289A patent/JPH0335542A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04337648A (ja) * | 1991-05-15 | 1992-11-25 | Nec Corp | 半導体素子 |
| US5658804A (en) * | 1995-02-10 | 1997-08-19 | Honda Giken Kogyo Kabushiki Kaisha | Method for measuring parasitic components of a field effect transistor and a semiconductor integrated circuit |
| JP2006351667A (ja) * | 2005-06-14 | 2006-12-28 | Sharp Corp | 情報管理システム |
| JP2007059604A (ja) * | 2005-08-24 | 2007-03-08 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012028574A (ja) * | 2010-07-23 | 2012-02-09 | Jtekt Corp | 電動モータ駆動用の半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594358A (en) | Radio frequency probe and probe card including a signal needle and grounding needle coupled to a microstrip transmission line | |
| JPH05283487A (ja) | 高周波信号用配線及びそのボンディング装置 | |
| JPS6157715B2 (ja) | ||
| JPH0335542A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH06295949A (ja) | 検査装置、検査方法及び半導体装置 | |
| US20010001291A1 (en) | Burn-in apparatus for burning-in microwave transistors | |
| JPS6122656A (ja) | 発振用トランジスタ素子 | |
| JPH01165968A (ja) | ウエハプロービング装置 | |
| JP3971627B2 (ja) | 中間層回路の特性評価方法 | |
| US5658804A (en) | Method for measuring parasitic components of a field effect transistor and a semiconductor integrated circuit | |
| JP2568495B2 (ja) | 半導体装置 | |
| JPH0227746A (ja) | マイクロ波集積回路およびその製造方法 | |
| JPH1183936A (ja) | 素子評価回路 | |
| US5786627A (en) | Integrated circuit device and fabricating thereof | |
| US20240159817A1 (en) | Measurement pattern, measurement pattern set, calculation method, non-transitory computer-readable recording medium and calculation device | |
| JPH0427874A (ja) | 高周波素子測定用プローブヘッド | |
| JPH0322697B2 (ja) | ||
| JPH0262064A (ja) | セラミックパッケージ | |
| JPH09102521A (ja) | プローブカード | |
| JP2638514B2 (ja) | 半導体パッケージ | |
| Ferrero et al. | A fully automated system for on-wafer MESFET | |
| JPH06160431A (ja) | 半導体装置評価用プローブ | |
| JPH04336441A (ja) | マイクロ波帯プローブヘッド | |
| JP2701825B2 (ja) | 高周波特性の測定方法 | |
| JP3285010B2 (ja) | スタブ回路、スタブ回路の調整方法及び発振器 |