JPS6157715B2 - - Google Patents
Info
- Publication number
- JPS6157715B2 JPS6157715B2 JP3822779A JP3822779A JPS6157715B2 JP S6157715 B2 JPS6157715 B2 JP S6157715B2 JP 3822779 A JP3822779 A JP 3822779A JP 3822779 A JP3822779 A JP 3822779A JP S6157715 B2 JPS6157715 B2 JP S6157715B2
- Authority
- JP
- Japan
- Prior art keywords
- chips
- same
- semiconductor device
- sample
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 34
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、複数の半導体素子(チツプ)を共通
接続して一つの素子として動作させる型式の半導
体装置の改良に関する。
接続して一つの素子として動作させる型式の半導
体装置の改良に関する。
例えばGaAs電界効果半導体装置などに於いて
高出力のものを得ようとする場合、1箇のパツケ
ージに複数のチツプを搭載し、それ等チツプを共
通に接続して一つの装置として動作させる手法が
しばしば採用されている。
高出力のものを得ようとする場合、1箇のパツケ
ージに複数のチツプを搭載し、それ等チツプを共
通に接続して一つの装置として動作させる手法が
しばしば採用されている。
第1図は、そのような装置を例示する要部平面
図であり、1は搭載されるGaAs電界効果半導体
素子のソース電極(接地電極)を兼ねる例えば銅
からなるパツケージ基体、2はセラミツクからな
りパツケージ基体1上に固着され、表面にメタラ
イズ層21が形成されたゲート電極部、3は同じ
くセラミツクからなりパツケージの基体1上に固
着され、表面にメタライズ層31が形成されたド
レイン電極部、41,42はGaAs電界効果半導
体素子チツプ、5は該半導体チツプのゲート・ボ
ンデイング・パツド、6は同じく該半導体チツプ
のドレイン・ボンデイング・パツド、7はボンデ
イング・ワイヤ、22は外部接続用ゲート電極端
子、32は外部接続用ドレイン電極端子をそれぞ
れ表わしている。尚、この装置は、所謂櫛歯型電
極構造を採つているものであるが、ここでは、簡
明にする為、省略してある。
図であり、1は搭載されるGaAs電界効果半導体
素子のソース電極(接地電極)を兼ねる例えば銅
からなるパツケージ基体、2はセラミツクからな
りパツケージ基体1上に固着され、表面にメタラ
イズ層21が形成されたゲート電極部、3は同じ
くセラミツクからなりパツケージの基体1上に固
着され、表面にメタライズ層31が形成されたド
レイン電極部、41,42はGaAs電界効果半導
体素子チツプ、5は該半導体チツプのゲート・ボ
ンデイング・パツド、6は同じく該半導体チツプ
のドレイン・ボンデイング・パツド、7はボンデ
イング・ワイヤ、22は外部接続用ゲート電極端
子、32は外部接続用ドレイン電極端子をそれぞ
れ表わしている。尚、この装置は、所謂櫛歯型電
極構造を採つているものであるが、ここでは、簡
明にする為、省略してある。
図から明らかなように、各チツプ41,42に
於けるゲート・ボンデイング・パツド5及びドレ
イン・ボンデイング・パツド6からはそれぞれ独
立したボンデイング・ワイヤ7でそれぞれパツケ
ージのゲート電極2或いはドレイン電極3に接続
されている。
於けるゲート・ボンデイング・パツド5及びドレ
イン・ボンデイング・パツド6からはそれぞれ独
立したボンデイング・ワイヤ7でそれぞれパツケ
ージのゲート電極2或いはドレイン電極3に接続
されている。
ところで、このような構造の装置に対して直流
バイアスを印加した際、発振を生ずることがしば
しば問題になつている。この発振は図示されたよ
うな構造の電界効果半導体装置に多発している
が、その原因は未だ確認されていない。
バイアスを印加した際、発振を生ずることがしば
しば問題になつている。この発振は図示されたよ
うな構造の電界効果半導体装置に多発している
が、その原因は未だ確認されていない。
勿論、本来、同電位であるべき部分間に相対電
位差が生じて発振が起こつているものでもない。
位差が生じて発振が起こつているものでもない。
その理由は、このような電界効果半導体装置が
取り扱う信号がマイクロ波等の高周波である為、
その波長は極めて短く、数ミリメートルのオーダ
で伝播路上に電位差を生じているのであるから、
相対電位差は殆ど関係ないと言える。例えば、周
波数が8〔GHz}である場合、GaAs基板の電極
上に於ける信号の波長λは約10〔mm〕程度であ
り、その場合、λ/4=2.6〔mm〕の両側ではオ
ープンとシヨート、つまり、電位零と最大になる
ことは良く知られている。このようなことから、
相対電位差が発振を招来している理由にはならな
い。
取り扱う信号がマイクロ波等の高周波である為、
その波長は極めて短く、数ミリメートルのオーダ
で伝播路上に電位差を生じているのであるから、
相対電位差は殆ど関係ないと言える。例えば、周
波数が8〔GHz}である場合、GaAs基板の電極
上に於ける信号の波長λは約10〔mm〕程度であ
り、その場合、λ/4=2.6〔mm〕の両側ではオ
ープンとシヨート、つまり、電位零と最大になる
ことは良く知られている。このようなことから、
相対電位差が発振を招来している理由にはならな
い。
しかしながら、その一つのモデルとしては次の
ように考えられる。即ち、チツプ41,42に含
まれる各能動素子は比較的長いボンデイング・ワ
イヤ7でパツケージ側のゲート電極部21及びド
レイン電極部31に結合され、また、各能動素子
は同じように製造されたとはいえ、それぞれの特
性が全く同一ではなく、極く微小ではあるがアン
バランスが存在している為、チツプ41とチツプ
42間、或いは、チツプ41に含まれる能動素子
とチツプ42に含まれる能動素子との間でボンデ
イング・ワイヤ7、電極21,31などを媒介と
して状態の交換が行なわれ、このような交換は装
置全体の動作を不安定なものとし、それが発振に
結び付くものと考えられる。尚、図の破線矢印は
そのような交換の状態を表している。
ように考えられる。即ち、チツプ41,42に含
まれる各能動素子は比較的長いボンデイング・ワ
イヤ7でパツケージ側のゲート電極部21及びド
レイン電極部31に結合され、また、各能動素子
は同じように製造されたとはいえ、それぞれの特
性が全く同一ではなく、極く微小ではあるがアン
バランスが存在している為、チツプ41とチツプ
42間、或いは、チツプ41に含まれる能動素子
とチツプ42に含まれる能動素子との間でボンデ
イング・ワイヤ7、電極21,31などを媒介と
して状態の交換が行なわれ、このような交換は装
置全体の動作を不安定なものとし、それが発振に
結び付くものと考えられる。尚、図の破線矢印は
そのような交換の状態を表している。
ここで、状態の交換について、更に説明する
と、一方のチツプに於ける電界効果トランジスタ
で増幅された信号が、ワイヤやパツケージの電極
を介して他方のチツプに於ける電界効果トランジ
スタに伝播して増幅され、その増幅された信号が
前記一方のチツプに於ける電界効果トランジスタ
に伝播して増幅され、このような過程、即ち、一
方から他方へ、また、他方から一方へと状態が交
換され、遂には発振に至る現象であると考えられ
ている。
と、一方のチツプに於ける電界効果トランジスタ
で増幅された信号が、ワイヤやパツケージの電極
を介して他方のチツプに於ける電界効果トランジ
スタに伝播して増幅され、その増幅された信号が
前記一方のチツプに於ける電界効果トランジスタ
に伝播して増幅され、このような過程、即ち、一
方から他方へ、また、他方から一方へと状態が交
換され、遂には発振に至る現象であると考えられ
ている。
本発明は、前記のように複数のチツプを共通接
続して大出力を得るようにした半導体装置の動作
を安定化し、発振を生じないようにするものであ
り、以下これについて説明する。
続して大出力を得るようにした半導体装置の動作
を安定化し、発振を生じないようにするものであ
り、以下これについて説明する。
本発明では、前記のようなチツプ間に於ける状
態の交換を抑止する為、各チツプを出来る限り同
じような状態、特に高周波的に同じ状態で動作さ
せる旨の発想が基本になつている。
態の交換を抑止する為、各チツプを出来る限り同
じような状態、特に高周波的に同じ状態で動作さ
せる旨の発想が基本になつている。
第2図は本発明一実施例の要部平面図であり、
第1図に関して説明した部分と同部分を同記号で
指示してある。
第1図に関して説明した部分と同部分を同記号で
指示してある。
第2図実施例が第1図従来例と相違する点は、
チツプ41のゲート電極ボンデイング・パツド5
とチツプ42のゲート電極ボンデイング・パツド
5、チツプ41のドレイン電極ボンデイング・パ
ツド6とチツプ42のドレイン電極ボンデイン
グ・パツド6を最短距離、即ち、図示例の場合、
直線的にボンデイング・ワイヤ8で結合したこと
である。
チツプ41のゲート電極ボンデイング・パツド5
とチツプ42のゲート電極ボンデイング・パツド
5、チツプ41のドレイン電極ボンデイング・パ
ツド6とチツプ42のドレイン電極ボンデイン
グ・パツド6を最短距離、即ち、図示例の場合、
直線的にボンデイング・ワイヤ8で結合したこと
である。
第3図は第2図に於いては省略した櫛歯型電極
構造を明らかにする為の拡大要部平面図であり、
第1図及び第2図に関して説明した部分と同部分
を同記号で指示してある。
構造を明らかにする為の拡大要部平面図であり、
第1図及び第2図に関して説明した部分と同部分
を同記号で指示してある。
第3図では、チツプ41,42側のソース電極
9、ドレイン電極10、ゲート電極11及びソー
ス電極12の相対位置関係が明らかにされてい
る。尚、表面保護絶縁膜及び層間の絶縁膜は省略
されている。
9、ドレイン電極10、ゲート電極11及びソー
ス電極12の相対位置関係が明らかにされてい
る。尚、表面保護絶縁膜及び層間の絶縁膜は省略
されている。
第2図及び第3図に見られるように、相隣るチ
ツプ41,42の同種の電極のボンデイング・パ
ツドであるボンデイング・パツド5,5間或いは
ボンデイング・パツド6,6間をボンデイング・
ワイヤ8で結合することに依り、前記したところ
が原因と思われる発振は完全に抑止できることを
実験的に確認できた。
ツプ41,42の同種の電極のボンデイング・パ
ツドであるボンデイング・パツド5,5間或いは
ボンデイング・パツド6,6間をボンデイング・
ワイヤ8で結合することに依り、前記したところ
が原因と思われる発振は完全に抑止できることを
実験的に確認できた。
次に本発明者等が行つた実験について詳細に説
明する。
明する。
第4図は実験に用いた半導体装置の要部平面図
であり、第1図乃至第3図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つも
のとする。
であり、第1図乃至第3図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つも
のとする。
図に於いて、L1は半導体素子チツプ41及び
42の短手方向の長さ、L2は同じく半導体素子
チツプ41及び42の長手方向の長さ、L3は半
導体素子チツプ41及び42間の距離、33はキ
ヤパシタ、34はセラミツク部分を表している。
42の短手方向の長さ、L2は同じく半導体素子
チツプ41及び42の長手方向の長さ、L3は半
導体素子チツプ41及び42間の距離、33はキ
ヤパシタ、34はセラミツク部分を表している。
図示の半導体装置は実物を約10倍の大きさにし
て表してあり、そして、L1=0.5〔mm〕、L2=
1.8〔mm〕、L3=0.4〔mm〕であるから、それ等
をスケールとすれば、他の部分の諸寸法も容易に
類推することができる。
て表してあり、そして、L1=0.5〔mm〕、L2=
1.8〔mm〕、L3=0.4〔mm〕であるから、それ等
をスケールとすれば、他の部分の諸寸法も容易に
類推することができる。
さて、図示の半導体装置は、本出願人の製造及
び販売に係わるものであり(形式名 FLM5964
―5)、電界効果型トランジスタである半導体素
子チツプ41(形式名 FLC301)及び42(4
1と同一)の2個を内蔵し、前記したところから
明らかなように、その大きさに関する寸法は0.5
×1.8〔mm〕、また、使用周波数は5.9〜6.4〔G
Hz〕、飽和パワーは5〔W〕のものである。
び販売に係わるものであり(形式名 FLM5964
―5)、電界効果型トランジスタである半導体素
子チツプ41(形式名 FLC301)及び42(4
1と同一)の2個を内蔵し、前記したところから
明らかなように、その大きさに関する寸法は0.5
×1.8〔mm〕、また、使用周波数は5.9〜6.4〔G
Hz〕、飽和パワーは5〔W〕のものである。
第5図は第4図に見られる半導体装置の直流特
性、即ち、ドレイン・ソース電圧VDS対ドレイ
ン・ソース電流IDSの関係をゲート電圧VGを媒
介変数として測定した際の測定系の要部ブロツク
図を表している。
性、即ち、ドレイン・ソース電圧VDS対ドレイ
ン・ソース電流IDSの関係をゲート電圧VGを媒
介変数として測定した際の測定系の要部ブロツク
図を表している。
図に於いて、41は50〔Ω〕のマイクロ・スト
リツプ・ラインを用いた治具、42は治具41に
装着された試料(半導体装置)、43及び44は
バイアス回路、45は電流計、46はドレイン用
電源、47はゲート用電源、48及び49は電圧
計、50は減衰器、51はスペクトラム・アナラ
イザ、52は50〔Ω〕の終端回路をそれぞれ表し
ている。
リツプ・ラインを用いた治具、42は治具41に
装着された試料(半導体装置)、43及び44は
バイアス回路、45は電流計、46はドレイン用
電源、47はゲート用電源、48及び49は電圧
計、50は減衰器、51はスペクトラム・アナラ
イザ、52は50〔Ω〕の終端回路をそれぞれ表し
ている。
第6図は試料の要部斜面図を表し、第1図乃至
第4図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
第4図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
図に於いて、33はキヤパシタ、34はセラミ
ツク部分をそれぞれ示している。
ツク部分をそれぞれ示している。
この試料は、本発明を実施していないものであ
り、従つて、半導体素子チツプ41及び42間は
接続されていない。
り、従つて、半導体素子チツプ41及び42間は
接続されていない。
第7図は第6図に示した試料を第5図に見られ
る測定系で測定したデータを纒めた線図である。
る測定系で測定したデータを纒めた線図である。
図では、横軸にはドレイン・ソース間電圧VDS
を、また、縦軸にはドレイン・ソース間電流IDS
をそれぞれ採つてあり、そして、媒介変数はゲー
ト電圧VGになつている。各特性線の端に表示し
てある−0.3V,−0.6V……−2.7Vなる数値はゲー
ト電圧VGの値である。
を、また、縦軸にはドレイン・ソース間電流IDS
をそれぞれ採つてあり、そして、媒介変数はゲー
ト電圧VGになつている。各特性線の端に表示し
てある−0.3V,−0.6V……−2.7Vなる数値はゲー
ト電圧VGの値である。
図に見られる破線で囲んだ領域内では、周波数
1〔MHz〕〜1200〔MHz〕の発振が観測され、そ
して、いくつものスペクトルが現れて原発振がど
の周波数かは判らない。
1〔MHz〕〜1200〔MHz〕の発振が観測され、そ
して、いくつものスペクトルが現れて原発振がど
の周波数かは判らない。
第8図は本発明を実施した試料の要部斜面図を
表し、第6図に於いて用いた記号と同記号は同部
分を示すか或いは同じ意味を持つものとする。
表し、第6図に於いて用いた記号と同記号は同部
分を示すか或いは同じ意味を持つものとする。
図示の試料では、半導体素子チツプ41と42
が、それ等のゲート間、及び、それ等のドレイン
間でボンデイング・ワイヤ8を用いて接続されて
いる。
が、それ等のゲート間、及び、それ等のドレイン
間でボンデイング・ワイヤ8を用いて接続されて
いる。
第9図は第8図に示した試料(本発明を実施し
たもの)を第5図に見られる測定系で測定したデ
ータを纒めた線図であり、第7図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。
たもの)を第5図に見られる測定系で測定したデ
ータを纒めた線図であり、第7図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。
第9図に於いても、各特性線を得た際の媒介変
数であるゲート電圧VGの数値は第7図の場合と
同じである。
数であるゲート電圧VGの数値は第7図の場合と
同じである。
図から明らかなように、発振は全く発生してい
ない。
ない。
第10図は本発明を一部実施した試料の要部斜
面図を表し、第8図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとす
る。
面図を表し、第8図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとす
る。
図示の試料では、半導体素子チツプ41と42
が、それ等のドレイン間のみでボンデイング・ワ
イヤ8を用いて接続されている。
が、それ等のドレイン間のみでボンデイング・ワ
イヤ8を用いて接続されている。
第11図は第10図に示した試料を第5図に見
られる測定系で測定したデータを纒めた線図であ
り、第9図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
られる測定系で測定したデータを纒めた線図であ
り、第9図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
図から明らかなように、第6図と第7図につい
て説明した試料(本発明を実施していないもの)
ほどではないが発振していることが判る。
て説明した試料(本発明を実施していないもの)
ほどではないが発振していることが判る。
第12図は本発明を一部実施した試料の要部斜
面図を表し、第10図に於いて用いた記号と同記
号は同部分を示すか或いは同じ意味を持つものと
する。
面図を表し、第10図に於いて用いた記号と同記
号は同部分を示すか或いは同じ意味を持つものと
する。
図示の試料では、半導体素子チツプ41と42
が、それ等のドレイン間のみでボンデイング・ワ
イヤ8を用いて接続され、且つ、ゲート間につい
ては、キヤパシタ33に於いてボンデイング・ワ
イヤ8′を用いて接続されているものである。
が、それ等のドレイン間のみでボンデイング・ワ
イヤ8を用いて接続され、且つ、ゲート間につい
ては、キヤパシタ33に於いてボンデイング・ワ
イヤ8′を用いて接続されているものである。
第13図は第12図に示した試料を第5図に見
られる測定系で測定したデータを纒めた線図であ
り、第11図に於いて用いた記号と同記号は同部
分を示すか或いは同じ意味を持つものとする。
られる測定系で測定したデータを纒めた線図であ
り、第11図に於いて用いた記号と同記号は同部
分を示すか或いは同じ意味を持つものとする。
図から明らかなように、第10図及び第11図
について説明した試料に於ける場合よりも抑制さ
れてはいるが、やはり、発振は発生している。
について説明した試料に於ける場合よりも抑制さ
れてはいるが、やはり、発振は発生している。
第14図は本発明を一部実施した試料の要部斜
面図を表し、第12図に於いて用いた記号と同記
号は同部分を示すか或いは同じ意味を持つものと
する。
面図を表し、第12図に於いて用いた記号と同記
号は同部分を示すか或いは同じ意味を持つものと
する。
図示の試料では、半導体素子チツプ41と42
が、それ等のゲート間のみでボンデイング・ワイ
ヤ8を用いて接続されているものである。
が、それ等のゲート間のみでボンデイング・ワイ
ヤ8を用いて接続されているものである。
第15図は第14図に示した試料を第5図に見
られる測定系で測定したデータを纒めた線図であ
り、第13図に於いて用いた記号と同記号は同部
分を示すか或いは同じ意味を持つものとする。
られる測定系で測定したデータを纒めた線図であ
り、第13図に於いて用いた記号と同記号は同部
分を示すか或いは同じ意味を持つものとする。
図から明らかなように、前記説明した本発明を
一部実施した試料と同様、かなりの領域で発振が
発生している。
一部実施した試料と同様、かなりの領域で発振が
発生している。
前記実施例ではチツプが2個である場合につい
て説明したが、これは更に多数のチツプを1パツ
ケージに搭載する場合でも全く同様に対処でき
る。
て説明したが、これは更に多数のチツプを1パツ
ケージに搭載する場合でも全く同様に対処でき
る。
以上の説明で判るように、本発明に依れば、複
数のチツプを一つのパツケージに搭載して共通接
続して大出力を取出すようにした半導体装置に於
いて、相隣るチツプに於ける同種の電極のボンデ
イング・パツドをボンデイング・ワイヤで結合す
ることに依り各チツプの動作状態を同一化してい
るので、チツプ間の状態交換は発生せず、動作は
安定になり発振は起きない。
数のチツプを一つのパツケージに搭載して共通接
続して大出力を取出すようにした半導体装置に於
いて、相隣るチツプに於ける同種の電極のボンデ
イング・パツドをボンデイング・ワイヤで結合す
ることに依り各チツプの動作状態を同一化してい
るので、チツプ間の状態交換は発生せず、動作は
安定になり発振は起きない。
第1図は従来例の要部平面図、第2図及び第3
図は本発明一実施例の要部平面図、第4図は本発
明の効果を確認する為の実験に用いた半導体装置
の要部平面図、第5図は同じく実験に用いた測定
系の要部ブロツク図、第6図、第8図、第10
図、第12図、第14図は同じく実験に用いた半
導体装置の要部斜面図、第7図、第9図、第11
図、第13図、第15図は実験結果を纒めたドレ
イン・ソース電圧VDS対ドレイン・ソース電流I
DSの関係を示す線図をそれぞれ表している。 図に於いて、1はパツケージ基体、21,31
はパツケージ上に設けられた電極、41,42は
半導体素子チツプ、5,6はボンデイング・パツ
ド、7,8はボンデイング・ワイヤである。
図は本発明一実施例の要部平面図、第4図は本発
明の効果を確認する為の実験に用いた半導体装置
の要部平面図、第5図は同じく実験に用いた測定
系の要部ブロツク図、第6図、第8図、第10
図、第12図、第14図は同じく実験に用いた半
導体装置の要部斜面図、第7図、第9図、第11
図、第13図、第15図は実験結果を纒めたドレ
イン・ソース電圧VDS対ドレイン・ソース電流I
DSの関係を示す線図をそれぞれ表している。 図に於いて、1はパツケージ基体、21,31
はパツケージ上に設けられた電極、41,42は
半導体素子チツプ、5,6はボンデイング・パツ
ド、7,8はボンデイング・ワイヤである。
Claims (1)
- 1 一つのパツケージに複数の半導体素子チツプ
を搭載し該複数の半導体素子チツプを共通接続し
て大出力を取り出すようにしたマイクロ波帯など
高い周波数帯で用いる半導体装置に於いて、相隣
る半導体素子チツプに於ける同種の電極のボンデ
イング・パツド間がボンデイング・ワイヤで直接
に接続され且つ各半導体素子チツプに於ける電極
と前記パツケージに於ける電極とをボンデイン
グ・ワイヤで接続して発振を防止したことを特徴
とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3822779A JPS55130178A (en) | 1979-03-30 | 1979-03-30 | Semiconductor device |
EP19800300869 EP0018091B1 (en) | 1979-03-30 | 1980-03-20 | A semiconductor device having a plurality of semiconductor chip portions |
DE8080300869T DE3068001D1 (en) | 1979-03-30 | 1980-03-20 | A semiconductor device having a plurality of semiconductor chip portions |
US06/135,182 US4359754A (en) | 1979-03-30 | 1980-03-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3822779A JPS55130178A (en) | 1979-03-30 | 1979-03-30 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55130178A JPS55130178A (en) | 1980-10-08 |
JPS6157715B2 true JPS6157715B2 (ja) | 1986-12-08 |
Family
ID=12519413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3822779A Granted JPS55130178A (en) | 1979-03-30 | 1979-03-30 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US4359754A (ja) |
EP (1) | EP0018091B1 (ja) |
JP (1) | JPS55130178A (ja) |
DE (1) | DE3068001D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0195826U (ja) * | 1987-12-17 | 1989-06-26 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56147461A (en) * | 1980-04-17 | 1981-11-16 | Nec Corp | Semiconductor device |
US4518982A (en) * | 1981-02-27 | 1985-05-21 | Motorola, Inc. | High current package with multi-level leads |
US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
JPH0758782B2 (ja) * | 1986-03-19 | 1995-06-21 | 株式会社東芝 | 半導体装置 |
US5060048A (en) * | 1986-10-22 | 1991-10-22 | Siemens Aktiengesellschaft & Semikron GmbH | Semiconductor component having at least one power mosfet |
JPH088269B2 (ja) * | 1986-10-22 | 1996-01-29 | シーメンス、アクチエンゲゼルシヤフト | 半導体デバイス |
US5283452A (en) * | 1992-02-14 | 1994-02-01 | Hughes Aircraft Company | Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier |
JP3287279B2 (ja) | 1997-09-25 | 2002-06-04 | 日本電気株式会社 | 半導体チップ、および該半導体チップが実装された半導体装置 |
US5998817A (en) * | 1997-11-03 | 1999-12-07 | Raytheon Company | High power prematched MMIC transistor with improved ground potential continuity |
US6169331B1 (en) | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
US6873044B2 (en) * | 2000-09-11 | 2005-03-29 | Xytrans, Inc. | Microwave monolithic integrated circuit package |
US6770982B1 (en) | 2002-01-16 | 2004-08-03 | Marvell International, Ltd. | Semiconductor device power distribution system and method |
US8258616B1 (en) | 2002-01-16 | 2012-09-04 | Marvell International Ltd. | Semiconductor dice having a shielded area created under bond wires connecting pairs of bonding pads |
US6861762B1 (en) * | 2002-05-01 | 2005-03-01 | Marvell Semiconductor Israel Ltd. | Flip chip with novel power and ground arrangement |
JP5497985B2 (ja) | 2004-09-13 | 2014-05-21 | インターナショナル レクティフィアー コーポレイション | 半導体パッケージ |
CA3114695A1 (en) | 2020-04-08 | 2021-10-08 | National Research Council Of Canada | Distributed inductance integrated field effect transistor structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3336508A (en) * | 1965-08-12 | 1967-08-15 | Trw Semiconductors Inc | Multicell transistor |
US3893159A (en) * | 1974-02-26 | 1975-07-01 | Rca Corp | Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell |
US4107728A (en) * | 1977-01-07 | 1978-08-15 | Varian Associates, Inc. | Package for push-pull semiconductor devices |
US4236171A (en) * | 1978-07-17 | 1980-11-25 | International Rectifier Corporation | High power transistor having emitter pattern with symmetric lead connection pads |
-
1979
- 1979-03-30 JP JP3822779A patent/JPS55130178A/ja active Granted
-
1980
- 1980-03-20 DE DE8080300869T patent/DE3068001D1/de not_active Expired
- 1980-03-20 EP EP19800300869 patent/EP0018091B1/en not_active Expired
- 1980-03-28 US US06/135,182 patent/US4359754A/en not_active Expired - Lifetime
Non-Patent Citations (3)
Title |
---|
ELECTRONICS LETTERS=1928 * |
ELECTRONICS LETTERS=1978 * |
IEEE TRANSACTIONS ON ELECTRON DEVICES=1977 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0195826U (ja) * | 1987-12-17 | 1989-06-26 |
Also Published As
Publication number | Publication date |
---|---|
EP0018091B1 (en) | 1984-05-30 |
DE3068001D1 (en) | 1984-07-05 |
EP0018091A1 (en) | 1980-10-29 |
US4359754A (en) | 1982-11-16 |
JPS55130178A (en) | 1980-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6157715B2 (ja) | ||
US4788584A (en) | RF transistor package with capacitor | |
US5025212A (en) | Circuit for measuring the dynamic characteristics of a package for high-speed integrated circuits and a method for measuring said dynamic characteristics | |
EP0117434A1 (en) | Hybrid microwave subsystem | |
US4841353A (en) | Transistor devices for microwave oscillator elements | |
JP2005101097A (ja) | 半導体装置及びその製造方法 | |
JPH0335542A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JPH1183936A (ja) | 素子評価回路 | |
JPH0262064A (ja) | セラミックパッケージ | |
JPS5860575A (ja) | トランジスタ | |
JP2701825B2 (ja) | 高周波特性の測定方法 | |
Temple et al. | Techniques for improving the stability and amplifier performance of X-band GaAs power FETs | |
JP2001044717A (ja) | マイクロ波用半導体装置 | |
JPS6211018Y2 (ja) | ||
CA1134489A (en) | High frequency semiconductor device | |
JPS629733Y2 (ja) | ||
JPH1093111A (ja) | 高周波半導体装置 | |
JPS61172376A (ja) | 半導体装置 | |
JP2000031499A (ja) | 高周波半導体装置の製造方法 | |
JP3451914B2 (ja) | 半導体装置 | |
JP2002110698A (ja) | マイクロ波半導体装置 | |
JPH05347367A (ja) | マイクロ波半導体装置 | |
JPS63133701A (ja) | マイクロ波半導体装置 | |
JPH073827B2 (ja) | 高周波半導体装置 | |
JPS6256684B2 (ja) |