JPS6256684B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロストリツプ線路を用いたマイ
クロ波帯でのMIC化増幅器などのマイクロ波回路
装置に関する。

従来例の構成とその問題点 近年、マイクロ波帯での増幅器としては、低雑
音のガリウムひ素FETまたはシリコントランジ
スタを能動素子として用い、マイクロストリツプ
線路を用いたMIC（Microwave IC）回路が一般
的である。この増幅器の回路構成は、第１図ａ，
ｂに示すようにFET４ではソース端子６を接地
し、またトランジスタ８ではエミツタ端子１０を
接地し、それぞれ入出力回路には整合スタブ３，
３′を付ける方法がよく用いられる。なお１，
１′は直流阻止コンデンサ、２，２′は高周波チヨ
ーク、５はゲート端子、７はドレイン端子、９は
ベース端子、１１はコレクタ端子である。

このようなマイクロ波回路では、接地を中途半
端な形でとると、いわゆる接地が浮いた状態とな
つて、利得が減少したり、回路動作が不安定とな
る。また、マイクロ波帯においては、わずかなリ
ード線でもインダクタンスとなるため、実装に際
しては接地すべき位置からできるだけ近い位置で
接地しなければならない。

さて、現在、主流となつているマイクロ波帯の
FETのパツケージ構造は、第２図に示すように
半導体チツプを超小形セラミツクパツケージ１２
に組み込んだハーメチツクシール構造のものであ
る。このような半導体素子を増幅能動素子として
用いる場合には、第３図ａに示すように上面Ｂに
突出部１４ａ，１４ｂを設けた接地導体１３が用
いられている。そして、半導体素子の接地導体１
３への実装は、第３図ｄ，ｅに示すように、セラ
ミツクパツケージ１２から延びる接地側電極とし
ての２本のソース端子６ａ，６ｂがそれぞれ接地
導体１３の前記突出部１４ａ，１４ｂに半田付け
接続され、ゲート端子５とドレイン端子７は、突
出部１４ａ，１４ｂの両側で前記上面Ｂ上に配設
された誘体基板１５ａ，１５ｂのマイクロストリ
ツプ線路１６ａ，１６ｂに半田付け接続されてい
る。

しかしながら、このような従来のマイクロ波回
路装置では、使用周波数が数ＧHz程度までは実用
に供するが10GHz程度をこえる周波数帯になる
と、半導体素子の入出力間のフイードバツク容量
が無視できなくなり、回路が発振状態になつた
り、利得が低下するなどの現象が起こり、回路動
作が不安定になるという欠点がある。

発明の目的 本発明は入出力間のシールド効果を向上させ
て、高い周波数帯においても安定な動作を期待で
きるマイクロ波回路装置を提供することを目的と
する。

発明の構成 本発明のマイクロ波回路装置は、中間部に幅狭
部を有する接地用突出部を接地導体の上面に設
け、この接地用突出部の両側で前記接地導体の上
面に一端がそれぞれ前記幅狭部の近傍に延びるマ
イクロストリツプ線路を有する誘電体基板を設
け、前記幅狭部の上に半導体素子を配設してこの
半導体素子の２つの接地側電極を幅狭部で互いに
接続される前記接地用突出部のうちの幅広部にそ
れぞれ接続し、半導体パツケージの入出力側電極
をそれぞれ誘電体基板の前記マイクロストリツプ
線路に接続し、接地用突出部の２つの幅広部を幅
狭部で接続した一体の突出部とすることによつて
シールド効果を高めたことを特徴とする。

実施例の説明 以下本発明の実施例を第４図〜第６図に基づい
て説明する。なお、従来と同様の作用を成すもの
には同一符号を付けてその説明を省く。

第４図ａ，ｂ，ｃは本発明によるマイクロ波回
路装置の接地導体１３′を示す。接地導体１３′の
上面Ｂの中央には、中間部が幅狭となつた幅狭部
１７と、この幅狭部１７よりも幅広で幅狭部１７
によつて接続される幅広部１８ａ，１８ｂとから
成る接地用突出部１４′が一体に形成される。

この接地導体１３′への半導体素子の実装は、
第４図ｄ，ｅに示すように、セラミツクパツケー
ジ１２から延びる接地側電極としての２本のソー
ス端子６ａ，６ｂがそれぞれ幅広部１８ａ，１８
ｂに半田付け接続され、ゲート端子５とドレイン
端子７は、接地用突出部１４′の両側で前記上面
Ｂ上に配設された誘電体基板１５ａ，１５ｂのマ
イクロストリツプ線路１６ａ，１６ｂに半田付け
接続されている。

次に第４図の作用を従来例の場合と比較して説
明する。

第５図ａは従来の実装状態を表わす第３図ｅの
拡大図を示す。従来では接地導体１３の上面Ｂに
設けられた突出部１４ａと１４ｂとは、マイクロ
ストリツプ線路１６ａと１６ｂとの対向部分にお
いて切り欠かれて空隙となつているため、入出力
回路の間にストレートの結合容量１９が発生して
入出力間のフイードバツク容量として作用する。
そしてこの結合容量１９は周波数が高くなるに従
つて増加して行く。

これに対して第５図ｂは本発明による第４図ｅ
の拡大図を示し、突出部１４ａ，１４ｂに相当す
る幅広部１８ａ，１８ｂは幅狭部１７によつて接
続されているため、この場合、接地面側の入出力
回路間には、従来のような入出力間の結合容量は
ほとんど発生しない。なお、この場合には、入力
回路と幅狭部１７との間、および出力回路と幅狭
部１７との間にそれぞれ結合容量２０，２１が発
生するが、これは入出力間のフイードバツク容量
として作用しないため、従来に比べて安定な動作
が期待できる。

更に、第４図では入出力間のフイードバツク容
量となる結合容量１９を減少させるために幅広部
１８ａ，１８ｂを接続したにもかかわらず、その
接続部分は幅広部１８ａ，１８ｂよりも幅が狭い
幅狭部１７としたため、セラミツクパツケージ１
２から延びるゲート端子５およびドレイン端子７
が接地用突出部１４′にシヨートすることがな
い。

上記実施例では、接地導体１３′の中央に接地
導体１３′の全幅Ｌにわたつて接地用突出部１
４′が設けられていたが、これは第６図のよう
に、幅Ｌよりも短い場合でも同様である。

発明の効果 以上説明のように本発明のマイクロ波回路装置
によると、次のような効果が得られる。

Γ 入出力端子間のフイードバツク容量は、使用
する素子のパツケージング構造によつても影響
を受けるが本発明は接地用突出部が連続してい
るため、入出力回路がこれによつてシールドさ
れ、接地面側の入出力回路間の結合容量が減少
し、同一のパツケージングされた素子を用いた
場合には従来に比べて高い周波数帯まで安定し
た回路動作が期待できる。

Γ 接地用突出部は中間部が幅狭に形成されてい
るため、この上に配設される半導体パツケージ
から延びる入出力電極が接地用突出部とシヨー
トすることがない。

【図面の簡単な説明】

第１図ａ，ｂはマイクロ波帯増幅器の一般的な
回路図、第２図ａ，ｂ，ｃはそれぞれマイクロ波
帯用FETの外観斜視図、底面図、側面図、第３
図ａ〜ｅは従来の接地導体の外観斜視図、平面
図、同図ｂのＡ―A′断面図、実装状態の平面
図、同図ｄのＡ―A′断面図、第４図ａ〜ｅは本
発明の一実施例の接地導体の外観斜視図、平面
図、同図ｂのＡ―A′断面図、実装状態の平面
図、同図ｄのＡ―A′断面図、第５図ａ，ｂはそ
れぞれ従来の実装状態と本発明による実装状態の
動作説明図、第６図ａ，ｂは他の実施例の接地導
体の外観斜視図と平面図である。 ５……ゲート端子、６，６ａ，６ｂ……ソース
端子、７……ドレイン端子、１２……セラミツク
パツケージ、１３′……接地導体、１４′……接地
用突出部、１５ａ，１５ｂ……誘電体基板、１６
ａ，１６ｂ……マイクロストリツプ線路、１７…
…幅狭部、１８ａ，１８ｂ……幅広部。

Claims (1)

【特許請求の範囲】
1. １ 中間部に幅狭部を有する接地用突出部を接地
   導体の上面に設け、この接地用突出部の両側で前
   記接地導体の上面に一端がそれぞれ前記幅狭部の
   近傍に延びるマイクロストリツプ線路を有する誘
   電体基板を設け、前記幅狭部の上に半導体素子を
   配設してこの半導体素子の２つの接地側電極を幅
   狭部で互いに接続される前記接地用突出部のうち
   の幅広部にそれぞれ接続し、半導体素子の入出力
   側電極をそれぞれ誘電体基板の前記マイクロスト
   リツプ線路に接続したマイクロ波回路装置。