JP2001352204A - 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 波長を短縮して小型化を図ることのできる伝
送線路およびそれを用いた回路素子およびそれらを用い
た電子回路およびそれを用いた電子装置を提供する。 【解決手段】 誘電体層２の一方主面２ａ上に、線路電
極１１と、線路電極１１の縁部に近接した第１のグラン
ド電極１２を形成するとともに、線路電極１１の縁部と
第１のグランド電極１２を櫛形に対向して形成せてコプ
レーナ線路を構成する。 【効果】 線路電極１１と第１のグランド電極１２との
間の単位長さあたりの静電容量が大きくなり、単位長さ
あたりのインダクタンスを小さくできる。それによっ
て、線路長を短くし、コプレーナ線路１０の小型化を図
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送線路およびそ
れを用いた回路素子およびそれらを用いた電子回路およ
びそれを用いた電子装置、特に小型化を図ることのでき
る伝送線路およびそれを用いた回路素子およびそれらを
用いた電子回路およびそれを用いた電子装置に関する。

【０００２】

【従来の技術】図１５に、従来の伝送線路の１つである
コプレーナ線路の斜視図を示す。また、図１６に、その
平面図を示す。

【０００３】図１５および図１６において、従来の伝送
線路の一種であるコプレーナ線路１は、誘電体層２と、
誘電体層２の一方主面２ａに設けられた線路電極３と、
同じく誘電体層２の一方主面２ａにおいて、線路電極３
の縁部に近接して設けられた第１のグランド電極４から
構成されている。そして、線路電極３の一端は端子５
に、他端は端子６にそれぞれ接続されている。

【０００４】このように構成されたコプレーナ線路１に
おいては、線路電極３自身の分布定数的なインダクタン
ス成分と、線路電極３と第１のグランド電極４との間に
形成される分布定数的な容量成分によって、分布定数線
路すなわち伝送線路として利用することができる。ま
た、線路電極３の一端を開放状態にしたり（オープンス
タブ）第１のグランド電極に接続したり（ショートスタ
ブ）することによって、各種の回路素子を作ることもで
きる。

【０００５】なお、図１５では図示していないが、誘電
体層２の他方主面２ｂに第２のグランド電極を設けてグ
ランデッドコプレーナ線路としても構わないもので、同
様に分布定数線路や回路素子として利用することができ
る。

【０００６】

【発明が解決しようとする課題】しかしながら、例えば
ＧａＡｓ基板を誘電体層としてＭＭＩＣを構成する場合
を考えると、誘電体層の比誘電率が低いために、図１５
に示したコプレーナ線路１では、コプレーナ線路１を流
れる信号の波長が長くなり、チップサイズが大きくなる
という問題がある。

【０００７】また、ＧａＡｓ基板よりも比誘電率の高い
基板を誘電体層として採用しても、信号の波長は、誘電
率の平方根に反比例するだけなので、十分な小型化が達
成できないという問題がある。

【０００８】また、特にオープンスタブを形成する場合
に、コプレーナ線路１の一端をＭＩＭキャパシタを介し
て接地することによって長さを短縮することもできる
が、この方法はオープンスタブにしか適用できず、しか
も多層構造のＭＩＭキャパシタを作るためにコストが高
くなるという問題がある。

【０００９】本発明は上記の問題点を解決することを目
的とするもので、波長を短縮して小型化を図ることので
きる伝送線路およびそれを用いた回路素子およびそれら
を用いた電子回路およびそれを用いた電子装置を提供す
る。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の伝送線路は、誘電体層の一方主面上に、線
路電極と、該線路電極の縁部に近接した第１のグランド
電極を形成してなる伝送線路であって、前記線路電極の
縁部の少なくとも一部と前記第１のグランド電極が櫛形
に対向したことを特徴とする。

【００１１】また、本発明の伝送線路は、前記誘電体層
の他方主面上に、第２のグランド電極を形成したことを
特徴とする。

【００１２】また、本発明の回路素子は、上記の伝送線
路の一端を、開放状態としたことを特徴とする回路素
子。

【００１３】また、本発明の回路素子は、前記伝送線路
の一端と前記第１のグランド電極が櫛形に対向したこと
を特徴とする。

【００１４】また、本発明の回路素子は、上記の伝送線
路の一端を、前記第１のグランド電極に接続したことを
特徴とする。

【００１５】また、本発明の電子回路は、上記の伝送線
路および回路素子の少なくとも１つを用いたことを特徴
とする。

【００１６】また、本発明の電子装置は、上記電子回路
を用いたことを特徴とする。

【００１７】このように構成することにより、本発明の
伝送線路およびそれを用いた回路素子においては、波長
を短縮して小型化を図ることができる。

【００１８】また、本発明の電子装置においては、小型
化を図ることができる。

【００１９】

【発明の実施の形態】図１に、本発明の伝送線路の一実
施例の平面図を示す。図１において、図１５および図１
６と同一もしくは同等の部分には同じ記号を付し、その
詳細な説明は省略する。なお、以下に示す実施例におい
ては、図１５に相当する斜視図は省略するが、同様に表
されるものである。

【００２０】図１において、本発明の伝送線路であるコ
プレーナ線路１０は、誘電体層２と、誘電体層２の一方
主面２ａに設けられた線路電極１１と、同じく誘電体層
２の一方主面２ａにおいて、線路電極１１の両側の縁部
に近接して設けられた第１のグランド電極１２から構成
されている。ここで、線路電極１１の縁部と第１のグラ
ンド電極１２は櫛形に対向して形成されている。そし
て、線路電極１１の一端は端子５に、他端は端子６にそ
れぞれ接続されている。

【００２１】このように構成されたコプレーナ線路１０
においては、線路電極１１の縁部と第１のグランド電極
１２が櫛形に対向しているために、線路電極１１と第１
のグランド電極１２との間の単位長さあたりの静電容量
が大きくなる。それによって、単位長さあたりのインダ
クタンスを小さくできるので、線路長を短くし、コプレ
ーナ線路１０の小型化を図ることができる。

【００２２】なお、図１に示したコプレーナ線路１にお
いては、線路電極１１のすべての縁部が第１のグランド
電極１２と櫛形に対向しているが、次の実施例に示すよ
うに、必ずしも線路電極１１のすべての縁部が第１のグ
ランド電極１２と櫛形に対向する必要はない。

【００２３】図２および図３に、本発明の伝送線路の別
の実施例の平面図を示す。図２および図３において、図
１と同一もしくは同等の部分には同じ記号を付し、その
説明を省略する。

【００２４】図２において、本発明の伝送線路であるコ
プレーナ線路１４は、線路電極１５の縁部の一部が第１
のグランド電極１２と櫛形に対向している。また、図３
において、本発明の伝送線路であるコプレーナ線路１６
は、線路電極１７の片側の縁部のみが第１のグランド電
極１２と櫛形に対向している。このように、線路電極の
縁部の一部が第１のグランド電極１２と櫛形に対向して
いたり、あるいは線路電極の片側の縁部のみが第１のグ
ランド電極１２と櫛形に対向しているものであっても構
わないもので、コプレーナ線路１０の場合と同様の作用
効果を奏するものである。なお、線路電極の縁部と第１
のグランド電極が櫛形に対向している部分は、設計上の
要請に応じて任意に選択できるものである。

【００２５】また、図１ないし図３に示したコプレーナ
線路１０、１４、１６においては、誘電体層２の他方主
面に第２のグランド電極が設けられていないが、いずれ
の実施例においても他方主面に第２のグランド電極を設
けてグランデッドコプレーナ線路としても構わないもの
で、コプレーナ線路１０、１４、１６と同様の作用効果
を奏するものである。

【００２６】次に、図４に、本発明の伝送線路のさらに
別の実施例の平面図を示す。図４において、図１と同一
もしくは同等の部分には同じ記号を付し、その説明を省
略する。

【００２７】図４において、本発明の伝送線路であるマ
イクロストリップ線路２０は、誘電体層２と、誘電体層
２の一方主面２ａに設けられた線路電極２１と、同じく
誘電体層２の一方主面２ａに設けられた第１のグランド
電極２２と、誘電体層２の他方主面２ｂのほぼ全面に設
けられた第２のグランド電極２３から構成されている。
ここで、第１のグランド電極２２は線路電極２１の一部
において、線路電極２１の両側の縁部と櫛形に対向して
いる。そして、線路電極２１の一端は端子５に、他端は
端子６にそれぞれ接続されている。

【００２８】このように構成されたマイクロストリップ
線路２０においては、線路電極２１の縁部の一部と第１
のグランド電極２２が櫛形に対向しているために、その
部分において線路電極２１と第１のグランド電極２２と
の間の単位長さあたりの静電容量が大きくなり、単位長
さあたりのインダクタンスを小さくできるので、線路長
を短くすることができる。また、線路電極２１とグラン
ド電極との間の容量が部分的に大きくなることから、線
路電極の一部とグランド電極との間に集中定数的な容量
が設けられた回路素子としての働きをさせることもでき
る。

【００２９】このように、通常は誘電体層の他方主面側
にグランド電極を設けたマイクロストリップ線路におい
ても、誘電体層の一方主面側にグランド電極を設けて、
線路電極の一部と櫛形に対向させることによって、コプ
レーナ線路の場合と同様の作用効果を奏するものであ
る。

【００３０】次に、このような伝送線路を用いて作成し
た回路素子について具体的に示して説明する。

【００３１】図５に、本発明の回路素子の一実施例を示
す。図５において、図１と同一もしくは同等の部分には
同じ記号を付し、その説明を省略する。

【００３２】図５において、本発明の回路素子であるオ
ープンスタブ３０は、誘電体層２と、誘電体層２の一方
主面２ａに設けられた線路電極３１と、同じく誘電体層
２の一方主面２ａにおいて、線路電極３１の縁部に近接
して設けられた第１のグランド電極３２から構成されて
いる。ここで、線路電極３１の縁部と第１のグランド電
極３２は櫛形に対向して形成されている。そして、線路
電極３１の一端は開放端すなわちどこにも接続されてい
ない状態となっており、他端は端子３３に接続されてい
る。なお、ここでは、線路電極３１の長さはＬ、線路電
極３１の第１のグランド電極３２と櫛形に対向している
部分の幅はＤ、櫛形に対向している部分以外の部分の幅
もＤ、線路電極３１と第１のグランド電極３２との間隔
はＧとする。

【００３３】ここで、図６に、線路電極の縁部と第１の
グランド電極との間が櫛形に対向していないオープンス
タブを比較のために示す。図６において、図５と同一も
しくは同等の部分には同じ記号を付し、その説明を省略
する。

【００３４】図６において、オープンスタブ３５は、線
路電極３６と、線路電極３６の縁部に近接して設けられ
た第１のグランド電極３２から構成されている。そし
て、線路電極３６の一端は開放状態となっており、他端
は端子３３に接続されている。なお、線路電極３６の長
さはＬ、線路電極４１の幅はＤ×３、線路電極４１と第
１のグランド電極３２との間隔はＧとする。

【００３５】ここで、図７（ａ）に、図５に示したオー
プンスタブ３０と図６に示したオープンスタブ３５の共
振特性の計算結果を示す。図７（ａ）において、ａはオ
ープンスタブ３０の共振特性を、ｂはオープンスタブ３
５の共振特性を示している。なお、ここでは、誘電体層
２の厚みを３００μｍ、比誘電率を３８、電極厚みを５
μｍ、Ｌを１０００μｍ、Ｄを１００μｍ、Ｇを１０μ
ｍとしている。図７（ａ）より分かるように、オープン
スタブ３０は約７．１ＧＨｚに最初の共振点があるのに
対して、オープンスタブ３５は１２．８ＧＨｚに最初の
共振点がある。同じ長さにも関わらずオープンスタブ３
０の方がオープンスタブ３５より共振点が低いというこ
とは、共振周波数が同じになるようにした場合に、オー
プンスタブ３０の方をオープンスタブ３５より大幅に短
くできることを意味している。

【００３６】このように、本発明のオープンスタブ３０
においては、線路電極３１の縁部と第１のグランド電極
３２が櫛形に対向しているために、線路電極３１と第１
のグランド電極３２との間の単位長さあたりの静電容量
が大きくなり、単位長さあたりのインダクタンスを小さ
くできる。それによって、オープンスタブ全体の長さを
短くすることができる。

【００３７】また、図７（ｂ）に、オープンスタブ３０
とオープンスタブ３５における、オープンスタブの幅Ｗ
ｔと共振周波数との関係を示す。図７（ｂ）において、
ｃはオープンスタブ３０の共振周波数を、ｄはオープン
スタブ３５の共振周波数を示している。図７（ｂ）より
分かるように、オープンスタブ４０においては幅Ｗｔを
変えても共振周波数があまり変化しないのに対して、オ
ープンスタブ３０では幅Ｗｔが大きくなると、それにつ
れて線路電極と第１のグランド電極との間の容量も増え
るために、共振周波数がさらに低下するという傾向を示
す。

【００３８】このように、本発明のオープンスタブ３０
においては、線路電極３１の幅を大きくすることによっ
て、オープンスタブ全体の長さをさらに短くすることが
できる。

【００３９】なお、オープンスタブ３０においては、線
路電極３１の縁部全体が第１のグランド電極３２と櫛形
に対向するように形成されているが、図２や図３に示し
たコプレーナ線路１４や１６と同様に、線路電極３１の
縁部の一部や片側の縁部のみが第１のグランド電極３２
と櫛形に対向するように形成されていてもかまわないも
ので、線路電極３１の縁部全体が第１のグランド電極３
２と櫛形に対向するものと同様の作用効果を奏するもの
である。

【００４０】図８（ａ）、（ｂ）に、本発明の回路素子
の別の実施例を示す。図８において、図５と同一もしく
は同等の部分には同じ記号を付し、その説明を省略す
る。

【００４１】図８（ａ）において、本発明の回路素子で
あるオープンスタブ４０は、線路電極４１の一端（開放
端）側約半分の縁部と第１のグランド電極３２が櫛形に
対向して形成されている。また、図８（ｂ）において、
本発明の回路素子であるオープンスタブ４２は、線路電
極４３の他端側約半分の縁部と第１のグランド電極３２
が櫛形に対向して形成されている。

【００４２】ここで、図９に、図５に示したオープンス
タブ３０、図６に示したオープンスタブ３５、図８に示
したオープンスタブ４０および４２の共振周波数を比較
した比較図を示す。Ａはオープンスタブ３０、Ｂはオー
プンスタブ４０、Ｃはオープンスタブ４２、Ｄはオープ
ンスタブ３５の共振周波数である。

【００４３】図９より分かるように、線路電極と第１の
グランド電極が櫛形に対向している面積の多いオープン
スタブ３０の共振周波数が最も低く、櫛形に対向してい
る部分のないオープンスタブ３５の共振周波数が最も高
い。また、櫛形に対向している面積がほぼ等しいオープ
ンスタブ４０と４２では、線路電極の開放端に近い位置
で櫛形に対向しているオープンスタブ４０の方が共振周
波数が低くなっている。このように、オープンスタブに
おいては、線路電極と第１のグランド電極の櫛形に対向
している部分が多いほど、また櫛形に対向している部分
が線路電極の開放端に近いほど共振周波数が低くなるこ
とが分かる。

【００４４】図１０に、本発明の回路素子のさらに別の
実施例を示す。図１０において、図５と同一もしくは同
等の部分には同じ記号を付し、その説明を省略する。

【００４５】図１０において、本発明の回路素子である
オープンスタブ４５は、線路電極４６の一端、すなわち
開放端においても、第１のグランド電極３２との間で櫛
形に対向して形成されている。オープンスタブ４５の開
放端をこのように形成することによって、開放端と第１
のグランド電極３２との間の容量が増加する。これは、
オープンスタブでは開放端に近づくほど電界の集中が大
きく、容量が増えることの効果が大きくなるためであ
る。

【００４６】図１１に、本発明の回路素子のさらに別の
実施例を示す。図１１において、図５と同一もしくは同
等の部分には同じ記号を付し、その説明を省略する。

【００４７】図１１において、本発明の回路素子である
ショートスタブ５０は、線路電極の一端が第１のグラン
ド電極３２と接続されている。

【００４８】このように、ショートスタブ５０において
も、線路電極５１の縁部と第１のグランド電極３２が櫛
形に対向しているために、線路電極５１と第１のグラン
ド電極３２との間の単位長さあたりの信号の波長が短く
なり、ショートスタブ全体の長さを短くすることができ
る。

【００４９】なお、図５、８、１０、１１に示したオー
プンスタブ３０、４０、４２、４５、ショートスタブ５
０においては、誘電体層２の他方主面に第２のグランド
電極が設けられていないが、いずれの実施例においても
他方主面に第２のグランド電極を設けてグランデッドコ
プレーナ線路によるオープンスタブとしても構わないも
ので、オープンスタブ３０、４０、４２、４５、ショー
トスタブ５０と同様の作用効果を奏するものである。

【００５０】図１２に、本発明の電子回路の一実施例と
して高周波用の増幅回路を示す。図１２において、増幅
回路６０は、ＦＥＴ６１と、本発明の伝送線路６３、６
５と、同じく本発明の回路素子であるオープンスタブ６
２、６４、６６とを備えている。

【００５１】ここで、ＦＥＴ６１のゲートは入力端子Ｉ
ｎに、ドレインは出力端子Ｏｕｔに接続され、ソースは
接地されている。ＦＥＴ６１のドレインには高調波処理
用にオープンスタブ６２が接続されている。また、ＦＥ
Ｔ６１のドレインと電源端子Ｖｄとの間には、チョーク
用の伝送線路６３が直列に、オープンスタブ６４が並列
に接続されている。そして、ＦＥＴ６１のゲートとバイ
アス端子Ｖｇとの間には、チョーク用の伝送線路６５が
直列に、オープンスタブ６６が並列に接続されている。

【００５２】このように構成された増幅回路６０におい
ては、高調波処理やチョーク用に本発明の伝送線路や回
路素子を用いているため。回路全体の小型化を図ること
ができる。

【００５３】図１３に、本発明の電子回路の別の実施例
として高周波用のミキサ回路を示す。図１３において、
ミキサ回路７０は、ダイオード７１、７２と、本発明の
回路素子であるオープンスタブ７３、ショートスタブ７
４とを備えている。

【００５４】ここで、ＲＦ信号入力端子ＲＦはダイオー
ド７１のカソードとダイオード７２のアノードに接続さ
れるとともに、ＩＦ信号出力端子ＩＦに接続されてい
る。また、ローカル信号入力端子ＬＯはダイオード７１
のアノードとダイオード７２のカソードに接続されてい
る。そして、ダイオード７１のカソードとアノードに
は、それぞれ高調波処理用にオープンスタブ７３および
ショートスタブ７４が接続されている。

【００５５】このように構成されたミキサ回路７０にお
いても、高調波処理用に本発明の回路素子を用いている
ため。回路全体の小型化を図ることができる。

【００５６】図１４に、本発明の電子装置の一実施例と
して、無線通信装置を示す。図１４において、無線通信
装置８０は、信号処理回路８１と、フィルタ８２、８
６、９０、９４と、本発明の電子回路である増幅回路８
３、８７、９１、９５と、同じく本発明の電子回路であ
るミキサ回路８５、９３と、ローカル発振器８４、９２
と、デュプレクサ８８と、アンテナ８９から構成されて
いる。

【００５７】ここで、信号処理回路８１はフィルタ８２
と増幅回路８３を順に介してミキサ回路８５に接続され
ている。ローカル発振器８４もミキサ回路８５に接続さ
れている。ミキサ回路８５はフィルタ８６と増幅回路８
７を順に介してデュプレクサ８８に接続されている。デ
ュプレクサ８８はアンテナ８９に接続されるとともに、
フィルタ９０と増幅回路９１を順に介してミキサ回路９
３に接続されている。ローカル発振器９２もミキサ回路
９３に接続されている。ミキサ回路９３はフィルタ９４
と増幅回路９５を順に介して信号処理回路８１に接続さ
れている。

【００５８】このように構成された無線通信装置８０に
おいては、本発明の電子回路である増幅回路８３、８
７、９１、９５やミキサ回路８５、９３を用いているた
め、装置全体の小型化を図ることができる。

【００５９】

【発明の効果】本発明の伝送線路およびそれを用いた回
路素子によれば、線路電極の縁部の少なくとも一部と第
１のグランド電極を櫛形に対向させることによって、線
路電極と第１のグランド電極との間の単位長さあたりの
静電容量が大きくなり、単位長さあたりのインダクタン
スを小さくできるので、線路長を短くすることができ
る。

【００６０】また、本発明の電子回路においては、本発
明の伝送線路や回路素子を用いることによって小型化を
図ることができる。

【００６１】また、本発明の電子装置においては、本発
明の電子回路を用いることによって小型化を図ることが
できる。

【図面の簡単な説明】

【図１】本発明の伝送線路の一実施例を示す平面図であ
る。

【図２】本発明の伝送線路の別の実施例を示す平面図で
ある。

【図３】本発明の伝送線路のさらに別の実施例を示す平
面図である。

【図４】本発明の伝送線路のさらに別の実施例を示す平
面図である。

【図５】本発明の回路素子の一実施例を示す平面図であ
る。

【図６】従来の回路素子を示す平面図である。

【図７】図５と図６に示した回路素子の共振特性を示す
特性図である。

【図８】本発明の回路素子の別の実施例を示す平面図で
ある。

【図９】図５と図６と図８に示した回路素子の共振周波
数を比較する比較図である。

【図１０】本発明の回路素子のさらに別の実施例を示す
平面図である。

【図１１】本発明の回路素子のさらに別の実施例を示す
平面図である。

【図１２】本発明の電子回路の一実施例を示す平面図で
ある。

【図１３】本発明の電子回路の別の実施例を示す平面図
である。

【図１４】本発明の電子装置の一実施例を示す平面図で
ある。

【図１５】従来の伝送線路を示す斜視図である。

【図１６】図１５の伝送線路を示す平面図である。

【符号の説明】

２…誘電体層 １０、１４、１６、２０…伝送線路 １１、１５、１７、２１、３１、４１、４３、４６、５
１…線路電極 １２、２２、３２…第１のグランド電極 ２３…第２のグランド電極 ３０、４０、４２、４５…オープンスタブ ５０…ショートスタブ ６０、７０…電子回路 ８０…電子装置

Claims (7)

【特許請求の範囲】
1. 【請求項１】 誘電体層の一方主面上に、線路電極と、
   該線路電極の縁部に近接した第１のグランド電極を形成
   してなる伝送線路であって、 前記線路電極の縁部の少なくとも一部と前記第１のグラ
   ンド電極が櫛形に対向したことを特徴とする伝送線路。
2. 【請求項２】 前記誘電体層の他方主面上に、第２のグ
   ランド電極を形成したことを特徴とする、請求項１に記
   載の伝送線路。
3. 【請求項３】 請求項１または２に記載の伝送線路の一
   端を、開放状態としたことを特徴とする回路素子。
4. 【請求項４】 前記伝送線路の一端と前記第１のグラン
   ド電極が櫛形に対向したことを特徴とする、請求項３に
   記載の回路素子。
5. 【請求項５】 請求項１または２に記載の伝送線路の一
   端を、前記第１のグランド電極に接続したことを特徴と
   する回路素子。
6. 【請求項６】 請求項１ないし５のいずれかに記載の伝
   送線路または回路素子の少なくとも１つを用いたことを
   特徴とする電子回路。
7. 【請求項７】 請求項６に記載の電子回路を用いたこと
   を特徴とする電子装置。