JPS63279608A - 増幅器集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はパッケージ内に増幅用半導体素子と入、出力
整合回路とを具備し、特に高周波帯で高い効率で動作す
る電力増幅器集積回路に関するものである。

「従来の技術」 従来高周波帯で高い効率を達成できる増幅器として、Ｆ
級増幅器が知られている。第４図はＦ級増幅器の一構成
例を示すもので、ＦＥＴ１１の出力回路として、増幅し
ようとする周波数成分（基本波）についての整合回路１
２と、基本波についての４分の１波長で、かつその末端
にコンデンサで構成された高周波短絡回路１３を具備し
た２次高調波終端回路１４とを具備している。Ｆ　Ｂ　
Ｔ　１１のゲートに、その出力が飽和するレベル以上の
振幅で基本波信号を入力端子１５より入力整合回路１６
を介して入力すると、ＦＥＴＩＩのドレン端での出力電
圧はあるレベル以上がクリップされるため、その波形は
矩形波に近づき、かつ電流は、２次高調波終端回路１４
のドレン端でのインピダンスがゼロになっていることか
ら２次高調波電流が極めて流れ易い状態となっているた
め、２次高調波の支配的な正弦波の半波波形に近づく。

このとき２次高調波終端回路１４の基本周波数に関する
インピダンスは、その線路長が４分の１彼長であること
から、はぼ開放のインビダンスに一致するので、基本波
出力には影響することがない。

７５５因はこのような動作条件下でのドレン電圧Ｖ　（
ｔ）とドレン電流１（ｔ）とを示したものである。同図
から分かるように、入力信号レベルが増大し、電圧波形
が矩形波に近づくにつれて、電圧と電流の積、つまり電
圧波形と電流波形との重なり部分の面積は減少し、従っ
てＦＥＴＩＩで消費される電力も減少し、その結果極め
て高い電力効率が得られる。以上が高周波帯で高い電力
効率で動作するＦ級増幅器の動作原理である。

一方、マイクロ波帯等の極めて周波数の高い動作領域で
は−ＦＥＴＩＩの入出力インピダンスが低下するため、
出来る限りＦＥＴＩＩの素子に近接した位置で入出力回
路の整合をとることがＦＥＴ１１を効率よく動作させる
ために必要となる。このため所謂内部整合回路と称する
入出力整合回路を、集積回路パッケージ内部のＦＥＴＩ
Ｉに極めて近い位置に配置した増幅器集積回路が作られ
。

各種のマイクロ波電力増幅器に応用されている。

第６図はこのような内部整合回路付増幅器集積回路の等
価回路を示す。すなわちパンケージ２１の内部にＦＥＴ
ＩＩが配され、そのゲート、ドレイン（＝それぞれ入力
整合回路１６．出力整合回路１２がパッケージ２１内に
配される。

その具体的回路構成の一例を第７図Ｃ二示すものである
。第７因において入、出力整合回路１６゜１２はストリ
ップ線路を用いた分布定数回路で構［１５１ｈでおり１
図はその回路基板上でのパターンを現している。同図に
示すようにパッケージ２１内部のＦＥＴチップ２２に近
接して入２出力整合回路１６．１２がそれぞれ設けられ
ているのが特徴である。このためＦＥＴチップ２２と入
、出力整合回路１６．１２を接続する各ワイヤボンティ
ングのワイヤ２３を短くすることができ、その結果とし
て増幅動作に及ぼすワイヤボンディングの悪影響を抑え
ることができる。しかしこの内部整合回路を有する増幅
器集積回路は、増幅しようとする特定の周波数ｆ。につ
いてのみ整合がとられるため、その出力成分中の高調波
成分が抑圧されるのが１ｍ常であり、このためＦ級増幅
器を実現しようとして、集積回路の出力端子１７に第４
図に示したようなＦ級動作のための高調波終端回路１４
を設けても、高効率なＦ級動作を実現できない問題があ
った。

この発明の目的は、Ｆ級増幅器の構成乞適用することが
可能な内部整合回路を具備した増幅器集積回路を提供す
ることにある。

「問題点を解決するための手段」 この発明によれば集積回路バヅヶージ内部に増幅半導体
素子と入、出力整合回路とを具備する内部整合形増幅器
集積回路において、その集積回路パッケージ内の出力整
合回路は基本周波数とその２次高調波成分の両方につい
て整合するようにされている。

この発明は基本周波数成分とその２次高調波成分の両方
が増幅器集積回路出力として得られるようにした点で従
来の技術と異なっている。

「実施例」 第１因はこの発明の第１の実施例を説明する図であって
、第１図中第７図と対応する部分には同一符号を付けて
あり、出力整合回路１２には基本波整合用スタブ回路３
１と２次高調波整合用スタブ回路３２が付加されている
。基本波整合用スタブ回路３１と２次高調波整合用スタ
ブ回路３２は適当な距離をおいてストリップ回路上に設
置されている。このためそれらの長さを適当に設計する
ことにより、基本波とその２次高調波の二つの周波数点
でＦＥＴチップ２２の出力インピダンスと整合をとるこ
とが可能である。これらスタブ回路３１．３２の位置し
１１Ｌ２は４分の１波長以内の所にインピダンスが整合
することがあり、これはＦＥＴチップ２２の特性などに
より異なり、実際に計算機シミュレーションにより決め
る。またスタブ回路３１．３２の各長さ！、、Ｊ２はほ
ぼ４分の１７＆長、８分の１波長より僅か短かい値とさ
れる。

第２図は第１図の集積回路の等価回路であって。

この発明では出力整合回路が回路３１．３２により基本
’ｔ＆ｆｏとその２次高調波３ｆｏの画周波数について
整合がとられているのが特徴である。

この発明はこのようＣ二構成されているため、ＦＥＴチ
ップ２２の出力信号中の基本波成分と２次高調波成分は
そのレベルが低下することなく、ＩＣパッケージ２１の
出力端子１７（二給電されることになる。そこで第４図
に示したような２次高調波終端回路１４と基本波伝送線
路（出力整合回路）１２との並列回路を出力端子１７に
設けることによって、Ｆ級増幅動作を実現することが可
能となる。

第３図はこの発明の第２の実施例を示すものであって、
この回路は第１図に示したこの発明の第１の実施例の回
路にさら（二出力整合回路１２に基本波通過ろ波器３３
及び２次高調波通過ろ波器３４をそれぞれ通じて基本波
出力端子３５及び２次高調波出力端子３６が具備された
構成をしている。

第１図の回路について説明したように、出力整合回路１
２の出力中には基本波成分のみならず２次高調波も高い
レベルで含まれているので、この出力に帯域通過ろ波器
３３．３４から成る分波器を設けたことによって、出力
端子３５と３６から独立（二基本波出力成分と２次高調
波成分とを出力することができる。そこで２次高調波出
力端子３６Ｃ：ｍ４図に示したような２次高調波終端回
路を接続して２次高調波についての短絡負荷条件を設定
し、基本波出力端子３５を増幅器の出力端子とすること
によってＦ級増幅器を容易（二構成することが可能とな
る。

また第３図の回路構成において、帯域阻止ろ波器を帯域
通過ろ波器にかえた構成、及び高域通過ろ波器を２次高
調波の分離のために、また低域通過ろ波器を基本波の分
離のために使用する構成≦二よっても同様に基本波出力
と２次高調波成分を二つの出力端子３５．３６に分離出
力することができるので、同様（＝・Ｆ級増幅器を容易
に構成することが可能になる。尚、マイクロストリップ
線路を用いた帯域通過ろ波器、帯域阻止ろ波器、低域通
過ろ波器及び高域通過ろ波器け、スタブ、結合線路等を
組合わせて構成することができ、その設計法が確立され
ている（例えば宮内、山本著６通信用マイクロ波回路”
、電子通信学会、昭和５６年）。

「発明の効果」 以上説明したように、この発明によれば内部整合回路を
具備した増幅器集積回路乞用いて、高い電力効率を有す
るＦ級増幅器を構成することが可能になるため、マイク
ロ波帯等の高周波数帯で高効率な増幅器を構成すること
が容易（二できるようになる。この発明の集積回路を用
いることにより小形な増幅器を実現できるため、移動無
線通信（二おける移動体用無線装置を始め、衛星通信用
搭載中継装置、固定無線用中継装置等の各種の無線装置
に適用し、これらｔ小形化・経済化・低消費電力化でき
る利点がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を示す図、第２図は第
１の実施例の等価回路図、第３因はこの発明の第２の実
施例を示す図、第４図はＦ級増幅器の一構成例を示す図
、第５図はＦ級増幅器の動作を説明するためのドレン電
圧・電流波形例を示す図、第６図は内部整合回路付増幅
器集積回路の等価回路図、第７図は内部整合回路付増幅
器集積回路の具体的ＩＣパッケージ内部回路を示す図で
ある。 特許出願人　　日本電信電話株式会社 代　　理　　人　　　草　　　野　　　　　卓オ　１７ 牙　３　図 才４　図 士　５　図 才　６　図 Ａ７７図 ＦＥＴチ・ンア ボ゛ンデイングワイヤ

Claims (1)

【特許請求の範囲】
1. （１）集積回路パッケージ内部に増幅用半導体素子と入
   、出力整合回路とを具備する内部整合形増幅器集積回路
   において、 入力信号の基本周波数とその２次高周波成分に関して整
   合するインピダンス特性を有するように上記出力整合回
   路が構成されていることを特徴とする増幅器集積回路。