KR100683385B1 - 반도체 소자 결함 모니터링 복합 패턴 - Google Patents

Abstract

본 발명은 반도체 소자의 결함을 모니터링할 수 있는 모니터링 복합 패턴에 관한 것으로서, 본 발명의 모니터링 패턴은, 두 개로 분리되어 형성된 활성 영역 패턴과, 활성 영역 패턴과 부분적으로 겹치도록 배치되며 두 개로 분리되어 형성된 금속 배선 패턴을 포함한다. 모니터링 패턴은 또한, 활성 영역 패턴에 각각 연결된 활성 영역 패드와, 금속 배선 패턴에 각각 연결된 금속 배선 패드와, 활성 영역 패턴과 활성 영역 패드 사이에 형성된 활성 영역 컨택과, 활성 영역 패턴과 금속 배선 패턴이 겹치는 지역에 선택적으로 형성된 금속 배선 컨택을 포함한다. 이와 같이 본 발명의 모니터링 패턴은 서로 다른 결함을 검출하기 위한 패턴들을 동일 지역에 구현하여 모니터링 패턴이 차지하는 칩 면적을 줄이면서 동시에 여러 결함을 복합적으로 검출하고 분석할 수 있다.

모니터링 패턴, 활성 영역 패턴, 금속 배선 패턴, 패드, 컨택

Description

반도체 소자 결함 모니터링 복합 패턴{Composite Pattern for Monitoring Defects of Semiconductor Device}

도 1a는 반도체 소자의 금속 배선 결함을 예시한 사진.

도 1b는 반도체 소자의 활성 영역 결함을 예시한 사진.

도 1c는 반도체 소자의 금속 배선과 활성 영역 간의 상호접속 결함을 예시한 사진.

도 2는 본 발명의 실시예에 따른 반도체 소자 결함 모니터링 복합 패턴을 나타내는 평면도.

<도면에 사용된 참조 번호의 설명>

10: 모니터링 복합 패턴 11: 필드 영역

12: 활성 영역 패턴 13: 금속 배선 패턴

14a, 14b: 활성 영역 패드 15a, 15b: 금속 배선 패드

16: 활성 영역 컨택 17: 금속 배선 컨택

본 발명은 반도체 소자의 모니터링 패턴에 관한 것으로서, 좀 더 구체적으로 는 반도체 소자의 제조 공정 중에 발생할 수 있는 다양한 결함들을 모니터링할 수 있는 모니터링 복합 패턴에 관한 것이다.

반도체 소자는 수많은 공정들을 통하여 제조되며, 이러한 제조 공정들의 진행 도중에 각종 결함들이 종종 발생한다. 따라서 각 공정이 정상적으로 진행되었는지 확인하고 결함 발생을 검출하기 위하여 일반적으로 모니터링 패턴이 이용되고 있다.

그런데 종래 기술에서는 발생하는 결함의 유형에 따라 그에 맞는 모니터링 패턴이 각각 독립적으로 형성되기 때문에, 수많은 결함을 일일이 검출하려면 모니터링 패턴도 그에 상응하여 여러 개가 필요하게 된다. 그러나 반도체 소자 내에서 모니터링 패턴을 수용할 수 있는 면적은 한정되어 있으므로 모니터링 패턴은 제한적으로 형성될 수밖에 없다.

모니터링 패턴의 종래 예로서 금속 배선 결함 모니터링 패턴, 활성 영역 결함 모니터링 패턴, 금속 배선과 활성 영역 간의 상호접속 결함 모니터링 패턴 등이 있다. 각 모니터링 패턴은 도 1a 내지 도 1c에 예시된 반도체 소자의 결함들, 즉 금속 배선 결함, 활성 영역 결함, 금속 배선과 활성 영역 간의 상호접속 결함을 각각 검출하고 분석하기 위하여 사용된다.

그런데 전술한 바와 같이 종래 기술에서의 모니터링 패턴들은 각각의 결함을 독립적으로 모니터링하도록 별도로 형성되기 때문에 제한된 칩 면적 안에 모두 구현하기가 곤란하였다. 더구나, 여러 결함이 동시에 발생하거나 여러 원인에 의해 결함이 발생한 경우, 이를 복합적으로 검출하고 분석하는 데 어려움이 있었다.

본 발명의 목적은 반도체 소자에서 발생 가능한 여러 결함을 복합적으로 검출하고 분석할 수 있는 모니터링 패턴을 제공하고자 하는 것이다.

본 발명의 다른 목적은 반도체 소자의 결함 모니터링 패턴을 구현하기 위하여 필요한 칩 면적을 최소화하기 위한 것이다.

이러한 목적들을 달성하기 위하여, 본 발명은 다음과 같은 구성의 모니터링 복합 패턴을 제공한다.

본 발명에 따른 모니터링 복합 패턴은 반도체 소자의 결함을 모니터링할 수 있는 모니터링 패턴으로서, 필드 영역과, 필드 영역에 의하여 한정되며 두 개로 분리되어 형성된 활성 영역 패턴과, 절연층을 개재하여 활성 영역 패턴과 부분적으로 겹치도록 배치되며 두 개로 분리되어 형성된 금속 배선 패턴과, 두 개의 활성 영역 패턴에 각각 연결된 두 개의 활성 영역 패드와, 두 개의 금속 배선 패턴에 각각 연결된 두 개의 금속 배선 패드와, 활성 영역 패턴과 활성 영역 패드 사이의 절연층에 형성된 활성 영역 컨택과, 활성 영역 패턴과 금속 배선 패턴이 겹치는 지역에서 절연층에 선택적으로 형성된 금속 배선 컨택을 포함하여 구성된다.

본 발명에 따른 반도체 소자 결함 모니터링 복합 패턴에 있어서, 활성 영역 패턴과 금속 배선 패턴은 서로 동일한 방향으로 길게 연장된 형태이거나, 서로 다른 방향으로 길게 연장된 형태일 수 있다. 또한, 활성 영역 패턴과 금속 배선 패턴은 각각 빗 형태일 수 있다.

실시예

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.

도 2는 본 발명의 실시예에 따른 반도체 소자 결함 모니터링 복합 패턴을 나타내는 평면도이다.

도 2를 참조하면, 모니터링 복합 패턴(10)은 필드 영역(11), 활성 영역 패턴(12), 금속 배선 패턴(13), 활성 영역 패드(14a, 14b), 금속 배선 패드(15a, 15b), 활성 영역 컨택(16), 금속 배선 컨택(17)으로 이루어진다.

필드 영역(11, field region)은 통상적으로 활성 영역 패턴(12, active region pattern)을 한정(define)하기 위하여 실리콘 기판에 형성되는 산화막이다. 모니터링 복합 패턴(10)이 형성되는 필드 영역(11)은 칩 내부에 있는 필드 영역보다 칩 사이의 스크라이브 영역(scribe lane)에 있는 필드 영역인 것이 바람직하다.

필드 영역(11)에 의하여 한정되는 활성 영역 패턴(12)은 두 개로 분리되어 있다. 각각의 활성 영역 패턴(12)은 빗 형태를 가지며 서로 엇갈려 삽입되는 형태로 배치될 수 있다. 그러나 활성 영역 패턴(12)이 반드시 빗 형태로 형성되어야 하는 것은 아니며 그 밖의 다른 형태를 가질 수도 있다.

금속 배선 패턴(13)은 활성 영역 패턴(12)과 마찬가지로 두 개로 분리되어 형성된다. 또한, 금속 배선 패턴(13)은 필드 영역(11)과 활성 영역 패턴(12)을 덮 고 있는 절연층(도시되지 않음) 위에 형성된다. 각각의 금속 배선 패턴(13)은 활성 영역 패턴(12)과 마찬가지로 빗 형태를 가지며 서로 엇갈려 삽입되는 형태로 배치될 수 있다. 그러나 금속 배선 패턴(13) 역시 반드시 빗 형태로 형성되어야 하는 것은 아니며 그 밖의 다른 형태를 가질 수도 있다.

금속 배선 패턴(13)은 활성 영역 패턴(12)과 부분적으로 겹치도록 배치된다. 금속 배선 패턴(13)은 예시된 바와 같이 활성 영역 패턴(12)과 서로 동일한 방향으로 길게 연장된 형태를 띠면서 활성 영역 패턴(12)과 겹칠 수 있다. 그러나 금속 배선 패턴(13)은 활성 영역 패턴(12)과 서로 다른 방향으로(예컨대, 직각 방향으로) 길게 연장된 형태를 띠면서 활성 영역 패턴(12)과 겹칠 수도 있다.

활성 영역 패드(14a, 14b)는 금속 배선 패턴(13)과 동일한 층에 두 개가 형성되며 각각 활성 영역 패턴(12)과 연결된다. 금속 배선 패드(15a, 15b)도 금속 배선 패턴(13)과 동일한 층에 두 개가 형성되며 각각 금속 배선 패턴(13)과 연결된다. 활성 영역 컨택(16)은 활성 영역 패턴(12)과 활성 영역 패드(14a, 14b) 사이의 절연층에 다수 개가 형성되고, 금속 배선 컨택(17)은 활성 영역 패턴(12)과 금속 배선 패턴(13)이 겹치는 지역에서 절연층에 선택적으로 다수 개가 형성된다.

이러한 구성을 가지는 모니터링 복합 패턴(10)에서 반도체 소자의 결함 검출은 다음과 같은 방법으로 수행할 수 있다. 먼저, 두 개의 활성 영역 패드(14a, 14b)에 각각 탐침을 접촉하여 저항을 측정하면, 활성 영역의 결함을 검출할 수 있다. 마찬가지로, 두 개의 금속 배선 패드(15a, 15b)에 각각 탐침을 접촉하여 저항을 측정하면, 금속 배선의 결함을 검출할 수 있다. 또한, 서로 대응하는 활성 영역 패드와 금속 배선 패드에 각각 탐침을 접촉하여 저항을 측정하면(예컨대, 14a와 15a 또는 14b와 15b), 금속 배선과 활성 영역 간의 상호접속 결함을 검출할 수 있다. 아울러, 상호접속 결함이 검출되었을 때, 그 결함이 금속 배선의 결함에 의한 것인지, 아니면 활성 영역의 결함에 의한 것인지, 그도 아니면 컨택 자체의 결함에 의한 것인지 분석할 수 있다.
구체적으로, 전술한 바와 같이 두 개의 활성 영역 패드(14a, 14b)에 각각 탐침을 접촉하여 저항을 측정한 결과로 활성 영역의 결함이 없다는 결과와, 두 개의 금속 배선 패드(15a, 15b)에 각각 탐침을 접촉하여 저항을 측정한 결과로 금속 배선의 결함이 없다는 결과를 통해서, 이후 서로 대응하는 활성 영역 패드와 금속 배선 패드(예컨대, 14a와 15a 또는 14b와 15b)에 각각 탐침을 접촉하여 금속 배선과 활성 영역 간의 상호접속 결함을 검출한 경우에는 이러한 금속 배선과 활성 영역 간의 상호접속 결함이 컨택 자체의 결함에 의한 것으로 분석할 수 있다.

이상 설명한 바와 같이, 본 발명에 따른 모니터링 복합 패턴은 반도체 소자에서 발생하는 서로 다른 결함을 검출하기 위한 패턴들을 동일 지역에 구현한 것이다. 따라서 모니터링 패턴이 차지하는 칩 면적을 줄이면서 동시에 여러 결함을 복합적으로 검출하고 분석할 수 있는 장점이 있다.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

1. 반도체 소자의 결함을 모니터링할 수 있는 모니터링 복합 패턴으로서,

   필드 영역(11)과;

   상기 필드 영역(11)에 의하여 한정되며 두 개로 분리되어 형성된 활성 영역 패턴(12)과;

   절연층을 개재하여 상기 활성 영역 패턴(12)과 부분적으로 겹치도록 배치되며 두 개로 분리되어 형성된 금속 배선 패턴(13)과;

   상기 두 개의 활성 영역 패턴(12)에 각각 연결된 두 개의 활성 영역 패드(14a,14b)와;

   상기 두 개의 금속 배선 패턴(13)에 각각 연결된 두 개의 금속 배선 패드(15a,15b)와;

   상기 활성 영역 패턴(12)과 상기 활성 영역 패드(14a,14b) 사이의 상기 절연층에 형성된 활성 영역 컨택(16)과;

   상기 활성 영역 패턴(12)과 상기 금속 배선 패턴(13)이 겹치는 지역에서 상기 절연층에 선택적으로 형성된 금속 배선 컨택(17);

   을 포함하는 반도체 소자 결함 모니터링 복합 패턴.
2. 제1항에서,

   상기 활성 영역 패턴(12)과 상기 금속 배선 패턴(13)은 서로 동일한 방향으로 길게 연장된 형태인 것을 특징으로 하는 반도체 소자 결함 모니터링 복합 패턴.
3. 제1항에서,

   상기 활성 영역 패턴(12)과 상기 금속 배선 패턴(13)은 서로 다른 방향으로 길게 연장된 형태인 것을 특징으로 하는 반도체 소자 결함 모니터링 복합 패턴.
4. 제1항 내지 제3항 중의 어느 한 항에서,

   상기 활성 영역 패턴(12)과 상기 금속 배선 패턴(13)은 각각 빗 형태인 것을 특징으로 하는 반도체 소자 결함 모니터링 복합 패턴.

Images