TWI745829B - 半導體裝置及針痕偏移檢測方法 - Google Patents
半導體裝置及針痕偏移檢測方法 Download PDFInfo
- Publication number
- TWI745829B TWI745829B TW109101035A TW109101035A TWI745829B TW I745829 B TWI745829 B TW I745829B TW 109101035 A TW109101035 A TW 109101035A TW 109101035 A TW109101035 A TW 109101035A TW I745829 B TWI745829 B TW I745829B
- Authority
- TW
- Taiwan
- Prior art keywords
- detection
- test
- probe
- test pad
- semiconductor device
- Prior art date
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一種半導體裝置包含第一測試墊與複數第二測試墊。第一測試墊包含中央部與複數周邊部。複數周邊部鄰近於中央部的邊緣設置。周邊部彼此互不接觸且不接觸於中央部。第一測試墊具有複數偵測方位,且各偵測方位上設有至少一周邊部。各第二測試部透過第一連接走線與複數周邊部中之一者電性連接。
Description
本發明係關於檢測技術,特別是一種可即時監控探針組是否偏移的半導體裝置及針痕偏移檢測方法。
習知,單一晶圓上可製造出大量的積體電路晶片,並且晶圓可透過單一化(singulation)程序而分離出此些積體電路晶片,以用於後續之封裝與使用。一般而言,在晶圓完成半導體的所有製程後到出廠前的這段期間中,會對晶圓進行晶圓接受度測試(Wafer Acceptable Test,WAT),以瞭解晶圓內的電性特性,藉以掌握晶圓是否於製程中出現缺陷。如此一來,便得以確保晶圓在某個程度上的品質與穩定性。
在晶圓接受度測試中,通常是利用包含多個探針的探針組(可稱為探針卡)接觸於晶圓上的測試墊,以饋入測試訊號來瞭解晶圓內的電性特性。然而,探針組在與測試墊接觸時可能出現滑移,無論是探針組的針尖偏移出測試墊外或刮出測試墊外都是不樂見的測試情況。因此,極需要可即時監控探針組之下針位置的
相關機制來降低測試風險。此外,由於晶圓上的可用面積有限,因此亦期盼盡可能地節省測試所需的佔用面積。
本發明之一實施例揭露一種半導體裝置。半導體裝置包含第一測試墊與複數第二測試墊。第一測試墊包含中央部與複數周邊部。複數周邊部鄰近於中央部的邊緣設置。複數周邊部彼此互不接觸且不接觸於中央部。第一測試墊具有複數偵測方位,且各偵測方位上至少設有一個周邊部。各第二測試墊透過第一連接走線與複數周邊部之一者電性連接。
本發明之一實施例揭露一種針痕偏移檢測方法。針痕偏移檢測方法包含:利用探針組接觸半導體裝置,其中半導體裝置包含第一測試墊與複數第二測試墊,第一測試墊包含中央部與複數周邊部,複數周邊部鄰近於中央部的邊緣設置,複數周邊部彼此互不接觸且不接觸於中央部,中央部具有複數偵測方位,各偵測方位上設有至少一個周邊部,各第二測試墊透過第一連接走線與複數周邊部中之一者電性連接,其中探針組包含第一探針與複數第二探針,第一探針用以接觸第一測試墊,且複數第二探針用以接觸複數第二測試墊;透過第一探針輸出測試訊號;利用複數第二探針個別檢測是否接收到測試訊號以得到複數檢測狀態;以及根據複數檢測狀態判斷探針組的下針位置。
100:半導體裝置
110:第一測試墊
111:中央部
1121~1128:周邊部
121~128:第二測試墊
131~137:第一連接走線
141:第二連接走線
200:檢測系統
210:探針組
211:第一探針
2121~2127:第二探針
A1~A8:第一配置段
D1:設置方向
V1~V8:偵測方位
S10~S40:步驟
第1圖為本發明一實施例之檢測系統與半導體裝置的示意圖。
第2圖為本發明一實施例之半導體裝置與探針組的概要示意圖。
第3圖為第一測試墊與偵測方位之一實施例的概要示意圖。
第4圖為本發明一實施例之半導體裝置的概要示意圖。
第5圖為本發明一實施例之半導體裝置的概要示意圖。
第6圖為本發明一實施例之第一測試墊的概要示意圖。
第7圖為本發明一實施例之針痕偏移檢測方法的流程圖。
第8圖為一範例之複數第二探針之檢測狀態和判斷結果之間的概要關係示意圖。
為使本發明之實施例之上述目的、特徵和優點能更明顯易懂,下文配合所附圖式,作詳細說明如下。
請參閱第1圖與第2圖,半導體裝置100包含測試墊組。測試墊組可包含複數測試墊,且複數測試墊可分成第一測試墊110與複數第二測試墊。以下,以八個測試墊為例來進行說明,其中一個測試墊可為第一測試墊110,且七個測試墊為第二測試墊121~127。但測試墊的數量並非以此為限。在一實施例中,第二測試墊121~127所需之數量可視第一測試墊110的周邊部之數量而定。而在另一實施例中,第二測試墊121~127之數量亦可多於第一測試墊110的周邊部之數量。在一些實施例中,半導體裝置100可為包含了複數積體電路晶片的晶圓,且第一測試墊110與複數第二測試墊121~127可設置於晶圓的切割道中,但本發明並非以此為限。
檢測系統200可用以對半導體裝置100執行電性檢測,例如執行晶圓接受度測試(Wafer Acceptable Test,WAT)。檢測系統200可包含探針組210,並且檢測系統200可透過探針組210接觸於半導體裝置100以執行電性檢測。在一實施例中,探針組210包含第一探針211與複數第二探針。以下,對應於第二測試墊121~127之數量,同樣以七個第二探針2121~2127為例來進行說明,但其數量亦非以此為限。
第一探針211用以接觸第一測試墊110,且各第二探針2121~2127用以接觸第二測試墊121~127中之一者。此外,探針組210的第一探針211與第二探針2121~2127是一起移動的,以使得第一探針211接觸於第一測試墊110時,第二探針2121~2127亦會接觸於第二測試墊121~127。於此,檢測系統200可以探針組210垂直下移或以半導體裝置100垂直上升之方式,來使得探針組210接觸於半導體裝置100。
值得注意的是,為了清楚闡述本發明,第1圖與第2圖僅顯示出與本發明相關之元件。應理解檢測系統200和半導體裝置100亦可能包含其他元件,用以提供特定之功能。
第一測試墊110包含中央部111與複數周邊部1121~1127。以下,主要以七個周邊部1121~1127為例來進行說明。以俯視來觀看第一測試墊110的接觸面時,中央部111大致上位於接觸面的中央處,並且中央部111具有一定的面積,以使得第一探針211於戳在中央部111之中央處時,第一探針211的針痕可涵蓋
於中央部111之中。在一些實施態樣中,當第一探針211之針尖約為15微米(μm)時,第一探針211的針痕可能大約介於15微米至20微米之間,則中央部111的長及/或寬可分別介於20微米至30微米之間,但本發明並僅限於此。
複數周邊部1121~1127鄰近於中央部111的邊緣設置,以共同將中央部111包圍。於此,複數周邊部1121~1127彼此互相間隔以不直接接觸,且彼此電性獨立。此外,各個周邊部1121~1127亦與中央部111間隔而不直接接觸於中央部111。
請參閱第2圖與第3圖,第一測試墊110可具有複數個不同的偵測方位。在一些實施例中,偵測方位之數量可對應於第一測試墊110之中央部111的邊數而定。舉例而言,在一實施例中,第一測試墊110的中央部111可呈矩形而具有四個邊,且第一測試墊110可具有四個偵測方位V1~V4分別大致上對應於中央部111的四個邊之所在方位。在另一實施例中,第一測試墊110的中央部111亦可呈八邊形,且第一測試墊110可具有八個偵測方位V1~V8分別大致上對應於中央部111的八個邊之所在方位,如第3圖所示。但本發明並非以此為限,偵測方位之數量亦可不對應於第一測試墊110之中央部111的邊數。此外,中央部111的形狀亦非僅限於此,中央部111可呈現為任何合適的形狀。
以下,以八個偵測方位V1~V8為例來進行說明。於此,偵測方位V1~V8是平行於接觸面上的水平方位。此外,第一測試墊110在各個偵測方位V1~V8上,至少設置有一個周邊部,以使
得檢測系統200在後述的檢測中可根據接收到訊號的周邊部是位在哪一個方位來判斷探針組210下針位置。
第二測試墊121~127鄰近於第一測試墊110設置。此外,半導體裝置100可更包含複數第一連接走線。以下,對應於第二測試墊121~127之數量,同樣以七個第一連接走線131~137為例來進行說明。各第二測試墊121~127可分別透過相應的第一連接走線131~137間接連接至周邊部1121~1127中之一者,進而使得各第二測試墊121~127可電性連接至相應的周邊部1121~1127,如第2圖所示。
在一些實施例中,第一測試墊110之大小(即中央部111與周邊部1121~1127之整個最外圍的範圍,亦即接觸面之所佔範圍)可大致上相等於各第二測試墊121~127之接觸面的所佔範圍,但本發明並非以此為限。
檢測系統200可透過第一探針211輸出測試訊號,並透過第二探針2121~2127檢測是否可接收到測試訊號,進而可根據複數第二探針2121~2127的複數檢測狀態判斷探針組210的下針位置。因此,在探針組210接觸於半導體裝置100時,倘若探針組210因滑移而使得第一探針211並未完全戳在第一測試墊110之中央部111時,例如第一探針211之針尖接觸到至少一個週邊部時,檢測系統200將可透過相應的至少一個第二探針接收到測試訊號,進而可據此判斷出探針組210的下針位置出現偏移。反之,倘若第一探針211完全戳在第一測試墊110之中央部111時,檢測系統200可因第
二探針2121~2127皆未接收到測試訊號而判斷出探針組210並未偏移。
請參閱第4圖至第6圖,在一些實施例中,半導體裝置100可更包含第二連接走線141。第二連接走線141連接於第一測試墊110的中央部111和複數周邊部1121~1127中之一者之間,以使得中央部111可透過第二連接走線141電性連接至相應的周邊部。舉例而言,如第4圖所示,第二連接走線141可連接於周邊部1124和中央部111之間。如此一來,在探針組210接觸於半導體裝置100時,倘若第一探針211完全戳在第一測試墊110之中央部111時,檢測系統200將僅會在第二探針2122上接收到測試訊號,藉此可更加確定出探針組210確實並未偏移,而並非是探針組210完全沒有接觸到第一測試墊110以及第二測試墊121~127。以下,主要以設置有第二連接走線141之第一連接墊110來進行說明。
在一些實施例中,第一測試墊110(即中央部111與周邊部1121~1127)、第二測試墊121~127、第一連接走線131~137與第二連接走線141可透過同一金屬層(例如M0層、TV層等)利用晶圓製造程序,例如黃光、蝕刻等製程一起製作而成,因此本發明任一實施例之半導體裝置100相較於傳統於製作上顯得更加簡單與方便。
半導體裝置100的第一測試墊110以及第二測試墊121~127可沿著同一個設置方向D1間隔設置而大致上排列於同一直線方向上。在一些實施例中,第一測試墊110可位於第二測試墊
121~127間,以利於周邊部的設置及/或節省連接至周邊部的連接走線之面積。舉例而言,第一測試墊110可大致上位於此些第二測試墊121~127之中間。但本發明並非以此為限,在另一些實施例中,第一測試墊110與第二測試墊121~127亦可任意排序,只要第一連接走線131~137可連接到第一測試墊110的周邊部1121~1127以及第二測試墊121~127即可。此外,探針組210的第一探針211與第二探針2121~2127亦可沿著設置方向D1間隔設置而大致上排列於同一直線上。
在一些實施例中,第一測試墊110的各周邊部1121~1127可沿著中央部111的邊緣延伸以涵蓋至少兩個偵測方位。舉例而言,如第4圖所示,周邊部1121可涵蓋偵測方位V1、V2,周邊部1122可涵蓋偵測方位V2、V3,依此類推。
在另一些實施例中,如第5圖所示,第一測試墊110的各周邊部更可以依序涵蓋之方式涵蓋至少兩個偵測方位。於此,第一測試墊110可配置出八個周邊部1121~1128,並且半導體裝置100亦可對應配置出八個第二測試墊121~128。如圖中所示,周邊部1121可涵蓋偵測方位V1、V2,周邊部1122可涵蓋偵測方位V2、V3,並且依此順序類推,周邊部1128可涵蓋偵測方位V8、V1。
在周邊部1121~1128依序涵蓋三個偵測方位之另一實施例中,如第6圖所示,周邊部1121可涵蓋偵測方位V8、V1、V2,周邊部1122可涵蓋偵測方位V1~V3,依此類推。
需注意的是,無論各周邊部1121~1128依序涵蓋到兩個或三個偵測方位,甚至是依序涵蓋到八個偵測方位時,第一測試墊110依舊只需要分割出八個周邊部1121~1128,且半導體裝置100仍然僅需要配置八個第二測試墊121~128。因此可大幅降低進行偏移檢測時所需的配置面積。
在一些實施例中,請參閱第6圖,涵蓋至少兩個偵測方位的各個周邊部1121~1128可包含第一配置段。周邊部1121~1128的第一配置段A1~A8分別設置在偵測方位V1~V8中之一者上,且各第一配置段A1~A8與中央部111之間不具有另一個周邊部。如此一來,周邊部1121~1128可以交錯環繞之方式將中央部111包圍起來。
在一些實施例中,第一測試墊110的複數偵測方位V1~V8可分成高機率偵測方位以及低機率偵測方位。其中,高機率偵測方位是指探針組210滑移時較常偏移的方位。並且,第一測試墊110在高機率偵測方位上可配置有至少兩個周邊部,以使得檢測系統200可更細分出探針組210於高機率偵測方位上的偏移程度。
請參閱第3圖,舉例而言,由於探針組210在下針時較少往下方向(如第3圖中的偵測方位V5)偏移,因此,在一些實施例中,偵測方位V4、V5上可分別僅設置一個周邊部1123、1124,而在其他偵測方位上則均設置二個周邊部。
檢測系統200可執行本發明任一實施例之針痕偏移檢測方法,以即時監控探針組210於半導體裝置100上的下針位置。
第7圖為本發明一實施例之針痕偏移檢測方法的流程圖。請參閱第7圖,在針痕偏移檢測方法之一實施例中,檢測系統200可先利用探針組210接觸於半導體裝置100的第一測試墊110與第二測試墊121~127(步驟S10)。接續,檢測系統200再透過探針組210中的第一探針211輸出測試訊號(步驟S20),並且利用探針組210中的第二探針2121~2127進行檢測以得到第二探針2121~2127的複數檢測狀態(步驟S30)。之後,檢測系統200便可根據步驟S30中所得到的複數檢測狀態快速判斷出探針組210的的下針位置(步驟S40)。其中,下針位置包含下針方向(又可稱為偏移方向)及/或偏移量。
在步驟S40之一實施例中,檢測系統200可根據表示為接收到測試訊號的至少一個檢測狀態來決定出探針組210的下針位置。
以下,以數個範例來說明檢測系統200是如何進行判斷。在一範例中,當第一探針211接觸到第4圖中所示的中央部111以及周邊部1121時,接觸於第二測試墊122的第二探針2122以及接觸於第二測試墊125的第二探針2125將接收到測試訊號。因此,檢測系統200可判斷出探針組210往偵測方位V1偏移。並且,由於接觸於第二測試墊126的第二探針2126並未接收到測試訊號,表示探針組210雖往偵測方位V1偏移但尚未超出第一測試墊110的接觸面,因此檢測系統200可據此判斷出探針組210只是些微往偵測方位V1偏移。此外,檢測系統200甚至可根據已知的間距(例如此處是
指周邊部1121和中央部111之間的距離)和周邊部1121的寬度等推算出探針組210的偏移量,並對應地進行修正。例如,將探針組210往相反於偵測方位V1的偵測方位V5移動推算出的偏移量。
在一範例中,當第一探針211接觸到第4圖中所示的中央部111、周邊部1121以及周邊部1127時,接觸於第二測試墊122的第二探針2122、接觸於第二測試墊125的第二探針2125以及接觸於第二測試墊126的第二探針2126將接收到測試訊號。因此,檢測系統200可判斷出探針組210往偵測方位V1偏移。並且,由於耦接於位在偵測方位V1上之周邊部1121、1127的第二探針2125、2126以及耦接於中央部111的第二探針2122皆可接收到測試訊號,表示探針組210往偵測方位V1偏移至測試墊(即第一測試墊110與第二測試墊121~127)的邊緣,因此檢測系統200可據此判斷出探針組210往偵測方位V1偏移至測試墊的邊緣。同樣地,檢測系統200可根據已知的間距(例如此處是指周邊部1121和中央部111之間的距離以及周邊部1121和周邊部1127之間的距離)和周邊部1121、周邊部1127的寬度等推算出探針組210的偏移量,並對應地進行修正。
在一範例中,當第一探針211接觸到第4圖中所示的周邊部1121以及周邊部1127時,接觸於第二測試墊125的第二探針2125以及接觸於第二測試墊126的第二探針2126將接收到測試訊號。因此,檢測系統200可判斷出探針組210往偵測方位V1偏移。並且,由於耦接於中央部111的第二探針2122並未接收到測試訊
號,表示探針組210往偵測方位V1嚴重偏移(又或者當僅有耦接於第二測試墊126的第二探針2126測試訊號時亦代表探針組210往偵測方位V1嚴重偏移),因此檢測系統200可據此判斷出探針組210往偵測方位V1偏移並且快整個戳出測試墊之外。同樣地,檢測系統200可推算出探針組210的偏移量,並對應地進行修正。
由於檢測系統200於其他偵測方位V2~V8上之偏移的判斷方式大致上和於偵測方位V1上之偏移的判斷方式相同,本技術領域中具有通常知識者應能理解並知曉如何進行相應變化,故於此不再贅述。
第8圖為一範例之複數第二探針之檢測狀態和判斷結果之間的概要關係示意圖。請參閱第2圖與第8圖,檢測系統200於檢測第2圖中所示之一實施例的半導體裝置100後,可能得到的複數檢測狀態以及其相應之判斷結果的一範例可如第8圖的關係圖所示。其中,符號◎表示此第二探針的檢測狀態為有接收到測試訊號。
綜上所述,本發明之實施例提供一種半導體裝置及針痕偏移檢測方法,其第一測試墊所分割出的中央部以及交錯環繞於中央部的複數周邊部,使得於檢測時得以利用第一探針輸出測試訊號並根據複數第二探針的複數檢測狀態之組合結果來快速檢測出探針組的下針位置。再者此外,本發明之一實施例的半導體裝置及針痕偏移檢測方法可於線上即時監測,故可更確保量測品質並降低重測率。此外,本發明之一實施例的半導體裝置及針痕偏移檢測方
法可大幅減少所需拉線的第二測試墊之數目及佔用面積,並同時簡化了製程複雜度。
本發明之實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明實施例之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:半導體裝置
111:中央部
1121~1127:周邊部
121~127:第二測試墊
132~137:第一連接走線
141:第二連接走線
D1:設置方向
Claims (10)
- 一種半導體裝置,包含: 一第一測試墊,包含一中央部與複數周邊部,該些周邊部鄰近於該中央部的邊緣設置,該些周邊部彼此互不接觸,其中該第一測試墊具有複數偵測方位,且各該偵測方位上至少設有一個該周邊部;及 複數第二測試墊,各該第二測試墊透過一第一連接走線與該些周邊部之一者電性連接,其中該第一測試墊與該些第二測試墊係沿一設置方向設置。
- 如申請專利範圍第1項所述的半導體裝置,其中各該周邊部沿該中央部的該邊緣延伸以涵蓋至少二個該偵測方位。
- 如申請專利範圍第2項所述的半導體裝置,其中各該周邊部包含一第一配置段,各該周邊部的該第一配置段位於該些偵測方位之一者上,且各該周邊部的該第一配置段與該中央部之間不具有另一該周邊部。
- 如申請專利範圍第1項所述的半導體裝置,其中該些偵測方位包含複數高機率偵測方位,且於各該高機率偵測方位上至少設有二個該周邊部。
- 如申請專利範圍第1項所述的半導體裝置,其中該中央部更透過一第二連接走線與該些周邊部中之一者電性連接,以電性連接至該些第二測試墊中之一者。
- 如申請專利範圍第1項所述的半導體裝置,其中該第一測試墊之接觸面的所佔範圍與各該第二測試墊之接觸面的所佔範圍相同。
- 如申請專利範圍第1項所述的半導體裝置,其中該第一測試墊、該些第二測試墊與該些第一連接走線係透過同一金屬層製成。
- 一種針痕偏移檢測方法,包含: 利用一探針組接觸一半導體裝置,其中該半導體裝置包含一第一測試墊與複數第二測試墊,其中該第一測試墊包含一中央部與複數周邊部,該些周邊部鄰近於該中央部的邊緣設置,該些周邊部彼此互不接觸,該第一測試墊具有複數偵測方位,且各該偵測方位上至少設有一個該周邊部,其中各該第二測試墊透過一第一連接走線與該些周邊部之一者電性連接,其中該探針組包含一第一探針與複數第二探針,該第一探針用以接觸該第一測試墊,該些第二探針用以接觸該些第二測試墊; 透過該第一探針輸出一測試訊號; 利用該些第二探針進行檢測以得到複數檢測狀態;及 根據該些檢測狀態判斷該探針組的一下針位置。
- 如申請專利範圍第8項所述的針痕偏移檢測方法,其中判斷該探針組的該下針位置之步驟係根據表示為接收到該測試訊號的至少一個該檢測狀態決定出該探針組的該下針位置。
- 如申請專利範圍第8項所述的針痕偏移檢測方法,其中各該周邊部沿該中央部的該邊緣延伸以涵蓋至少二個該偵測方位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109101035A TWI745829B (zh) | 2020-01-13 | 2020-01-13 | 半導體裝置及針痕偏移檢測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109101035A TWI745829B (zh) | 2020-01-13 | 2020-01-13 | 半導體裝置及針痕偏移檢測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202127047A TW202127047A (zh) | 2021-07-16 |
TWI745829B true TWI745829B (zh) | 2021-11-11 |
Family
ID=77908813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109101035A TWI745829B (zh) | 2020-01-13 | 2020-01-13 | 半導體裝置及針痕偏移檢測方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI745829B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW513574B (en) * | 2001-06-06 | 2002-12-11 | Compeq Mfg Co Ltd | Inspection method for circuit mis-soldering of circuit board |
US6496023B1 (en) * | 2000-09-06 | 2002-12-17 | Hitachi, Ltd. | Semiconductor-device inspecting apparatus and a method for manufacturing the same |
US20080042673A1 (en) * | 2002-11-13 | 2008-02-21 | Cascade Microtech, Inc. | Probe for combined signals |
TW200842380A (en) * | 2006-12-26 | 2008-11-01 | Tokyo Electron Ltd | Probe inspecting device, displacement correcting method, information processor, information processing method, and program |
TWM489202U (en) * | 2014-05-15 | 2014-11-01 | Cheng-Yan Gao | Shallow-layer ground thermal cycling power generation system |
CN106783804A (zh) * | 2016-12-21 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 测试结构及利用该测试结构监测探针针痕偏移的方法 |
TWI614824B (zh) * | 2017-09-12 | 2018-02-11 | 探針卡調針系統、調針機構模組及調針方法 | |
CN110208672A (zh) * | 2019-07-01 | 2019-09-06 | 德淮半导体有限公司 | 探针卡及探针台 |
-
2020
- 2020-01-13 TW TW109101035A patent/TWI745829B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496023B1 (en) * | 2000-09-06 | 2002-12-17 | Hitachi, Ltd. | Semiconductor-device inspecting apparatus and a method for manufacturing the same |
TW513574B (en) * | 2001-06-06 | 2002-12-11 | Compeq Mfg Co Ltd | Inspection method for circuit mis-soldering of circuit board |
US20080042673A1 (en) * | 2002-11-13 | 2008-02-21 | Cascade Microtech, Inc. | Probe for combined signals |
TW200842380A (en) * | 2006-12-26 | 2008-11-01 | Tokyo Electron Ltd | Probe inspecting device, displacement correcting method, information processor, information processing method, and program |
TWM489202U (en) * | 2014-05-15 | 2014-11-01 | Cheng-Yan Gao | Shallow-layer ground thermal cycling power generation system |
CN106783804A (zh) * | 2016-12-21 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 测试结构及利用该测试结构监测探针针痕偏移的方法 |
TWI614824B (zh) * | 2017-09-12 | 2018-02-11 | 探針卡調針系統、調針機構模組及調針方法 | |
CN110208672A (zh) * | 2019-07-01 | 2019-09-06 | 德淮半导体有限公司 | 探针卡及探针台 |
Also Published As
Publication number | Publication date |
---|---|
TW202127047A (zh) | 2021-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774071B2 (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
JP4898139B2 (ja) | プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法 | |
JP4585327B2 (ja) | 半導体装置およびその製造方法 | |
JP4519571B2 (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
US7573278B2 (en) | Semiconductor device | |
JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
JP4570446B2 (ja) | 半導体ウェハーおよびその検査方法 | |
TWI745829B (zh) | 半導體裝置及針痕偏移檢測方法 | |
JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
KR100897982B1 (ko) | 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법 | |
JP2010182932A (ja) | 半導体装置及び半導体装置の不良解析方法 | |
JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
US11099235B1 (en) | Semiconductor device and method for detecting needle mark shifting | |
JP2011061236A (ja) | 半導体装置 | |
JPH065690B2 (ja) | 半導体ウエハプローブ方法 | |
CN113284815A (zh) | 半导体装置及针痕偏移检测方法 | |
JP2008047643A (ja) | 半導体装置 | |
JPH06216207A (ja) | ウエーハの検査方法 | |
JP2007067008A (ja) | 半導体検査のプローブ方法 | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
JP4995495B2 (ja) | 半導体装置 | |
KR101823317B1 (ko) | 패널의 배선패턴 검사장치 및 배선패턴 검사방법 | |
KR100683385B1 (ko) | 반도체 소자 결함 모니터링 복합 패턴 | |
KR20070049392A (ko) | 스크라이브 레인 및 그 제조 방법 |