KR100897982B1 - 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법 - Google Patents

프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법 Download PDF

Info

Publication number
KR100897982B1
KR100897982B1 KR1020070097157A KR20070097157A KR100897982B1 KR 100897982 B1 KR100897982 B1 KR 100897982B1 KR 1020070097157 A KR1020070097157 A KR 1020070097157A KR 20070097157 A KR20070097157 A KR 20070097157A KR 100897982 B1 KR100897982 B1 KR 100897982B1
Authority
KR
South Korea
Prior art keywords
pad
test unit
short circuit
probe card
needle
Prior art date
Application number
KR1020070097157A
Other languages
English (en)
Other versions
KR20090032174A (ko
Inventor
이채원
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070097157A priority Critical patent/KR100897982B1/ko
Publication of KR20090032174A publication Critical patent/KR20090032174A/ko
Application granted granted Critical
Publication of KR100897982B1 publication Critical patent/KR100897982B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 웨이퍼의 전기적 특성 검사에서 프로브카드 니들과 패드간의 얼라인 여부를 확인하여, 미스 얼라인 상태인 경우에는 전기적 검사의 진행이 정지되도록 함과 아울러 작업자에게 경고를 줌으로써 미스 얼라인에 의해 유발되는 웨이퍼의 손실을 방지할 수 있도록 하는 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그 방법에 관한 것이다. 이를 실현하기 위한 본 발명의 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴은, 웨이퍼의 스크라이브 레인상에 형성된 패드와, 상기 웨이퍼상의 칩에 대한 전기적 검사시에 상기 패드에 접촉되는 프로브카드 니들과의 미스 얼라인 방지 패턴에 있어서, 전압이 인가되는 제1 패드와, 그라운드에 접지되는 제2 패드가 서로 붙어서 한 쌍을 이루는 단락 테스트부; 상기 단락 테스트부와 분리된 제3 패드로 이루어진 단선 테스트부;및 상기 단락 테스트부와는 단선된 상태로 상기 단락 테스트부의 둘레로 형성됨과 아울러 상기 단선 테스트부와는 단락된 상태로 연결되는 메탈라인;을 포함하는 것을 특징으로 한다. 본 발명에 의하면, 전기적 검사의 초기단계에서 프로브카드 니들과 패드간의 얼라인 상태를 확인하여 미스 얼라인에 의한 웨이퍼의 손실을 예방할 수 있는 장점이 있다.
프로브카드, 니들, 패드, 얼라인, 패턴.

Description

프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그 방법{Miss align preventing pattern and method thereof between probe card niddle and pad}
본 발명은 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 칩의 전기적 특성 검사에서 프로브카드 니들과 패드간의 얼라인 여부를 확인하여, 미스 얼라인 상태인 경우에는 검사의 진행이 정지되도록 함과 아울러 작업자에게 경고를 줌으로써 미스 얼라인에 의해 유발되는 웨이퍼의 손실을 방지할 수 있도록 하는 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그 방법에 관한 것이다.
최근 반도체 장치가 고집적화 됨에 따라 이에 상응하는 복잡한 반도체 소자의 기능을 점검하는 검사기술에 대한 중요도가 제조공정에 못지 않게 점차 부각되고 있다. 통상, 반도체 소자의 검사는 개개의 단위공정에서 단위공정에 관련된 기초적인 검사가 이루어진 후, 전반적인 반도체 칩에 대한 전기적 검사는 웨이퍼 가공공정을 모두 마친 후에 테스터(tester)와 프로브 스테이션(Probe Station)을 이용한 웨이퍼 상태의 전기적 검사가 이루어진다.
이러한 전기적 검사는 반도체 소자의 개개의 종류 및 기능에 따라 점검하는 방식이 각각 상이하지만, 크게 분류할 때, 단선 및 단락검사(open short test), 기능검사(Functional test), 직류를 이용한 전류-전압 특성검사(DC test; Direct current test), 교류를 이용한 스피드 검사(AC test; Alternating current test) 등으로 분류할 수 있다.
상기 전기적 검사의 목적은 공정의 최종 단계에서 결함이 있는 반도체 소자를 선별하여 제거하는 것과, 선별된 반도체 소자의 결함에 대한 원인 분석을 통하여 문제점을 개선함으로써 전체적인 공정능력 및 수율을 향상시키는 데 있다.
도 1은 종래 웨이퍼(1)의 스크라이브 레인(3)상의 패드(4)(도 1의 (a))와 프로버(10)에 장착되는 프로브카드(12)의 니들(15)(도 1의 (b))의 모습을 나타내는 도면이다.
상기 전기적 검사는 척(11)에 안착된 웨이퍼(1)상에 형성된 각각의 반도체 칩(2)의 경계면 사이인 스크라이브 레인(scribe lane, 3)에서 공정이 정상적으로 진행되었는지 여부를 감시(monitoring)하는 방식으로 이루어지며, 이러한 목적에서 트랜지스터의 특성이나 저항값 등을 측정할 수 있는 일정한 패턴을 PCM(process change monitor) 테스트 패턴(test pattern)이라 한다.
즉, 반도체 공정이 완료된 후 상기 PCM 테스트 패턴에서 반도체 소자의 전기적 특성을 측정하여 각 공정들의 정상 진행 여부 및 단위 소자(트랜지스터, 금속 배선저항, 비아저항 등)의 특성을 확인하게 된다.
상기 PCM 테스트 패턴은 스크라이브 레인(3)에 형성된 패드(4)와 전기적으로 연결되어 있으며, 상기 패드(4)에 프로브카드(12)의 니들(15)을 접촉시켜 전기적 신호를 인가시키게 되며, 인가된 전기적 신호로부터 체크되는 신호에 의해 칩(2)의 불량여부를 판단하게 된다. 상기 프로브카드(12)는 아주 가는 니들(15)을 인쇄회로기판에 고정시켜 놓은 것으로 테스터에서 발생한 신호가 프로브카드(12)의 니들(15)까지 전달되고, 상기 니들(15)이 패드(4)에 접촉되어 소자내부의 회로에 전기적 신호가 전달되게 함으로써 전기적 특성을 측정하게 된다.
도 1의 (b)에서는 니들(15)을 두 가닥으로 도시하였으나, 프로브카드(12)에는 다수개의 니들(15)이 구비되어 필요한 전기적 특성 검사를 수행하게 된다.
이때 정확한 전기적 특성을 측정하기 위해서는 니들(15)과 패드(4)간의 정확한 얼라인(align)이 요구된다.
만일 프로브카드(12)의 니들(15)과 패드(4)간의 미스 얼라인(miss align) 상태에서 전기적 검사가 수행되는 경우에는 부정확한 측정값이 얻어지게 되고, 이로 인하여 웨이퍼(1)의 불량칩을 판별할 수 없게 되어 웨이퍼(1)의 손실이 발생되는 문제점이 있었다.
이러한 미스 얼라인에 의한 손실을 초기에 발견하지 못하면 대량 손실로 이어질 수 있고, 설사 미스 얼라인에 의해 손실이 발생되지 않더라도 전체적인 검사공정의 질을 저하시키는 요인이 될 수 있다.
그러나, 종래에는 상기 프로브카드(12)의 니들(15)과 상기 패드(4)간의 얼라인 상태를 작업자가 육안으로 확인하면서 전기적 검사를 수행하고 있어서, 얼라인 상태에 대한 정확한 판단이 어려운 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 웨이퍼 의 전기적 검사에서 프로브카드의 니들과 패드간의 얼라인 여부를 확인할 수 있도록 하여, 미스 얼라인에 의해 유발되는 웨이퍼의 손실을 사전에 방지할 수 있도록 하는 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그 방법을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴은, 반도체 웨이퍼의 스크라이브 레인상에 형성된 패드와, 상기 웨이퍼상의 칩에 대한 전기적 검사시에 상기 패드에 접촉되는 프로브카드 니들과의 미스 얼라인 방지 패턴에 있어서, 전압이 인가되는 제1 패드와, 그라운드에 접지되는 제2 패드가 서로 붙어서 한 쌍을 이루는 단락 테스트부; 상기 단락 테스트부와 분리된 제3 패드로 이루어진 단선 테스트부;및 상기 단락 테스트부와는 단선된 상태로 상기 단락 테스트부의 둘레로 형성됨과 아울러 상기 단선 테스트부와는 단락된 상태로 연결되는 메탈라인;을 포함하는 것을 특징으로 한다.
본 발명의 프로브카드 니들과 패드간의 미스 얼라인 방지 방법은, 반도체 웨이퍼의 스크라이브 레인상에 형성된 패드와, 상기 웨이퍼상의 칩에 대한 전기적 검사시에 상기 패드에 접촉되는 프로브카드 니들과의 미스 얼라인 방지 방법에 있어 서, 제1 패드와 제2 패드가 한 쌍을 이루는 단락 테스트부와, 상기 단락 테스트부와 분리된 제3 패드로 이루어진 단선 테스트부 및 상기 단락 테스트부와는 단선된 상태로 상기 단락 테스트부의 둘레로 형성됨과 아울러 상기 단선 테스트부와는 단락된 상태로 연결되는 메탈라인을 포함하는 패턴상에 프로브카드 니들을 접촉시키는 단계; 상기 니들에서 탐지된 신호에 의하여 상기 제1 패드와 상기 제2 패드간의 단락여부를 판단하여 단선시에는 프로버의 작동을 정지시키는 단계;및 상기 제1 패드 및 상기 제2 패드와 상기 제3 패드간의 단선여부를 판단하여 단락시에는 상기 프로버의 작동을 정지시키고, 단선시에는 전기적 검사를 진행시키는 단계;를 포함하는 것을 특징으로 한다.
상기 프로버의 작동을 정지시키는 단계는, 상기 프로버의 작동을 정지시킴과 아울러 경보음발생부에서 경보음을 발생시키는 것을 특징으로 한다.
본 발명에 따른 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그 방법에 의하면, 붙어있는 두 개의 패드를 이용한 단락 테스트와 독립된 한 개의 패드를 이용한 단선 테스트에 의하여, 전기적 검사의 초기단계에서 프로브카드 니들과 패드간의 얼라인 상태를 확인하여 작업자에게 알려줌으로써 미스 얼라인에 의한 웨이퍼의 손실을 사전에 방지할 수 있는 장점이 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 미스 얼라인 방지 패턴의 구조도이다.
본 발명의 프로브카드 니들(15)과 패드(4)간의 미스 얼라인 방지 패턴(20)은 3개의 패드를 이용하여 구성된다. 패턴(20)의 일측으로는 제1 패드(21)와 제2 패드(22)가 서로 붙어서 한 쌍을 이루는 단락 테스트부(20a)로 이루어지고, 패턴(20)의 타측으로는 상기 단락 테스트부(20a)와 분리된 제3 패드(23)로 이루어진 단선 테스트부(20b)로 이루어지며, 상기 단락 테스트부(20a)와는 단선된 상태로 상기 단락 테스트부(20a)의 둘레로 형성됨과 아울러 상기 단선 테스트부(20b)와는 단락된 상태로 연결되는 메탈라인(25)을 포함하여 이루어진다.
상기 단락 테스트부(20a)를 구성하는 제1 패드(21)에는 전압이 인가되고, 제2 패드(22)는 그라운드에 접지된다.
상기 제1 패드(21)와 상기 제2 패드(22)는 서로 붙어있는 상태이므로, 상기 제1 패드(21)에 전압이 인가된 상태에서 상기 제1 패드(21)와 상기 제2 패드(22) 간에는 단락(short)된 상태로 연결된다.
상기 제3 패드(23)는 상기 제1 패드(21) 및 상기 제2 패드(22)와는 분리된 상태로 떨어져 있으므로 서로 단선(open)된 상태가 된다.
상기 메탈라인(25)은 상기 제1 패드(21) 및 상기 제2 패드(22)의 둘레로 일정 간격 떨어진 위치에 형성되므로, 상기 메탈라인(25)과 상기 제1 패드(21) 및 상기 제2 패드(22) 사이에 별도의 전기적 연결이 없는 상태에서는 서로 단선된 상태가 된다.
이에 반해, 상기 메탈라인(25)은 상기 제3 패드(23)와는 전기적으로 연결된 단락 상태로 연결된다.
도 3은 본 발명에 따른 미스 얼라인 방지 패턴상에 미스 얼라인이 발생된 경우의 태양을 나타내는 예시도이다.
도시된 도면의 ⓐ, ⓑ, ⓒ는 프로브카드(12)의 제1 니들(15a), 제2 니들(15b), 제3 니들(15c)이 각각 제1 패드(21), 제2 패드(22), 제3 패드(23)의 중앙부에 얼라인된 경우의 프로브 마크(니들이 패드에 닿아 긁힌 자국)를 나타낸다. 이렇게 정위치에 정렬된 상태에서 제1 패드(21)에 전압이 인가되면, 제1 패드(21)와 제2 패드(22)간에는 단락된 통전 상태이므로 상기 제1 패드(21)와 상기 제2 패드(22)에 각각 접촉되는 제1 니들(15a)과 제2 니들(15b)에는 전류가 흐르게 된다.
이에 반해, 제1 패드(21) 및 제2 패드(22)와 제3 패드(23)간에는 단선된 상태이므로 상기 제3 패드(23)에 접촉되는 제3 니들(15c)에는 전류가 흐르지 않게 된다.
그러나, 상기한 바와 달리 니들과 패드간에 미스 얼라인 상태가 발생하는 경우에는 그 결과가 달라진다. 도 3에 도시된 프로브 마크의 부호 ①, ②, ③, ④, ⑤는 미스 얼라인 상태의 태양을 나타내며, ①은 상측으로, ②는 하측으로, ③은 우측으로, ④는 좌측으로, ⑤는 패드와 메탈라인(25)을 벗어난 지점으로 미스 얼라인된 경우를 각각 나타낸다.
상기 프로브 마크 ① 내지 ④의 경우에는 제1 패드(21) 또는 제2 패드(22)와 메탈라인(25)간에 전기적으로 연결되므로, 제1 패드(21)에 인가된 전압이 메탈라인(25)을 매개로 하여 제3 패드(23)에 통전된다. 따라서, 정상적인 얼라인 상태인 경우에는 제1 패드(21) 및 제2 패드(22)와 제3 패드(23)간에는 단선 상태여야 하지만, 상기 ① 내지 ④의 경우와 같은 미스 얼라인 상태인 경우에는 제1 패드(21) 및 제2 패드(22)와 제3 패드(23)간에 단락 상태가 되므로 제3 니들(15c)을 통한 전류의 감지에 의해 미스 얼라인 상태를 확인할 수 있게 된다.
또한, 프로브 마크 ⑤의 경우에는 제1 니들(15a)과 제2 니들(15b)에는 전류가 흐르지 않게 되므로 이를 통해 미스 얼라인 상태를 확인할 수 있게 된다.
도 4는 본 발명에 따른 미스 얼라인 방지 방법의 흐름도이다.
상기한 미스 얼라인 방지 패턴을 이용하여 미스 얼라인을 방지하는 방법은, 우선 제1 패드(21)와 제2 패드(22)에 접촉되는 제1 니들(15a)과 제2 니들(15b)이 통전되어 제1 패드(21)와 제2 패드(22)간에 단락 여부를 확인하는 단계(S 401)와, 제1 패드(21) 및 제2 패드(22)와 제3 패드(23)간에 단선 여부를 확인하는 단계(S 402)로 이루어진다.
정상적인 얼라인 상태의 첫째 조건은 제1 패드(21)와 제2 패드(22)간에 단락 상태가 되어 제1 니들(15a)과 제2 니들(15b)에 전류가 감지되어야 하고, 둘째 조건은 제1 패드(21) 및 제2 패드(22)와 제3 패드(23)간에 단선 상태가 되어 제3 니들(15c)에는 전류가 감지되지 않는 상태가 되어야 한다.
상기 두 조건이 모두 만족되는 경우에만 다음 단계로 웨이퍼 칩에 대한 전기적 검사가 진행되도록 하고(S 403), 만일 상기 두 조건 중 어느 한가지라도 충족되지 못하는 경우에는 미스 얼라인 상태이므로, 프로버의 작동을 정지시킴과 아울러 경보음 발생부에서 외부로 경보음을 발생시켜 작업자에게 미스 얼라인 상태임을 알 리게 된다(S 404). 미스 얼라인 상태인 경우에 작업자는 장비를 점검한 후(S 405), 상기 단계를 반복 실시하여 얼라인 상태인 경우에만 다음 단계로 전기적 검사를 진행시키게 된다.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1은 종래 웨이퍼의 스크라이브 레인상의 패드와 프로버에 장착되는 프로브카드의 니들의 모습을 나타내는 도면,
도 2는 본 발명에 따른 미스 얼라인 방지 패턴의 구조도,
도 3은 본 발명에 따른 미스 얼라인 방지 패턴상에 미스 얼라인이 발생된 경우의 태양을 나타내는 예시도,
도 4는 본 발명에 따른 미스 얼라인 방지 방법의 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 웨이퍼 2 : 칩
3 : 스크라이브 레인 4 : 패드
10 : 프로버 11 : 척
12 : 프로브카드 15 : 니들
20 : 패턴 20a : 단락 테스트부
20b : 단선 테스트부 21 : 제1 패드
22 : 제2 패드 23 : 제3 패드
25 : 메탈라인

Claims (3)

  1. 반도체 웨이퍼의 스크라이브 레인상에 형성된 패드와, 상기 웨이퍼상의 칩에 대한 전기적 검사시에 상기 패드에 접촉되는 프로브카드 니들과의 미스 얼라인 방지 패턴에 있어서,
    전압이 인가되는 제1 패드와, 그라운드에 접지되는 제2 패드가 서로 붙어서 한 쌍을 이루는 단락 테스트부;
    상기 단락 테스트부와 분리된 제3 패드로 이루어진 단선 테스트부;및
    상기 단락 테스트부와는 단선된 상태로 상기 단락 테스트부의 둘레로 형성됨과 아울러 상기 단선 테스트부와는 단락된 상태로 연결되는 메탈라인;을 포함하는 것을 특징으로 하는 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴.
  2. 반도체 웨이퍼의 스크라이브 레인상에 형성된 패드와, 상기 웨이퍼상의 칩에 대한 전기적 검사시에 상기 패드에 접촉되는 프로브카드 니들과의 미스 얼라인 방지 방법에 있어서,
    제1 패드와 제2 패드가 한 쌍을 이루는 단락 테스트부와, 상기 단락 테스트부와 분리된 제3 패드로 이루어진 단선 테스트부 및 상기 단락 테스트부와는 단선된 상태로 상기 단락 테스트부의 둘레로 형성됨과 아울러 상기 단선 테스트부와는 단락된 상태로 연결되는 메탈라인을 포함하는 패턴상에 프로브카드 니들을 접촉시 키는 단계;
    상기 니들에서 탐지된 신호에 의하여 상기 제1 패드와 상기 제2 패드간의 단락여부를 판단하여 단선시에는 프로버의 작동을 정지시키는 단계;및
    상기 제1 패드 및 상기 제2 패드와 상기 제3 패드간의 단선여부를 판단하여 단락시에는 상기 프로버의 작동을 정지시키고, 단선시에는 전기적 검사를 진행시키는 단계;를 포함하는 것을 특징으로 하는 프로브카드 니들과 패드간의 미스 얼라인 방지 방법.
  3. 제 2 항에 있어서, 상기 프로버의 작동을 정지시키는 단계는, 상기 프로버의 작동을 정지시킴과 아울러 경보음발생부에서 경보음을 발생시키는 것을 특징으로 하는 프로브카드 니들과 패드간의 미스 얼라인 방지 방법.
KR1020070097157A 2007-09-27 2007-09-27 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법 KR100897982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070097157A KR100897982B1 (ko) 2007-09-27 2007-09-27 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070097157A KR100897982B1 (ko) 2007-09-27 2007-09-27 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법

Publications (2)

Publication Number Publication Date
KR20090032174A KR20090032174A (ko) 2009-04-01
KR100897982B1 true KR100897982B1 (ko) 2009-05-18

Family

ID=40759046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097157A KR100897982B1 (ko) 2007-09-27 2007-09-27 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법

Country Status (1)

Country Link
KR (1) KR100897982B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559984B1 (ko) 2012-12-17 2015-10-13 가부시키가이샤 니혼 마이크로닉스 프로브 카드, 검사 장치 및 검사 방법
US11264442B2 (en) 2018-03-19 2022-03-01 Samsung Display Co., Ltd. Flat panel display including plurality of pads

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170000127A (ko) 2015-06-23 2017-01-02 세메스 주식회사 프로브 스테이션에서 웨이퍼를 정렬하는 방법
US9570446B1 (en) 2015-10-08 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device
KR20210105718A (ko) * 2020-02-19 2021-08-27 에스케이하이닉스 주식회사 메모리 장치 및 이를 갖는 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114349A (en) 1980-02-15 1981-09-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Detecting method for displacement in testing stage of wafer
JPS5843535A (ja) 1981-09-09 1983-03-14 Nec Corp 半導体ウエハ−
KR20000031210A (ko) * 1998-11-04 2000-06-05 윤종용 칩의 핀 접촉저항 판정방법 및 이를 이용한 웨이퍼 테스트방법
KR20050110304A (ko) * 2004-05-18 2005-11-23 삼성전자주식회사 프로브 센싱용 패드, 반도체 소자가 탑재된 기판, 반도체소자 검사 방법 및 반도체 소자 테스터.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114349A (en) 1980-02-15 1981-09-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Detecting method for displacement in testing stage of wafer
JPS5843535A (ja) 1981-09-09 1983-03-14 Nec Corp 半導体ウエハ−
KR20000031210A (ko) * 1998-11-04 2000-06-05 윤종용 칩의 핀 접촉저항 판정방법 및 이를 이용한 웨이퍼 테스트방법
KR20050110304A (ko) * 2004-05-18 2005-11-23 삼성전자주식회사 프로브 센싱용 패드, 반도체 소자가 탑재된 기판, 반도체소자 검사 방법 및 반도체 소자 테스터.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559984B1 (ko) 2012-12-17 2015-10-13 가부시키가이샤 니혼 마이크로닉스 프로브 카드, 검사 장치 및 검사 방법
US11264442B2 (en) 2018-03-19 2022-03-01 Samsung Display Co., Ltd. Flat panel display including plurality of pads

Also Published As

Publication number Publication date
KR20090032174A (ko) 2009-04-01

Similar Documents

Publication Publication Date Title
US7649200B1 (en) System and method of detecting IC die cracks
WO2017166387A1 (zh) 显示基板、点灯设备及点灯测试探针对位检测方法
KR100897982B1 (ko) 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법
CN101275994B (zh) 监测探针卡状态的方法
KR100805833B1 (ko) 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
US20110156732A1 (en) Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device
TW200615560A (en) Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
US10768206B2 (en) Loop-back probe test and verification method
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
US6989682B1 (en) Test key on a wafer
CN209247969U (zh) 接插板和晶圆测试设备
US20150084659A1 (en) Contact arrangements and methods for detecting incorrect mechanical contacting of contact structures
CN113391181A (zh) 一种检测晶圆测试探针卡状态的设备、晶圆结构和方法
KR200169688Y1 (ko) 반도체 웨이퍼 검사장치
CN104237720A (zh) 用于半导体封装的电容测试方法、装置和系统
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
KR100568513B1 (ko) 반도체 검사 장치
TWI745829B (zh) 半導體裝置及針痕偏移檢測方法
US11821919B2 (en) Short-circuit probe card, wafer test system, and fault detection method for the wafer test system
KR100888580B1 (ko) 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판
TW202411670A (zh) 檢測電路
KR100523609B1 (ko) 프로버 시스템의 프로브 카드
JP4477211B2 (ja) 回路基板検査装置
JPS6030147A (ja) 半導体ウェ−ハ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee