KR100805833B1

KR100805833B1 - 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법

Info

Publication number: KR100805833B1
Application number: KR1020060007418A
Authority: KR
Inventors: 박병욱; 조병환; 남영동; 김보연
Original assignee: 삼성전자주식회사
Priority date: 2006-01-24
Filing date: 2006-01-24
Publication date: 2008-02-21
Also published as: US20070170939A1; KR20070077696A; US7479793B2

Abstract

본 발명은 반도체 장치를 테스트하는 테스트 시스템에 관한 것으로, 본 발명에 따른 테스트 시스템은, 반도체 웨이퍼에 대한 테스트 동작을 수행하도록 구성된 테스터와; 상기 테스터와 상기 반도체 웨이퍼 사이에서 인터페이스하도록 구성되는 인터페이스 유닛과; 및 상기 인터페이스 유닛의 결함 여부를 테스트할 때 상기 인터페이스 유닛에 전류 경로를 제공하는 도전 플레이트를 포함한다.

상술한 구성을 포함하는 본 발명은 테스트 공정에서 발생하는 빈번한 장비의 결함 및 결함의 위치를 신속히 검출하여 수리할 수 있도록 하여 테스트 공정에 소요되는 비용을 효과적으로 절감할 수 있는 수단을 제공한다.

Description

반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치 및 방법{Apparatus and Method for Testing Semiconductor Test System}

도 1은 본 발명의 테스트 장치를 간략히 보여주는 도면;

도 2는 본 발명의 테스트 장치를 테스트하기 위한 웨이퍼 패턴;

도 3은 본 발명의 테스트 개념을 모델링한 회로도;

도 4는 본 발명의 프로브 카드 시스템의 일 실시예를 보여주는 도면;

도 5는 본 발명의 프로브 카드 시스템의 다른 실시예를 보여주는 도면;

도 6은 도 4 또는 도 5의 실시예를 모델링한 회로도;

도 7은 본 발명에 따른 테스트 방법을 설명하는 흐름도.

*도면의 주요부분에 대한 부호의 설명*

10 : 테스트 컨트롤러 100 : 테스트 헤드

110 : 테스트 PCB 120 : 포고 커넥터

121 : 하측 포고 핀 130 : 프로브 카드

131 : 접속 단자 132 : 첨부 저항

133 : 접지단 134 : 금속 플레이트

140 : 웨이퍼

본 발명은 반도체 장치를 테스트하는 테스트 시스템에 관한 것으로, 더욱 상세하게는 테스트 시스템의 고장을 용이하게 검출하기 위한 테스트 장치 및 방법에 관한 것이다.

일반적으로 반도체 장치의 제조공정에는 웨이퍼 레벨의 제조공정이 종료된 이후에는 다이 소트 테스트(Die Sort Test)를 수행한다. 특히 전기적인 특성 검사를 수행하는 EDS(Electrical Die Sort : 이하 EDS) 테스트는 칩 다이(Chip Die)의 회로 특성이나, 동작의 신뢰성을 검사하고 양품과 불량품을 선별하여 표시하는 방법으로 테스트가 진행된다. 이러한 테스트를 위해서 테스트 장비와 웨이퍼를 전기적으로 연결하기 위한 연결 장치가 구비된다. 이러한 연결 장치로는 테스트 헤드와 웨이퍼에 접촉하여 전기적 신호를 인가하는 프로브 카드가 있다. 또한 테스트 헤드와 프로브 카드 간에는 포고 핀(Pogo Pin)이 삽입되어 전기적으로 연결된다.

그러나, 테스트 시에 상술한 구성들 간 접촉 불량이 발생하여 전기적인 연결이 불완전하게 되는 경우가 발생한다. 또한 고집적도의 칩 다이의 패드에 정밀한 접촉이 요구되기 때문에 상술한 구성들간의 물리적인 정렬이 정밀하게 이루어져야 한다. 그리고 반복적인 접촉이 이루어지는 프로브 카드의 팁(Tip)에 문제가 발생하여 칩 다이(Chip Die)와 전기적 접속이 불완전하게 설정될 수 있다. 또한 미세 먼지나 파티클의 유입에 의하여 상술한 프로브 카드 팁이나 포고 핀들 간의 접속에 문제가 발생할 수 있다. 특히 도전성 미세 먼지의 점착시 프로브 카드 팁들 간의 단락을 유발하게 되고, 비도전성 미세 먼지의 점착시에는 상술한 칩 다이의 패드와 원활한 전기적 신호 교환이 어려워진다. 또한 빈번한 접촉에 의한 마모로 인해서 전기적인 연결이 이루어지지 않을 경우도 발생한다. 이러한 테스트 장비에서 발생하는 문제는 테스트 공정시에 검출하는 것이 용이하지 못하다. 또한 테스트 장비에서 문제가 발생한 고장위치를 검출하는 것도 쉽지 않아 테스트 공정의 효율을 저하시키는 원인이 되고 있다.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 테스트 장비의 고장 여부 및 고장의 위치를 신속히 파악하여 테스트 공정에 소요되는 비용을 절감할 수 있는 방법 및 장치를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 웨이퍼에 대한 테스트 동작을 수행하도록 구성된 테스터; 상기 테스터와 상기 반도체 웨이퍼 사이에서 인터페이스하도록 구성되는 인터페이스 유닛; 그리고 도전 플레이트를 포함하는 테스트 시스템의 고장 점검 방법은: 상기 반도체 웨이퍼에 포함되는 반도체 장치들을 테스트하되, 반복적으로 결함이 검출되는 시점을 모니터링하는 단계; 및 상기 도전 플레이트에 상기 인터페이스 유닛의 접촉부를 접속하여 상기 인터페이스 유닛의 고장 위치를 검출하는 단계를 포함한다. 바람직한 실시예에 있어서, 상기 인터페이스 유닛은 복수의 포고 핀을 포함하는 포고 커넥터; 상기 포고 커넥터에 의해 상기 테스터와 결합되는 프로브 카드를 포함한다.

삭제

상기 목적을 달성하기 위한 본 발명의 특징에 따르면, 테스트 헤드; 프로브 카드; 도전 플레이트를 포함하는 시험용 프로브 카드; 상기 테스트 헤드와 프로브 카드 또는 상기 시험용 프로브 카드를 전기적으로 접속하는 포고 커넥터를 포함하는 테스트 장비와 칩 영역들 중 적어도 하나는 전면에 도전층으로 형성된 테스트 패턴을 포함하는 웨이퍼를 포함하는 반도체 테스트 장비의 고장 점검 방법은, 상기 프로브 카드를 웨이퍼 상에 형성된 테스트 패턴에 접속하여 상기 테스트 장비의 고장 여부를 테스트하는 제 1 테스트 단계; 상기 제 1 테스트 단계의 테스트 결과에 따라 상기 테스트 장비의 고장 유무를 판단하는 단계; 상기 테스트 장비의 고장으로 판정되는 경우, 상기 프로브 카드를 상기 시험용 프로브 카드로 교체하여 테스트하는 제 2 테스트 단계; 상기 제 2 테스트 결과에 따라, 프로브 카드 또는 포고 커넥터의 고장 여부를 판단하는 단계를 포함한다.

바람직한 실시예에 있어서, 상기 도전 플레이트는 상기 시험용 프로브 카드 가 상기 포고 커넥터와 접촉하는 접속면에 접지된 금속막으로 형성된다.

바람직한 실시예에 있어서, 상기 도전 플레이트는 상기 시험용 프로브 카드가 상기 포고 커넥터와 접촉하는 면에 위치하되, 상기 포고 커넥터의 포고 핀들 각각 대응하는 소정의 저항으로 형성된다.

바람직한 실시예에 있어서, 상기 테스트 패턴은 상기 웨이퍼 상에 형성되는 금속막이다.

바람직한 실시예에 있어서, 상기 프로브 카드 또는 포고 커넥터의 고장 여부를 판단하는 단계는 상기 제 2 테스트 시에 인가되는 테스트 신호의 응답이 허용되는 범위 이내인 경우에는 프로브 카드의 고장을, 허용 범위 밖인 경우에는 포고 커넥터의 고장으로 판단한다.

상술한 구성 및 방법에 따르면, 테스트 장비의 고장 여부 및 고장의 위치를 신속히 파악할 수 있어 테스트 공정에 소요되는 비용을 획기적으로 절감할 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 바람직한 일 실시예를 보여주는 단면도이다. 도 1을 참조하면, 본 발명의 테스트 장치는 제어신호를 교환하여 불량 여부를 판단하는 테스트 컨트롤러(10)와 테스트 헤더(110) 프로브 카드(140) 및 테스트 헤드의 테스트 PCB(120)와 프로브 카드(140)를 연결하는 포고 커넥터(130)를 포함한다.

테스트 컨트롤러(10)는 테스트 동작을 위한 데이터 및 전기적인 신호를 제공한다. 또한 테스트 과정을 통해서 검출된 신호와 데이터를 전달받아 테스트 중인 칩(Die Under Test:이하 DUT)의 양/불량 여부를 판단한다. 일반적인 경우, 테스트 장비의 연결 단자 및 접촉 핀들에서 미세 먼지나 정렬(Align)의 불완전에 따른 고장 발생시, 테스트 중인 웨이퍼 레벨의 칩(DUT)이 불량이 아닌 양품일 경우에도 불량으로 판단할 수 있다. 이런 경우에는 정상적인 칩이 불량으로 처리되어 많은 비용의 손실을 초래할 수밖에 없다. 그러나 본 발명의 테스트 컨트롤러(10)는 연속적으로 불량인 칩이 발생하는 경우 장비의 문제인지, 칩의 불량인지를 판단할 수 있는 동작을 수행한다. 이는 후술하게 되는 본 발명의 웨이퍼에 형성된 테스트 패턴을 통해서 구현된다.

테스트 헤드(100)는 상술한 테스트 컨트롤러(10)로부터의 데이터나 전기적인 신호를 전달받아 웨이퍼가 테스트 되는 프로브 스테이션(Probe Station)으로 전달하는 장치부이다. 테스트 헤드(100)는 테스트 컨트롤러(10)로부터 전달받은 제어신호에 응답하여 구비된 각 출력단으로 전기적 신호를 출력한다.

테스터 PCB(110)는 상술한 테스트 헤드(100)가 프로브 스테이션(Probe Station)으로 전달하는 전기적 신호를 출력하는 출력단을 포함한다. 또한 테스터 PCB(110)는 프로브 스테이션(Probe Station)으로부터 테스트 신호에 응답하여 테스트 컨트롤러(10) 측으로 전달되는 테스트 결과신호들을 입력받는 단자들을 포함한다. 이러한 구성은 일반적으로 테스트 헤드(100)에 장착되는 인쇄회로 기판 형태로 제공된다.

포고 커넥터(120)는 테스터 PCB(110)와 후술하게 되는 프로브 카드(130)에 전기적인 접속을 위하여 추가되는 완충 소재의 포고 핀들로 구성된다. 전기적인 테스트 신호를 전달할 경우, 포고 핀들 사이에 도전성 먼지의 유입이나, 포고 핀이 프로브 카드나, 테스터 PCB(110)와의 접점에 비도전성 파티클이 점착되는 경우에 문제가 발생할 수 있다. 이 경우에는 테스트 헤더(100)에서 전달되는 테스트 신호의 레벨이 정상에서 벗어나게 될 것이다.

시험용 프로브 카드(130)는 본 발명의 테스트 장치의 이상을 점검하기 위해 장착되는 카드이다. 정상적인 웨이퍼 테스트 동작 시 시험용 프로브 카드(130)가 아닌 일반적인 프로브 카드가 장착되어 칩 다이(Chip Die)의 패드에 접속되어 칩으로 테스트 신호를 전달하게 될 것이다. 그러나 칩 다이에 문제가 없는 경우에도 계속해서 페일(Fail)이 발생하는 경우, 본 발명의 시험용 프로브 카드(130)로 교체되어 상술한 포고 커텍터(120)나 테스트 헤드(100) 및 테스터 PCB(110)의 고장 여부를 점검할 수 있다. 시험용 프로브 카드(130)는 상술한 포고 커넥터(120)의 포고 핀들과 연결되어 접촉 저항의 변화 여부를 점검할 수 있는 수단들이 제공된다. 이러한 수단들은 이하의 도 4와 도 5에서 상세히 설명될 것이다.

웨이퍼(140)는 테스트 동작시에 테스트 헤드(100), 테스터 PCB(110), 포고 커넥터(120) 및 프로브 카드(미도시됨)에서 발생되는 고장을 점검하기 위한 수단을 포함한다. 프로브 카드에 도전성 또는 비도전성 파티클이 유입되어 정상적인 레벨의 테스트 신호를 전달하지 못하는 경우 테스트 컨트롤러는 페일(Fail)로 판단하게 될 것이다. 연속적으로 페일이 발생하게 되는 경우, 테스트 컨트롤러(10)는 본 발 명의 웨이퍼(140)에 구비되는 테스트 패턴(141)으로 프로브 카드를 이동하여 프로브 카드의 팁들을 접촉시키게 된다. 테스트 컨트롤러(10)는 프로브 카드를 테스트 패턴(141)으로 접촉하여 칩의 불량(Fail)인지 또는 테스트 장비의 고장인지의 여부를 판단하여 테스트의 진행 여부를 결정하게 될 것이다. 만일, 테스트 패턴에 프로브 카드를 접촉하여 도출되는 전기적 특성이 허용 범위 이내라면, 이는 테스트 장비의 정상임을 의미한다. 따라서, 동일한 프로브 카드를 이용하여 테스트를 계속 진행할 것이다. 그러나 테스트 패턴에 접속한 결과, 허용되는 범위 이내의 전기적 특성을 나타내지 않는 경우라면, 이는 테스트 장비의 고장 내지는 불량을 의미한다. 따라서, 고장의 위치를 점검하기 위한 단계로 진행될 것이다. 본 발명의 웨이퍼(140)에 대한 상세한 구성은 후술하게 되는 도 2에서 상세히 설명하기로 한다.

이상의 구성을 포함하는 본 발명의 테스트 시스템은 테스트 도중에 칩 다이(Chip Die)의 불량인지 또는 테스트 장비의 불량인지를 점검할 수 있는 수단을 제공한다. 또한 테스트 장비의 불량인 경우에는 테스트 장비의 불량 위치를 추적할 수 있는 수단을 구비하여 테스트의 효율을 높일 수 있다.

도 2는 본 발명의 웨이퍼(140)의 실시예를 보여주는 도면이다. 본 발명의 웨이퍼는 웨이퍼에 포함되는 칩 다이(Chip Die)의 불량인지 또는 테스트 장비의 불량인지를 점검할 수 있는 테스트 패턴(141)을 구비한다.

테스트 패턴(141)은 본 발명에 따른 도전성 금속막으로 형성되는 웨이퍼 상의 특정 패턴이다. 일반적인 실리콘 재질의 웨이퍼(140)에는 제조 공정을 통해서 집적 회로가 형성되는 칩 다이(Chip Die)가 포함된다. 칩 다이(Chip Die)의 경우 각 칩 다이(Chip Die) 별 프로브 카드의 팁이 접속되는 패드(Pad)가 구비될 것이다. 그러나 테스트 패턴(141)은 웨이퍼 상의 특정 위치에 구비되며, 패드가 존재하지 않는 단순한 금속막 만으로 형성될 수 있다. 이러한 금속막은 프로브 카드의 팁들과 접촉되고, 고유한 저항값에 따른 전기적인 특성들을 테스트 장비로 전달하게 된다. 본 발명의 테스트 패턴(141)은 제조 공정에서 금속막 형성 공정에서 형성될 수 있다. 또는 일반적인 웨이퍼의 정렬(Align)을 위해 추가되는 미러(Mirror) 영역을 이용하여 테스트 패턴(141)으로 사용할 수 있다. 본 발명의 테스트 패턴(141)은 비단 금속막으로만 형성된다는 것에 국한되지 않음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다. 즉, 고유한 특정 저항값을 가진 도전성 막으로 형성 가능하다. 또한 테스트 패턴(141)의 위치에 있어서도 상술한 도면에 국한되지 않는다.

칩 다이(142)는 프로브 카드의 팁들이 접촉하여 전기적인 신호를 전달하여 테스트 신호가 인가되는 웨이퍼 레벨의 집적회로이다. 이러한 칩 다이(Chip Die)(142)의 불량이 아니라 할지라도 도전성 및 비도전성 먼지의 유입 및 접속 불량에 의한 장비에 문제가 발생하는 경우에도 불량 처리될 수 있다. 또한, 테스트 도중에 연속해서 칩 다이(142)들이 불량으로 판단되는 경우에는 항상 테스트 컨트롤러(10)의 제어에 응답하여 상술한 테스트 패턴으로 프로브 카드가 이동되어, 장비의 이상유무가 테스트 될 것이다.

이상의 본 발명의 웨이퍼(140)는 테스트 패턴(141)을 구비하여 상술한 칩 다이(Chip Die)(142)의 테스트시에 연속적인 불량이 발생하는 경우, 프로브 카드를 테스트 패턴(141)으로 이동하여 접속하게 된다. 테스트 동작의 초기나 테스트 중에 계속해서 불량이 발생하는 경우, 웨이퍼에 삽입된 본 발명의 테스트 패턴(141)으로 프로브 카드를 이동하여 접속(Probe)하게 된다. 그리고 테스트 패턴(141)에 의한 예상되는 전기적 특성을 검출하여 테스트 장비의 문제인지, 또는 칩 다이(Chip Die)의 불량인지를 판정할 수 있다.

도 3은 상술한 도 1의 전기적인 특성을 간략히 모델링한 회로도이다. 테스트 헤드(100)에서 인가되는 전류 전원 또는 전압 전원에 응답하여 각 핀들의 접촉저항에 의한 도시한 회로가 구성될 것이다. 이러한 회로의 구성은 각 핀들에 대해 모델링한 것이다.

저항 (Ra)는 포고 커넥터(120)의 포고 핀과 테스터 PCB(110)의 접촉 단자와 형성되는 접촉저항이다. 저항 (Rb)는 포고 커넥터(120)의 포고 핀과 프로브 카드의 접속단자와의 연결부에서 발생하는 접촉저항이다. 그리고 저항 (Rc)는 프로브 카드의 팁과 상술한 테스트 패턴(141)과 연결되는 경우에 발생하는 접촉저항이다. 이러한 저항값들은 정상적인 경우에 대해 미리 측정되어 예상 범위가 설정되어 있다. 따라서 장비의 불량의 경우 상술한 세 개의 저항 중 하나 이상이 변화하게 될 것이다. 따라서, 인가되는 전원 전압 또는 전원 전류에 대해 예상 범위를 벗어나는 전류특성을 나타내게 될 것이다. 만일 프로브 카드의 팁에 비도전성 파티클이 점착되어 상술한 테스트 패턴(141)과 접촉하는 경우 저항(Rc)가 증가하게 되고, 전압 전원으로 인가되는 경우 유입되는 전류는 정상 범위를 벗어나게 될 것이다. 또한 포고 커넥터(120)의 상측 또는 하측 포고 핀에 이물질이나, 기타 접속 불량이 발생하 는 경우 저항 (Ra)나 저항 (Rb)가 변화하게 되고, 유입되는 전류가 예상 범위를 벗어나게 될 것이다. 이 경우, 테스트 컨트롤러(10)는 장비의 불량으로 판단하게 되고, 고장수리 지시를 내리게 될 것이다.

이상의 도 3에서 모델링한 회로도는 장비의 불량인지, 칩 다이(Chip Die)의 불량인지를 판단하는 수단만을 제공한다. 따라서, 장비의 불량으로 판단되는 경우는 장비의 불량 위치를 추적할 수 있는 수단이 더 부가되어야 할 것이다. 이는 후술하게 되는 도 4 내지 도 6에 의해서 상세히 설명될 것이다.

도 4는 웨이퍼(140)의 테스트 패턴(141)에 의한 장비 또는 칩 다이(Chip Die)의 불량 여부를 판단한 이후에 이루어지는 장비 테스트의 방법 및 장치를 설명하는 도면이다. 도 4를 참조하면, 도 4의 시험용 프로브 카드(130)는 장비의 불량으로 판단되는 경우 프로브 카드의 불량인지 아니면, 포고 커넥터를 비롯한 나머지 테스트 장비의 불량인지를 검출하기 위한 수단이다.

포고 커넥터(120)는 복수의 하측 포고 핀(121)을 통해서 본 발명의 시험용 프로브 카드(130)와 연결된다.

시험용 프로브 카드(130)는 상술한 복수의 하측 포고 핀(121) 각각에 대응하는 시험용 접속 단자(131~133)를 포함한다. 따라서 시험용 접속 단자(131~133)는 상술한 복수의 하측 포고 핀(121) 각각에 접촉하는 접촉 단자(131), 소정의 저항(132) 및 접지 단자(133)를 포함한다. 따라서 각 핀들에 대해서 예상되는 범위의 소정의 저항 (Rb)를 제공할 수 있다. 만일 하측 및 상측 포고 핀에 문제가 발생하는 경우 저항 (Ra) 및 저항 (Rb)의 크기가 변화하게 되고, 이는 예상되는 범위를 벗어나는 전류로 검출될 것이다. 이러한 동작은 도 6에서 상세히 설명하기로 한다.

도 5는 본 발명의 시험용 프로브 카드(130)의 다른 실시예를 간략히 보여주는 도면이다. 도 5를 참조하면, 상술한 시험용 접속 단자(131~133)의 구성을 보다 간략하고 단순하게 제작할 수 있다.

다른 실시예에 따른 본 발명의 시험용 프로브 카드(130)의 접속 단자는 복수의 하측 포고 핀들 각각에 대해서 접지된 하나의 전도성 막으로 형성할 수 있다. 이러한 전도성 막으로 형성된 본 발명의 접속 단자(134)는 복수의 하측 포고 핀(121)에 접속되어 접지 레벨을 제공한다. 또한 복수의 하측 포고 핀(121)과 접촉시에는 접촉 저항을 형성하게 된다. 만일 복수의 하측 포고 핀(121)이나 그 이전의 테스트 장비에 문제가 발생하는 경우 각 핀당 구성되는 회로에서 저항 (Ra) 또는 저항 (Rb)의 크기가 허용 범위를 벗어나게 된다. 이 경우 인가되는 전압 전원에 대한 전류의 크기가 예상 범위를 벗어나게 되며, 이는 프로브 카드 이전의 고장을 의미한다. 만일 발생하는 전류의 크기가 예상되는 허용 범위 이내라면, 이는 프로브 카드의 문제이므로 프로브 카드를 수리 또는 교체해야 함을 의미한다.

도 6은 상술한 시험용 프로브 카드(130)의 장착시 테스트 동작을 설명하기 위해 테스트 장비를 간략히 모델링한 회로도이다. 도 6을 참조하면, 본 발명의 회로도는 프로브 카드를 시험용 프로브 카드(130)로 교체한 이후를 형상화한다. 본 발명의 시험용 프로브 카드의 장착으로 인하여, 회로에는 저항 (Rb)가 예상되는 값으로 설정될 수 있다.

만일 프로브 카드에 문제가 발생하고, 나머지 테스트 장비에는 문제가 없는 경우, 테스트 헤드(100) 측에서 인가되는 전압(V) 전원에 대한 전류(I)의 크기는 허용범위 이내로 나타날 것이다. 이는 프로브 카드의 고장을 의미한다. 테스트 컨트롤러(10)는 프로브 카드를 교체하도록 지시하게 될 것이다. 그러나, 전류(I)의 크기가 허용 범위를 벗어나는 값으로 나타나는 경우, 이는 포고 커넥터(120)나 테스트 헤드(100) 측의 문제로 판단할 것이다. 이 경우 테스트 컨트롤러(10)는 포고 커넥터(120)나 나머지 테스트 장비의 이상 유무를 점검하도록 지시하게 된다.

도 7은 본 발명의 제반 테스트 과정을 시간의 흐름에 따라 보여주는 테스트 흐름도이다. 이하에서는 본 발명에 따른 테스트 과정이 상술한 도면들에 의거하여 설명될 것이다.

테스트가 시작되면, 테스트 장비의 정상적인 동작을 확인하기 위해 웨이퍼(140)에 구비되는 테스트 패턴(141)에 의한 테스트가 진행된다. 테스트 컨트롤러(10)는 프로브 카드를 웨이퍼(140)에 금속막 또는 도전성 막으로 형성된 테스트 패턴(141)으로 이동하여 장비의 전기적인 특성을 체크한다(S10). 상술한 테스트 패턴(141)에 의한 테스트 결과 장비가 정상인 경우에는 테스트 패턴(141)으로부터 나머지 집적회로(142)로 프로브 카드를 이동하여 웨이퍼 테스트를 진행한다(S30). 그러나 웨이퍼 상의 집적회로(142)들을 테스트하는 도중에 지속적으로 불량으로 판별되는 페일이 발생하는 경우, 칩 다이(Chip Die)의 불량일 경우보다는 장비의 결함일 확률이 커지게 된다. 이 경우 소정의 갯수 이상이 지속적으로 불량으로 판별되는 경우, 테스트 패턴(141)으로 프로브 카드를 접속하여, 장비의 전기적인 특성을 점검하기 위하여 단계 (S10)으로 복귀한다(S40).

반면에, 웨이퍼 상의 테스트 패턴(141)에 의한 장비의 전기적 특성의 점검 결과, 전기적 특성이 장비의 불량을 나타내는 경우에는 고장의 위치를 파악하기 위한 단계로 이동한다. 특히 초기에는 시험용 프로브 카드(130)를 장착하여, 프로브 카드의 고장인지의 여부를 판단한다(S50). 만일 시험용 프로브 카드(130)를 통해서 전기적인 특성을 점검한 결과 전기적 특성이 정상적인 경우(Pass)라면, 이는 프로브 카드의 고장을 의미한다. 그러나 시험용 프로브 카드(130)에 의한 전기적 특성을 측정한 결과, 측정값이 허용 범위를 벗어나는 경우(Fail), 이는 포고 커넥터(120)나 테스트 헤드(100) 및 테스터 PCB(110)의 불량을 의미한다(S60). 따라서 시험용 프로브 카드(130)에 의한 전기적 특성이 정상인 경우, 테스트 컨트롤러(10)는 프로브 카드를 교체하도록 지시하고 교체가 이루어진 후에는 테스트의 초기동작으로 이동한다(S70). 그러나, 시험용 프로브 카드(130)에 의한 테스트 결과가 비정상인 경우, 포고 커넥터를 점검한다(S80). 점검 이후에 정상적인 상태이면, 테스트의 초기 동작으로 복귀하여 테스트 패턴(141)에 의한 점검을 실시한다. 그러나 포고 커넥터(120)를 비롯한 테스트 장비의 이상을 발견시(S90)에는 포고 커넥터(120)나 기타 장비들에 대한 고장 수리를 실시하고, 테스트의 초기 동작으로 복귀한다(S100).

이상에서 설명한 본 발명의 테스트 방법은 테스트 장비의 고장 유무를 확인하는 단계와, 테스트 장비에서 고장위치를 점검하는 단계들을 포함한다. 이러한 단계들을 통한 본 발명은 테스트 공정에서 빈번하게 발생하는 테스트 장비의 고장을 신속히 검출하고, 신속한 고장 수리를 가능하게 하는 장치와 방법을 제공할 수 있 다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명에 따른 테스트 시스템은 빈번한 장비의 결함 및 결함의 위치를 신속히 검출하여 테스트 공정에 소요되는 비용을 효과적으로 절감할 수 있다.

Claims

반도체 웨이퍼에 대한 테스트 동작을 수행하도록 구성된 테스터; 상기 테스터와 상기 반도체 웨이퍼 사이에서 인터페이스하도록 구성되는 인터페이스 유닛; 그리고 도전 플레이트를 포함하는 테스트 시스템의 고장 점검 방법에 있어서:

상기 반도체 웨이퍼에 포함되는 반도체 장치들을 테스트하되, 반복적으로 결함이 검출되는 시점을 모니터링하는 단계; 및

상기 도전 플레이트에 상기 인터페이스 유닛의 접촉부를 접속하여 상기 인터페이스 유닛의 고장 위치를 검출하는 단계를 포함하는 테스트 시스템의 고장 점검 방법.
제 1 항에 있어서,

상기 인터페이스 유닛은 복수의 포고 핀을 포함하는 포고 커넥터;

상기 포고 커넥터에 의해 상기 테스터와 결합되는 프로브 카드를 포함하는 것을 특징으로 하는 테스트 시스템의 고장 점검 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
테스트 헤드; 프로브 카드; 도전 플레이트를 포함하는 시험용 프로브 카드; 상기 테스트 헤드와 프로브 카드 또는 상기 시험용 프로브 카드를 전기적으로 접속하는 포고 커넥터를 포함하는 테스트 장비와 칩 영역들 중 적어도 하나는 전면에 도전층으로 형성된 테스트 패턴을 포함하는 웨이퍼를 포함하는 반도체 테스트 장비의 고장 점검 방법에 있어서,

상기 프로브 카드를 웨이퍼 상에 형성된 테스트 패턴에 접속하여 상기 테스트 장비의 고장 여부를 테스트하는 제 1 테스트 단계;

상기 제 1 테스트 단계의 테스트 결과에 따라 상기 테스트 장비의 고장 유무를 판단하는 단계;

상기 테스트 장비의 고장으로 판정되는 경우, 상기 프로브 카드를 상기 시험용 프로브 카드로 교체하여 테스트하는 제 2 테스트 단계;

상기 제 2 테스트 결과에 따라, 프로브 카드 또는 포고 커넥터의 고장 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 테스트 장비의 고장 점검 방법.
제 13 항에 있어서,

상기 도전 플레이트는 상기 시험용 프로브 카드가 상기 포고 커넥터와 접촉하는 접속면에 접지된 금속막으로 형성되는 것을 특징으로 하는 테스트 장비의 고장 점검 방법.
제 13 항에 있어서,

상기 도전 플레이트는 상기 시험용 프로브 카드가 상기 포고 커넥터와 접촉하는 면에 위치하되, 상기 포고 커넥터의 포고 핀들 각각 대응하는 소정의 저항으로 형성되는 것을 특징으로 하는 테스트 장비의 고장 점검 방법.
제 13 항에 있어서,

상기 테스트 패턴은 상기 웨이퍼 상에 형성되는 금속막인 것을 특징으로 하는 테스트 장비의 고장 점검 방법.
제 13 항에 있어서,

상기 프로브 카드 또는 포고 커넥터의 고장 여부를 판단하는 단계는 상기 제 2 테스트 시에 인가되는 테스트 신호의 응답이 허용되는 범위 이내인 경우에는 프로브 카드의 고장을, 허용 범위 밖인 경우에는 포고 커넥터의 고장으로 판단하는 것을 특징으로 하는 테스트 장비의 고장 점검 방법.