JPH0837210A - 半導体ウエハのマッピングデータの保存方法 - Google Patents

半導体ウエハのマッピングデータの保存方法

Info

Publication number
JPH0837210A
JPH0837210A JP6170613A JP17061394A JPH0837210A JP H0837210 A JPH0837210 A JP H0837210A JP 6170613 A JP6170613 A JP 6170613A JP 17061394 A JP17061394 A JP 17061394A JP H0837210 A JPH0837210 A JP H0837210A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
mapping data
defective
data
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6170613A
Other languages
English (en)
Inventor
Katsuhiro Nishimura
勝博 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP6170613A priority Critical patent/JPH0837210A/ja
Priority to GB9514920A priority patent/GB2291739B/en
Priority to US08/505,623 priority patent/US5705935A/en
Publication of JPH0837210A publication Critical patent/JPH0837210A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】外部メモリー媒体を用いないで、しかもアルミ
の飛び散りによる歩留の低下を回避し、また安定したマ
ークの認識を可能にする半導体ウエハのマッピングデー
タの保存方法を提供する。 【構成】半導体ウエハ２０内の良品、不良品の半導体チ
ップの配列データであるマッピングデータ及びアドレス
基準マークをラベル型テープ３０に印字して半導体ウエ
ハ２０内に貼り付ける事により、同一半導体ウエハ内に
良品、不良品の半導体チップのマッピングデータ及びア
ドレス基準マークを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体ウエハのマッピン
グデータの保存方法に関する。
【０００２】
【従来の技術】従来のマッピングデータの保存方法は、
テスタ、プローバで行った試験の結果を外部メモリー媒
体（Ｆ／Ｄ，Ｍ／Ｔ等）に保存する。そしてこの試験が
完了した半導体ウエハ及び外部メモリー媒体がそれぞれ
ダイボンダーに送られ、外部メモリー媒体のデータによ
り半導体ウエハ内の良品の半導体チップのみを取り出し
てリードフレームやパッケージにダイボンディンする。
【０００３】しかしながらこの方法では、データの保存
に外部メモリー媒体を用いるので、半導体ウエハ一枚一
枚の形式、ロットナンバー、半導体ウエハナンバーを管
理する必要があった。また、マッピングデータそのもの
の管理も半導体ウエハ一枚単位で行う必要があり、さら
に外部メモリー媒体そのものを必要とし、そのデータの
転送手段を半導体ウエハの移送と別に必要であった。
【０００４】そこで本発明の発明者は上記欠点を除去し
たマッピングデータの保存方法を特開平５−１９０６１
４号公報に開示した。この技術を図５を用いて説明す
る。
【０００５】まず図５（Ａ）に示すように、平面形状が
周辺側面５３で定められる半導体ウエハ５０に、縦横に
延在する切断線（スクライブ線）５２によりマトリック
ス状に配列された半導体チップ５１のなかで、半導体ウ
エハ５０の周辺部分に位置しており始めから製品として
使用されないことがわかっている半導体チップ５１の表
面全体にアルミニウム膜を被着して、いわゆるアルミベ
タチップ５１Ａとする。一方、半導体ウエハ５０の中央
部分に配列する半導体チップ５１がＰ／Ｗ試験で良品チ
ップ５１Ｇと不良品チップ５１Ｆとに分類され各々が半
導体ウエハ内に分布しており、その分布状態をアルミベ
タチップ５１Ａの一つをデ−タ保存チップ５１Ｍとして
書き込む。尚、図５（Ａ）で不良品チップ５１Ｆを×印
で表現しているが、このような印が不良品チップに刻印
されているのではない。
【０００６】図５（Ｂ）はデータ保存チップ５１Ｍを拡
大して示した平面図である。良品チップ５１Ｇに対応す
る箇所にレーザを用いたレーザマーキングにより良品チ
ップマーク（・）６１Ｇを付け、一方、不良チップ５１
Ｆに対応する箇所６１Ｆには何らのマークも付けない
で、良品チップと不良品チップとを区別するマッピング
データを形成し、また同様にレーザを用いてこのマッピ
ングデータを取囲んで半導体ウエハ５０の外形５３を相
似形に縮小した輪郭をイメージしたアドレス基準マーク
６３を形成する。
【０００７】このような方法によれば、半導体ウエハ５
０の一角５１Ｍにマッピングデータ及びアドレス基準マ
ークが形成されているから、外部メモリー媒体が不必要
となり、外部メモリ−媒体のデータと照合するための半
導体ウエハの形式、ロットナンバー、半導体ウエハナン
バーの管理が不必要となる。
【０００８】
【発明が解決しようとする課題】このように図５に示す
方法は外部メモリー媒体を用いた方法と比較して種々の
利点を有するが、その後の検討の結果、アルミ上にレー
ザマーキングする事により、溶融したアルミが周囲の製
品としての半導体チップ上に飛び散り歩留が低下する問
題点、またポリイミドコーティング等でアルミの表面状
態が変り、これによりアルミの反射率が変化するため
に、アルミ上にレーザマーキングにより形成されたマー
クの認識が不安定になる問題点を有することが判明し
た。
【０００９】したがって本発明の目的は、外部メモリー
媒体を用いないで、しかもアルミの飛び散りによる歩留
の低下を回避し、また安定したマークの認識を可能にす
る半導体ウエハのマッピングデータの保存方法を提供す
ることである。
【００１０】
【課題を解決するための手段】本発明の特徴は、多数の
半導体チップをマトリックス状に形成した半導体ウエハ
内の良品、不良品の半導体チップの配列データであるマ
ッピングデータ及びアドレス基準マークをラベル型テー
プに印字して該半導体ウエハ内に貼り付ける事により、
同一半導体ウエハ内に良品、不良品の半導体チップのマ
ッピングデータ及びアドレス基準マークを形成する半導
体ウエハのマッピングデータの保存方法にある。ここで
ラベル型テープはアルミ箔で構成することができる。ま
た前記ラベル型テープは樹脂系の接着剤により前記半導
体ウエハの周辺箇所に貼り付けることが好ましい。
【００１１】
【作用】本発明の半導体ウエハのマッピングデータの保
存方法によれば、外部メモリー媒体を不必要にし、レー
ザマーキングによるアルミの飛び散りを排除し、またレ
ーザマーキングによるマークの不安定の認識を回避する
ことができる。
【００１２】
【実施例】以下、図面を参照して本発明を説明する。
【００１３】図１は、本発明の実施例の半導体ウエハの
マッピングデータの保存方法を用いた半導体装置の製造
の一例を示す概略図である。
【００１４】エレベータ機構等を有するウエハ供給部１
１に多数の半導体ウエハ２０が収納されており、そこか
ら半導体ウエハ２０が一枚ずつテスタ、プローバ等の試
験装置１２に搬送され、そこでプローブカード１６の探
針１７を半導体ウエハ内の各半導体チップの電極に当接
させてウエハ段階の電気的試験工程であるＰ／Ｗ試験を
行なう。
【００１５】このＰ／Ｗ試験による半導体ウエハ内の良
品、不良品の半導体チップの配列データであるマッピン
グデータ及びアドレス基準マークのデータを、点線の矢
印で示すように、データ印字部１４に送りそのデータを
長尺テープ材３７上に貼り付けてある一枚のアルミ箔か
らなるラベル型テープ３０の表面にドットプリンタ３９
により印字する。
【００１６】印字されたラベル型テープ３０は長尺テー
プ材３７から剥されてテープ貼付け部１３に送られる。
一方、Ｐ／Ｗ試験を完了した半導体ウエハ２０もテープ
貼付け部１３に搬送されてそのデータ保存箇所に、真空
吸着されてデータ印字部１４から送られてきたラベル型
テープ３０を裏面に形成されている樹脂系の接着材で貼
り付ける。
【００１７】Ｐ／Ｗ試験による良品、不良品の半導体チ
ップの配列データであるマッピングデータ及びアドレス
基準マークのデータが印字されたラベル型テープ３０が
貼り付けられた半導体ウエハ２０はダイボンディング部
１５に搬送され、そこでレーザ読取り器１９のレーザ照
射によりその反射光の検知からラベル型テープ３０の良
品、不良品の分布データを読み取り、これにより良品の
半導体チップ２１Ｇのみを半導体ウエハ２０から抜き取
ってリードフレーム１８上にダイボンディグした中間製
品を得る。そしてこの中間製品は次工程のワイヤボンデ
ィング部（図示省略）に搬送される。
【００１８】上記一連の工程は、コンピュータに結合し
た制御系（図示省略）により全自動で行われる。
【００１９】図２は実施例における半導体ウエハ２０を
示す斜め方向からみた平面図である。円形の一部に直線
のオリエンテーションフラット２３Ｆを設けた周辺側面
２３で輪郭が定められる半導体ウエハ２０に、縦横に延
在する切断線（一般にスクライブ線という）２２により
区画されてマトリックス状に半導体チップ２１配列され
ている。
【００２０】半導体チップ２１のうちで半導体ウエハ２
０の周辺部分に位置しており始めから製品として使用さ
れないことがわかっている半導体チップ２１はその表面
全体にアルミニウム膜を被着したいわゆるアルミベタチ
ップ２１Ａ（右上斜線で示す）である。
【００２１】このアルミベタチップ２１Ａのうちの一つ
が、その上にデータが印字されたラベル型テープ３０を
貼付けるデータ保存チップ２１Ｍである。
【００２２】一方、半導体ウエハ２０の中央部分に配列
する半導体チップ２１がＰ／Ｗ試験で良品チップ２１Ｇ
と不良品チップ２１Ｆとに分類され各々が半導体ウエハ
内に分布している。尚、図２で不良品チップ２１Ｆを×
印で表現しているが、このような印が不良品チップに刻
印されているのではない。
【００２３】図３はデータ印字部１４内を示す概略図で
ある。コア３８に巻かれた長尺テープ材３７上に、半導
体チップより少し小さい面積のラベル型テープ３０が樹
脂系の接着剤により粘着して所定間隔で配列している。
ドットプリンタ３９の下に位置しているラベル型テープ
３０に試験装置１２（図１）から送られてきたＰ／Ｗ試
験のデータにより、半導体ウエハ内の良品、不良品の半
導体チップの配列データであるマッピングデータをドッ
トプリンタ３９により印字する。また半導体ウエハの輪
郭を示すアドレス基準マークのデータもドットプリンタ
３９により印字する。そして印字が完了したラベル型テ
ープ３０は、ノズル状の真空吸着器（図示省略）で吸着
し、テープ材３７から剥してそのまま当該半導体ウエハ
に貼り付けるためにテープ貼付け部１３（図１）に送ら
れる。
【００２４】図４（Ａ）はラベル型テープ３０を示す斜
視図であり、表面に良品チップ２１Ｇに対応する箇所に
良品マーク３１Ｇ（３ケのみ例示）が所定の色で印字さ
れ、また半導体ウエハ２０の外輪郭２３に対応するアド
レス基準マーク３３が印字されており、裏面に耐湿性が
良好な樹脂系の接着剤３５が塗布形成されている。
【００２５】半導体チップを良品と不良品とに分類する
だけの場合は良品マークは所定の一色でよい。しかしプ
リンタで印字されるマークの色を多種にすることによ
り、レーザ読取り器１９（図１）におけるレーザ反射光
の強度も多種になるから、良品チップをさらに多分類す
ることも可能である。
【００２６】図４（Ｂ）は印字されたラベル型テープ３
０を拡大して示した平面図である。半導体ウエハ２０内
の１０ケの良品半導体チップ２１Ｇの分布に対応して１
０ケの良品マーク３１Ｇが印字されている。尚、図４
（Ｂ）で縦横の２点鎖線は半導体ウエハ２０の切断線２
２に対応する位置を示しているが、この２点鎖線は印字
されない。
【００２７】図４（Ｃ）に示すように、テープ貼付け部
１３（図１）においてラベル型テープ３０を接着剤３５
によって半導体ウエハ２０のデータ保存箇所（データ保
存チップ）２１Ｍ上に貼付ける。尚、図４（Ｃ）におい
て、図４（Ａ）と同様に、良品マーク３１Ｇは３ケのみ
を例示している。
【００２８】図４（Ｃ）の状態の半導体ウエハ２０がダ
イボンデイング部１５（図１）に搬送され、そこでレー
ザ読取り器１９（図１）において照射されたレーザ光の
反射光を検知することによりラベル型テープ３０におけ
る良品マーク３１Ｇおよびそのアドレス基準マーク３３
からの距離を読取り、それから半導体ウエハ２０におけ
る良品チップ２１Ｇが存在する位置を算出して、その良
品チップ２１Ｇをコレットで吸着してリードフレーム１
８（図１）にダイボンデイングする。
【００２９】
【発明の効果】以上説明したように本発明は、半導体ウ
エハ内の良品、不良品の半導体チップの配列データであ
るマッピングデータ及びアドレス基準マークをラベル型
テープに印字して半導体ウエハ内に貼り付ける半導体ウ
エハのマッピングデータの保存方法である。
【００３０】このようにマッピングデータを共存させた
半導体ウエハを形成するから、外部メモリー媒体が不必
要になり、これにより管理が簡素化されかつ正確の管理
が可能になる。
【００３１】またマークの形成にレーザマーキングの方
法を用いていないから、レーザマーキング時にアルミが
周辺の良品ペレットに飛び散り歩留を低下させることが
ない。さらにポリイミドコーチング等を行なって半導体
ウエハのアルミベタチップの表面状態が変っても、ラベ
ル型テープの表面状態には関係ないから常に安定したマ
ークの認識が可能になる。
【００３２】ラベル型テープはアルミ箔から構成するこ
とができ、印字はレーザ光を照射してその反射光の強度
で読取ることができる。このラベル型テープは常に同一
材を使用する事により安定した検出特性を得ることがで
き、また、バックの色（テープ材の色）を選択すること
により印字色とのコントラストを調整して検出特性を調
整することもできる。
【００３３】また、プリンタで印字されるマークの色を
多種にすることにより、良品チップをさらに多分類する
ことも可能となる。
【図面の簡単な説明】
【図１】本発明の実施例の半導体ウエハのマッピングデ
ータの保存方法を用いた製造プロセスの一例を示す概略
図である。
【図２】本発明の実施例における半導体ウエハを示す図
である。
【図３】本発明の実施例におけるデータ印字部を示す図
である。
【図４】本発明の実施例におけるラベル型テープを示す
図であり、（Ａ）は斜視図、（Ｂ）は拡大した平面図、
（Ｃ）は半導体ウエハに貼付けた状態の図である。
【図５】従来技術の半導体ウエハ（Ａ）および半導体ウ
エハ内のデ−タ保存チップを示す図である。
【符号の説明】
１１ ウエハ供給部 １２ 試験装置 １３ テープ貼付け部 １４ データ保存部 １５ ダイボンディング部 １６ プローブカード １７ 探針 １８ リードフレーム １９ レーザ読取り器 ２１，５１ 半導体チップ ２１Ａ，５１Ａ アルミベタチップ ２１Ｇ，５１Ｇ 良品チップ ２１Ｆ，５１Ｆ 不良品チップ ２１Ｍ，５１Ｍ データ保存チップ ２０，５０ 半導体ウエハ ２２，５２ 切断線（スクライブ線） ２３，５３ 半導体ウエハの周辺側面 ２３Ｆ 半導体ウエハのオリエンテーションフラット ３０ ラベル型テープ ３１Ｇ ドットプリンタによる良品マーク ３３ ドットプリンタによるアドレス基準マーク ３５ 接着剤 ３７ 長尺テープ材 ３８ コア ３９ ドットプリンタ ６１Ｇ レーザマーキングによる良品マーク ６１Ｆ 不良チップに対応する箇所 ６３ レーザマーキングによるアドレス基準マーク
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１１月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の実施例の半導体ウェハのマッピングデ
ータの保存方法を用いた製造プロセスの一例を示す概略
図である。
【図２】本発明の実施例における半導体ウェハを示す図
である。
【図３】本発明の実施例におけるデータ印字部を示す図
である。
【図４】本発明の実施例におけるラベル型テープを示す
図であり、（Ａ）は斜視図、（Ｂ）は拡大した平面図、
（Ｃ）は半導体ウェハに貼付けた状態の図である。
【図５】従来技術の半導体ウェハを示す図（Ａ）および
半導体ウェハ内のデータ保存チップを示す図（Ｂ）であ
る。
【符号の説明】 １１ ウェハ供給部 １２ 試験装置 １３ テープ貼付け部 １４ データ保存部 １５ ダイボンディング部 １６ プローブカード １７ 探針 １８ リードフレーム １９ レーザ読取り器 ２１，５１ 半導体チップ ２１Ａ，５１Ａ アルミベタチップ ２１Ｇ，５１Ｇ 良品チップ ２１Ｆ，５１Ｆ 不良品チップ ２１Ｍ，５１Ｍ データ保存チップ ２０，５０ 半導体ウェハ ２２，５２ 切断線（スクライブ線） ２３，５３ 半導体ウェハの周辺側面 ２３Ｆ 半導体ウェハのオリエンテーションフラット ３０ ラベル型テープ ３１Ｇ ドットプリンタによる良品マーク ３３ ドットプリンタによるアドレス基準マーク ３５ 接着剤 ３７ 長尺テープ材 ３８ コア ３９ ドットプリンタ ６１Ｇ レーザマーキングによる良品マーク ６１Ｆ 不良チップに対応する箇所 ６３ レーザマーキングによるアドレス基準マーク

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 多数の半導体チップをマトリックス状に
    形成した半導体ウエハ内の良品、不良品の半導体チップ
    の配列データであるマッピングデータ及びアドレス基準
    マークをラベル型テープに印字して該半導体ウエハ内に
    貼り付ける事により、同一半導体ウエハ内の所定箇所に
    良品、不良品の半導体チップのマッピングデータ及びア
    ドレス基準マークを形成する事を特徴とする半導体ウエ
    ハのマッピングデータの保存方法。
  2. 【請求項２】 前記ラベル型テープはアルミ箔で構成さ
    れていることを特徴とする請求項１記載の半導体ウエハ
    のマッピングデータの保存方法。
  3. 【請求項３】 前記ラベル型テープは樹脂系の接着剤に
    より前記半導体ウエハの周辺部分の所定箇所に貼り付け
    ることを特徴とする請求項１もしくは請求項２記載の半
    導体ウエハのマッピングデータの保存方法。
JP6170613A 1994-07-22 1994-07-22 半導体ウエハのマッピングデータの保存方法 Pending JPH0837210A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6170613A JPH0837210A (ja) 1994-07-22 1994-07-22 半導体ウエハのマッピングデータの保存方法
GB9514920A GB2291739B (en) 1994-07-22 1995-07-20 Method of indicating acceptable and defective chips on semiconductor wafer
US08/505,623 US5705935A (en) 1994-07-22 1995-07-21 Method of managing mapping data indicative of excellent/defective chips on semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170613A JPH0837210A (ja) 1994-07-22 1994-07-22 半導体ウエハのマッピングデータの保存方法

Publications (1)

Publication Number Publication Date
JPH0837210A true JPH0837210A (ja) 1996-02-06

Family

ID=15908114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170613A Pending JPH0837210A (ja) 1994-07-22 1994-07-22 半導体ウエハのマッピングデータの保存方法

Country Status (3)

Country Link
US (1) US5705935A (ja)
JP (1) JPH0837210A (ja)
GB (1) GB2291739B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379084B1 (ko) * 1998-08-31 2003-07-07 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266725B2 (en) * 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
DE10123362B4 (de) * 2001-05-14 2004-12-30 Infineon Technologies Ag Wafer sowie Verfahren zum Herstellen eines Wafers
US6764168B1 (en) * 2002-03-01 2004-07-20 Novellus Systems, Inc. Sensor for detecting droplet characteristics
CN101238566B (zh) * 2005-08-18 2012-05-09 爱德万测试株式会社 器件识别方法、器件制造方法以及电子器件
KR100805833B1 (ko) * 2006-01-24 2008-02-21 삼성전자주식회사 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
CN111653500A (zh) * 2020-06-19 2020-09-11 上海华力集成电路制造有限公司 判断晶圆良率损失的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577941A (en) * 1980-06-18 1982-01-16 Toshiba Corp Discriminating method for semiconductor chip
JPH02260440A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Ｉｃウェハ及びｉｃの良否識別方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3847284A (en) * 1973-05-11 1974-11-12 Teledyne Inc Magnetic tape die sorting system
US4928002A (en) * 1988-12-05 1990-05-22 Motorola Inc. Method of recording test results of die on a wafer
US5256578A (en) * 1991-12-23 1993-10-26 Motorola, Inc. Integral semiconductor wafer map recording
JPH05190614A (ja) * 1992-01-13 1993-07-30 Nec Kyushu Ltd マッピングデータの保存方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577941A (en) * 1980-06-18 1982-01-16 Toshiba Corp Discriminating method for semiconductor chip
JPH02260440A (ja) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Ｉｃウェハ及びｉｃの良否識別方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379084B1 (ko) * 1998-08-31 2003-07-07 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Also Published As

Publication number Publication date
GB2291739B (en) 1998-08-12
GB9514920D0 (en) 1995-09-20
GB2291739A (en) 1996-01-31
US5705935A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
US9287142B2 (en) Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
US6528330B2 (en) Semiconductor device manufacturing method
JPH0837210A (ja) 半導体ウエハのマッピングデータの保存方法
TW200926006A (en) Method for the manufacture of a laser-inscribable and adhesive smart label
US6201256B1 (en) Cutting plotter equipped with device for reading register marks for seal cutting and method for reading register marks using same
JPS60100450A (ja) 半導体ウエーハ装着及び切断装置
KR20050062399A (ko) 전자 디바이스 처리 시스템
JPH07240433A (ja) 半導体集積回路装置
US4928002A (en) Method of recording test results of die on a wafer
JPH06124981A (ja) 半導体装置の製造方法
JPH1167876A (ja) ダイ認識方法および半導体製造装置
JP4677268B2 (ja) Ｒｆ−ｉｄメディアの検査装置
JP4043557B2 (ja) データ管理方法、データ管理装置、及び、搭載台
US6573200B2 (en) Automatic printing of caution labels for moisture-sensitive devices
JP2005103891A (ja) 印字装置
TWI808864B (zh) 校正方法、及電子零件的製造方法
JP2009129217A (ja) 半導体装置の製造方法
JPH0966519A (ja) 半導体装置の製造方法
JPH05144891A (ja) 半導体装置用マツピングデータ・マーキングユニツト
JPS6159899A (ja) 部品テ−ピング用テ−プ
JP2007294503A (ja) ワイヤボンディング座標設定方法
JP2022168722A (ja) Ａｃｆ貼付け装置及びａｃｆ貼付け方法
JPH0831431B2 (ja) 検査方法
TW447064B (en) Substrate and recognition method capable of identifying defective units in the array molding

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970318