JPH0966519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0966519A JPH0966519A JP22533995A JP22533995A JPH0966519A JP H0966519 A JPH0966519 A JP H0966519A JP 22533995 A JP22533995 A JP 22533995A JP 22533995 A JP22533995 A JP 22533995A JP H0966519 A JPH0966519 A JP H0966519A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- wafer
- mark
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 簡単な方法及び装置によってチップの裏面に
識別記号を付す方法を提供することを目的とする。 【解決手段】 ダイシングテープ上にマークテープを接
着し、その上にウエハを接着する。マークテープと共に
ウエハを分割することによってチップを製造する。マー
クテープとダイシングテープ間の接着力よりマークテー
プとウエハ間の接着力のほうが大きい。従って、チップ
をダイシングテープより取り上げると、マークテープは
チップに接着されている。
識別記号を付す方法を提供することを目的とする。 【解決手段】 ダイシングテープ上にマークテープを接
着し、その上にウエハを接着する。マークテープと共に
ウエハを分割することによってチップを製造する。マー
クテープとダイシングテープ間の接着力よりマークテー
プとウエハ間の接着力のほうが大きい。従って、チップ
をダイシングテープより取り上げると、マークテープは
チップに接着されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には、組み立て工程において半導体
チップの裏面にマークを付す方法に関する。
法に関し、より詳細には、組み立て工程において半導体
チップの裏面にマークを付す方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程は、一般に、ウエ
ハ製造工程と組み立て工程と検査工程とを含む。組み立
て工程では先ずウエハよりチップが形成される。
ハ製造工程と組み立て工程と検査工程とを含む。組み立
て工程では先ずウエハよりチップが形成される。
【０００３】図５を参照してチップ形成工程を説明す
る。図５Ａに示すように、検査を経たウエハ１３がダイ
シングテープ１２上に接着される。次に図５Ｂに示すよ
うに、分割される。これはダイシングと称される。こう
して多数の小さなチップ２２が形成される。最後に図５
Ｃに示すように、ダイシングテープ１２上に接着された
チップ２２が一つ一つ取り上げられ、次の工程へ搬送さ
れる。
る。図５Ａに示すように、検査を経たウエハ１３がダイ
シングテープ１２上に接着される。次に図５Ｂに示すよ
うに、分割される。これはダイシングと称される。こう
して多数の小さなチップ２２が形成される。最後に図５
Ｃに示すように、ダイシングテープ１２上に接着された
チップ２２が一つ一つ取り上げられ、次の工程へ搬送さ
れる。
【０００４】半導体装置には、パッケージを使用するパ
ッケージ型とパッケージを使用しないノンパッケージ型
がある。パッケージ型ではチップはパッケージと称され
る容器に取り付けられる。これはダイボンディングと称
される。
ッケージ型とパッケージを使用しないノンパッケージ型
がある。パッケージ型ではチップはパッケージと称され
る容器に取り付けられる。これはダイボンディングと称
される。
【０００５】更に、チップのパッド（電極）とパッケー
ジに取り付けられた外部リード線が接続される。最後に
パッケージはウエハを収容した状態で密封される。こう
してパッケージ型の半導体装置が製造される。
ジに取り付けられた外部リード線が接続される。最後に
パッケージはウエハを収容した状態で密封される。こう
してパッケージ型の半導体装置が製造される。
【０００６】ノンパッケージ型ではチップのパッドに直
接リード線が接続される。半導体装置の内部及び外部結
線法として、ワイヤボンディング法とワイヤレスボンデ
ィング法とがある。
接リード線が接続される。半導体装置の内部及び外部結
線法として、ワイヤボンディング法とワイヤレスボンデ
ィング法とがある。
【０００７】図６に、ワイヤレスボンディング法によっ
て半導体装置２１をプリント配線板４１に装着する場合
を示す。図６Ａはテープキャリヤパッケージ（ＴＣＰ）
法によって装着された半導体装置の例を示し、図６Ｂは
フリップチップ法によって装着された半導体装置の例を
示す。
て半導体装置２１をプリント配線板４１に装着する場合
を示す。図６Ａはテープキャリヤパッケージ（ＴＣＰ）
法によって装着された半導体装置の例を示し、図６Ｂは
フリップチップ法によって装着された半導体装置の例を
示す。
【０００８】ノンパッケージ型の半導体装置はベアチッ
プとも称され、チップ２２が露出されている。図示のよ
うに、集積回路が形成された表面２２Ｂがプリント配線
板４１側に面し、裏面２２Ａが外側に露出している。
プとも称され、チップ２２が露出されている。図示のよ
うに、集積回路が形成された表面２２Ｂがプリント配線
板４１側に面し、裏面２２Ａが外側に露出している。
【０００９】ノンパッケージ型の半導体装置ではチップ
２２の裏面２２Ａに識別記号が付される。例えば、半導
体装置の形式、名称、製造番号、仕様等である。
２２の裏面２２Ａに識別記号が付される。例えば、半導
体装置の形式、名称、製造番号、仕様等である。
【００１０】図７はチップ２２の裏面２２Ａに識別記号
を付す方法を示す。図７Ａの例ではレーザ発振器３１か
らのレーザ光線３２によってチップ２２の裏面２２Ａに
識別記号を刻印し、図７Ｂの例ではレーザ発振器３１か
らのレーザ光線３２によってウエハ１３の裏面１３Ａに
識別記号を刻印す。
を付す方法を示す。図７Ａの例ではレーザ発振器３１か
らのレーザ光線３２によってチップ２２の裏面２２Ａに
識別記号を刻印し、図７Ｂの例ではレーザ発振器３１か
らのレーザ光線３２によってウエハ１３の裏面１３Ａに
識別記号を刻印す。
【００１１】
【発明が解決しようとする課題】図７に示すように、レ
ーザ光線３２によってチップ２２又はウエハ１３に刻印
する方法は、チップ２２又はウエハ１３の表面２２Ｂ、
１３Ｂに形成された集積回路に傷つけないように保持す
る必要があり、一般に手数がかかり装置が複雑化する欠
点がある。
ーザ光線３２によってチップ２２又はウエハ１３に刻印
する方法は、チップ２２又はウエハ１３の表面２２Ｂ、
１３Ｂに形成された集積回路に傷つけないように保持す
る必要があり、一般に手数がかかり装置が複雑化する欠
点がある。
【００１２】本発明は斯かる点に鑑み、簡単な方法及び
装置によってチップ２２の裏面２２Ａに識別記号を付す
方法を提供することを目的とする。
装置によってチップ２２の裏面２２Ａに識別記号を付す
方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明によると、ダイシ
ングテープ上にウエハを接着し該ウエハを分割すること
によってチップを製造することを含む半導体装置の製造
方法において、上記ダイシングテープ上に上記ウエハを
接着するとき所定のマークを上記ウエハに転写する転写
工程を含むことを特徴とする。
ングテープ上にウエハを接着し該ウエハを分割すること
によってチップを製造することを含む半導体装置の製造
方法において、上記ダイシングテープ上に上記ウエハを
接着するとき所定のマークを上記ウエハに転写する転写
工程を含むことを特徴とする。
【００１４】本発明によると、半導体装置の製造方法に
おいて、上記転写工程は、上記ダイシングテープ上に上
記ウエハを接着するとき上記ダイシングテープと上記ウ
エハの間に上記所定のマークを有するマークテープを接
着することを含む。
おいて、上記転写工程は、上記ダイシングテープ上に上
記ウエハを接着するとき上記ダイシングテープと上記ウ
エハの間に上記所定のマークを有するマークテープを接
着することを含む。
【００１５】本発明によると、半導体装置の製造方法に
おいて、上記マークテープと上記ダイシングテープ間の
接着力より上記マークテープと上記ウエハ間の接着力の
ほうが大きいことを特徴とする。
おいて、上記マークテープと上記ダイシングテープ間の
接着力より上記マークテープと上記ウエハ間の接着力の
ほうが大きいことを特徴とする。
【００１６】
【発明の実施の形態】図１及び図２を参照して本発明に
よる方法を説明する。図１Ａに示すように、先ずダイシ
ングテープ１２上にマークテープ１１を配置し、両者を
接着する。このときマークテープ１１のマークが付され
た面が下側に、即ち、ダイシングテープ１２側になるよ
うに配置される。次に、図１Ｂに示すように、マークテ
ープ１１上にウエハ１３を配置し、両者を接着する。こ
のとき、ウエハ１３の裏面１３Ａが下側に、即ち、マー
クテープ１１側になるように配置される。
よる方法を説明する。図１Ａに示すように、先ずダイシ
ングテープ１２上にマークテープ１１を配置し、両者を
接着する。このときマークテープ１１のマークが付され
た面が下側に、即ち、ダイシングテープ１２側になるよ
うに配置される。次に、図１Ｂに示すように、マークテ
ープ１１上にウエハ１３を配置し、両者を接着する。こ
のとき、ウエハ１３の裏面１３Ａが下側に、即ち、マー
クテープ１１側になるように配置される。
【００１７】図１Ｃに示すように、こうして、下から上
に順に、ダイシングテープ１２、マークテープ１１及び
ウエハ１３が重ねて配置され互いに接着される。このと
き、マークテープ１１とダイシングテープ１２間の接着
力よりマークテープ１１とウエハ１３間の接着力のほう
が強いように接着される。
に順に、ダイシングテープ１２、マークテープ１１及び
ウエハ１３が重ねて配置され互いに接着される。このと
き、マークテープ１１とダイシングテープ１２間の接着
力よりマークテープ１１とウエハ１３間の接着力のほう
が強いように接着される。
【００１８】次に図２Ａに示すように、ウエハ１３は分
割又はダイシングされる。本例では、ウエハ１３と共に
マークテープ１１も分割される。図２Ｂに示すように、
最後に、こうして生成されたチップ２２が取り出され
る。上述のように、マークテープ１１とダイシングテー
プ１２間の接着力よりマークテープ１１とウエハ１３間
の接着力のほうが強いから、マークテープ１１とダイシ
ングテープ１２間が剥離する。従って、裏面２２Ａにマ
ークテープ１１が装着されたチップ２２が生成される。
割又はダイシングされる。本例では、ウエハ１３と共に
マークテープ１１も分割される。図２Ｂに示すように、
最後に、こうして生成されたチップ２２が取り出され
る。上述のように、マークテープ１１とダイシングテー
プ１２間の接着力よりマークテープ１１とウエハ１３間
の接着力のほうが強いから、マークテープ１１とダイシ
ングテープ１２間が剥離する。従って、裏面２２Ａにマ
ークテープ１１が装着されたチップ２２が生成される。
【００１９】図３は本発明による方法を示す流れ図であ
る。ステップ１０１は図１Ａに相当し、ダイシングテー
プ１２上にマークテープ１１を接着する。ステップ１０
２は図１Ｂに相当し、マークテープ１１上にウエハ１３
を接着する。ステップ１０３では、図２Ａに示したよう
に、ウエハ１３をマークテープ１１と共に分割するダン
シング工程である。ステップ１０４はチップ２２を一つ
一つ取り出す工程であり、図２Ｂに相当する。
る。ステップ１０１は図１Ａに相当し、ダイシングテー
プ１２上にマークテープ１１を接着する。ステップ１０
２は図１Ｂに相当し、マークテープ１１上にウエハ１３
を接着する。ステップ１０３では、図２Ａに示したよう
に、ウエハ１３をマークテープ１１と共に分割するダン
シング工程である。ステップ１０４はチップ２２を一つ
一つ取り出す工程であり、図２Ｂに相当する。
【００２０】図４は本例によるマークテープ１１の印又
はマークの例を示す。マーク１１Ａは多数の小さな印
“ＡＬ”の集合的配列よりなる。一つ一つのマーク１１
Ａは、チップ２２の寸法より小さいように選択される。
マーク１１Ａはチップ２２の寸法より小さく且つチップ
２２の回転方向が識別することができるならどのような
ものであってもよい。
はマークの例を示す。マーク１１Ａは多数の小さな印
“ＡＬ”の集合的配列よりなる。一つ一つのマーク１１
Ａは、チップ２２の寸法より小さいように選択される。
マーク１１Ａはチップ２２の寸法より小さく且つチップ
２２の回転方向が識別することができるならどのような
ものであってもよい。
【００２１】以上本発明の実施の形態について詳細に説
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
【００２２】上述の例ではマークテープ１１を使用して
ウエハ１３の裏面１３に多数の小さなマーク１１Ａを付
した。しかしながら、マークテープ１１を使用すること
なく適当な印刷方法によって同様にマーク１１Ａをウエ
ハ１３の裏面１３に接着してもよい。
ウエハ１３の裏面１３に多数の小さなマーク１１Ａを付
した。しかしながら、マークテープ１１を使用すること
なく適当な印刷方法によって同様にマーク１１Ａをウエ
ハ１３の裏面１３に接着してもよい。
【００２３】例えば図１Ａのマークテープ１１を接着す
る工程の代わりに、ダイシングテープ１２上に適当な印
刷方法によってマーク１１Ａを装着し、図１Ｂのウエハ
１３を接着する工程にてマーク１１Ａをウエハ１３に転
写するように構成してもよい。ウエハ１３に転写可能な
ようにダイシングテープ１２上にマーク１１Ａを装着す
る方法は印刷技術の分野にて既知であり、ここでは詳細
を説明しない。
る工程の代わりに、ダイシングテープ１２上に適当な印
刷方法によってマーク１１Ａを装着し、図１Ｂのウエハ
１３を接着する工程にてマーク１１Ａをウエハ１３に転
写するように構成してもよい。ウエハ１３に転写可能な
ようにダイシングテープ１２上にマーク１１Ａを装着す
る方法は印刷技術の分野にて既知であり、ここでは詳細
を説明しない。
【００２４】更に、上述の例ではノンパッケージ型の半
導体装置の製造方法について説明したが、本例はパッケ
ージ型の半導体装置にも適用されよう。また、本発明
は、結線方法として、ワイヤレスボンディング法が使用
される半導体装置ばかりでなく、ワイヤボンディング法
が使用される半導体装置にも適用可能である。
導体装置の製造方法について説明したが、本例はパッケ
ージ型の半導体装置にも適用されよう。また、本発明
は、結線方法として、ワイヤレスボンディング法が使用
される半導体装置ばかりでなく、ワイヤボンディング法
が使用される半導体装置にも適用可能である。
【００２５】
【発明の効果】本発明によると、自動的に且つ簡単な方
法でチップの裏面にマークを付すことができる利点を有
する。
法でチップの裏面にマークを付すことができる利点を有
する。
【００２６】本発明によると、ウエハのダイシングと同
時にチップの裏面にマークを付すことができる利点を有
する。
時にチップの裏面にマークを付すことができる利点を有
する。
【図１】本発明による半導体装置の製造方法を説明する
ための説明図である。
ための説明図である。
【図２】本発明による半導体装置の製造方法を説明する
ための説明図である。
ための説明図である。
【図３】本発明による半導体装置の製造方法を示す流れ
図である。
図である。
【図４】チップの裏面に付すマークの例を示す図であ
る。
る。
【図５】従来の半導体装置の製造方法を説明するための
説明図である。
説明図である。
【図６】従来の半導体装置がプリント配線板上に装着さ
れた状態を示す図である。
れた状態を示す図である。
【図７】従来のウエハ又はチップの裏面にマークを付す
方法を説明するための説明図である。
方法を説明するための説明図である。
１１ マークテープ １１Ａ マーク １２ ダイシングテープ １３ ウエハ １３Ａ 裏面 １３Ａ 表面 ２１ 半導体装置 ２２ チップ ２２Ａ 裏面 ２２Ｂ 表面 ３１ レーザ発振器 ３２ レーザ光 ４１ プリント配線板
Claims (3)
- 【請求項１】 ダイシングテープ上にウエハを接着し該
ウエハを分割することによってチップを製造することを
含む半導体装置の製造方法において、 上記ダイシングテープ上に上記ウエハを接着するとき所
定のマークを上記ウエハに転写する転写工程を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、上記転写工程は、上記ダイシングテープ上に上
記ウエハを接着するとき上記ダイシングテープと上記ウ
エハの間に上記所定のマークを有するマークテープを接
着することを含む半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、上記マークテープと上記ダイシングテープ間の
接着力より上記マークテープと上記ウエハ間の接着力の
ほうが大きいことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22533995A JPH0966519A (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22533995A JPH0966519A (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0966519A true JPH0966519A (ja) | 1997-03-11 |
Family
ID=16827805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22533995A Pending JPH0966519A (ja) | 1995-09-01 | 1995-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0966519A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533871A (ja) * | 2000-04-04 | 2003-11-11 | シノヴァ エス．アー． | 対象物を切断して切断物を機械加工するための方法および対象物または切断物を保持するための支持台 |
| KR100652435B1 (ko) * | 2005-10-07 | 2006-12-01 | 삼성전자주식회사 | 첫 번째 다이의 위치를 구분할 수 있는 표시수단을구비하는 웨이퍼 및 웨이퍼의 다이 부착 방법 |
| JP2021170575A (ja) * | 2020-04-14 | 2021-10-28 | リンテック株式会社 | 接着シートおよび処理装置 |
-
1995
- 1995-09-01 JP JP22533995A patent/JPH0966519A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533871A (ja) * | 2000-04-04 | 2003-11-11 | シノヴァ エス．アー． | 対象物を切断して切断物を機械加工するための方法および対象物または切断物を保持するための支持台 |
| KR100652435B1 (ko) * | 2005-10-07 | 2006-12-01 | 삼성전자주식회사 | 첫 번째 다이의 위치를 구분할 수 있는 표시수단을구비하는 웨이퍼 및 웨이퍼의 다이 부착 방법 |
| JP2021170575A (ja) * | 2020-04-14 | 2021-10-28 | リンテック株式会社 | 接着シートおよび処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943422B2 (en) | Wafer level pre-packaged flip chip | |
| US4549247A (en) | Carrier element for IC-modules | |
| US7335985B2 (en) | Method and system for electrically coupling a chip to chip package | |
| US20020096731A1 (en) | Package structure of an image sensor and method for packaging the same | |
| US20050046044A1 (en) | Semiconductor device with sensor and/or actuator surface and method for producing it | |
| JPH10163271A (ja) | はんだ部材付着方法 | |
| US20030059721A1 (en) | Fabrication method of semiconductor | |
| JP3811567B2 (ja) | 半導体装置の製造方法 | |
| JPH0966519A (ja) | 半導体装置の製造方法 | |
| JPH06244304A (ja) | リードレスチップキャリアパッケージ | |
| JPH02126685A (ja) | 固体イメージセンサー | |
| CN111816571A (zh) | 半导体封装方法 | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| KR100456815B1 (ko) | 반도체 패키지 및 이것의 반도체 칩 부착방법 | |
| JP2001127236A (ja) | Ｉｃパッケージ | |
| JPS6359595A (ja) | 携帯可能媒体における実装方法 | |
| US7491568B2 (en) | Wafer level package and method for making the same | |
| JPH11163391A (ja) | 光半導体装置 | |
| JPS61214533A (ja) | 半導体装置およびその製造方法 | |
| JPS6359594A (ja) | フイルムキヤリア基板 | |
| KR20030086704A (ko) | 반도체패키지 제조 방법 | |
| JP2000185764A (ja) | 半導体装置の生産方法 | |
| JPH1056028A (ja) | 半導体装置の製造方法 | |
| JPH0449633A (ja) | フィルムキャリヤテープ、半導体装置、及び、半導体装置の実装方法 | |
| JP2000183219A (ja) | Ｉｃパッケージの製造方法 |