JPH1056028A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1056028A
JPH1056028A JP9106142A JP10614297A JPH1056028A JP H1056028 A JPH1056028 A JP H1056028A JP 9106142 A JP9106142 A JP 9106142A JP 10614297 A JP10614297 A JP 10614297A JP H1056028 A JPH1056028 A JP H1056028A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
adhesive
sheet
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9106142A
Other languages
English (en)
Inventor
Sumie Satou
寿巳江 佐藤
Jun Omori
純 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9106142A priority Critical patent/JPH1056028A/ja
Publication of JPH1056028A publication Critical patent/JPH1056028A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors

Abstract

(57)【要約】 【課題】 接着剤シ−トから接着剤形状をした接着剤を
切り出し、それを樹脂封止された半導体チップが多数連
装された基板から切り出された単体の半導体モジュ−ル
に貼付して、半導体モジュ−ルとモジュ−ル支持基板と
を接着する場合、切り出された接着剤は小さくて薄いた
め取り扱いが困難であり、接着剤の半導体モジュ−ル等
への位置あわせが難しく、作業に時間がかかった。 【解決手段】 樹脂封止部に対応する複数の穴が開いた
接着剤シ−ト1をチップが連装された基板4に接着し、
その後基板4と接着剤1とを一括して切断する。

Description

【発明の詳細な説明】
【0001】
【発明の属する分野】本発明は半導体装置の製造方法に
関し、特に、半導体モジュ−ルとそれを支持する基板と
を固着する方法に係わる。
【0002】
【従来の技術】近年、ICカ−ド等のカ−ド型記憶装置
が実用化されている。この種のICカ−ドにおいてメモ
リを含むカ−ド型モジュ−ルをICカ−ドに着脱可能と
したICカ−ドが開発されている。図4は、こうしたカ
−ド型モジュ−ルの一例を示す。図5及び図6は、カ−
ド型モジュ−ルに用いられる半導体モジュ−ルを示す。
図5(a)は、半導体モジュ−ルの樹脂封止面の斜視図
であり、図5(b)は、半導体モジュ−ルの外部接続用
端子面の斜視図である。図6は、半導体モジュ−ルの断
面図である。この半導体モジュ−ルにおいて、基板13
の片面に半導体チップ25が装着され、半導体チップ2
5のボンディングパッドと基板13のチップ接続用端子
26との間が金ワイヤ27により接続される。半導体チ
ップは、バンプを用いたフリップチップ接続技術により
基板上のチップ接続用端子に接続されてもよい。その
後、半導体チップ25は、樹脂14でモ−ルドされる。
ここでは一例として半導体チップ25に不揮発性半導体
メモリであるNAND型フラッシュEEPROMが用い
られる。樹脂14で封止された周辺には、基板13が露
出されている。また、基板の反対側には平面型の外部接
続用端子12が設けられている。外部接続用端子12
は、スル−ホ−ル28を介してチップ接続用端子26と
接続されている。この半導体モジュ−ル10は、図4に
示すように、樹脂製のモジュ−ル支持基板11の凹部1
1aに埋め込むように貼り付けられる。半導体モジュ−
ルの外部接続用端子12はモジュ−ル支持基板11とほ
ぼ面一に露出される。通常、液状接着剤あるいは公知技
術ではなく先行技術であるがシ−ト状接着剤を用いて、
半導体モジュ−ルの樹脂封止部の外縁の樹脂封止されて
いない基板13とモジュ−ル支持基板11の凹部11a
が接着される。
【0003】図7は、シ−ト状接着剤を使用して半導体
モジュ−ルとモジュ−ル支持基板とを接着する工程の一
例を示す。まず、図7(a)に示すように、一枚の基板
15上に複数の半導体モジュ−ルが設けられた多連化半
導体モジュ−ル群から、単体の半導体モジュ−ル17を
切り出す。16は、樹脂封止部である。また、図7
(b)に示すように、接着剤シ−ト18から、半導体モ
ジュ−ルとモジュ−ル支持基板との間の接着形状を有す
る接着剤19を切り出す。この切り出した接着剤19
は、例えばリング状である。ここで、接着剤シ−ト18
及び接着剤19は両面接着剤となっている。その後、図
7(c)に示すように、モジュ−ル支持基板11の凹部
11a内に接着剤19を貼付する。最後に、図7(c)
に示すように、モジュ−ル支持基板11の接着剤19上
にも17を設置し、半導体モジュ−ル17とモジュ−ル
支持基板11を固着する。
【0004】また、図8は、シ−ト状接着剤を使用して
半導体モジュ−ルとモジュ−ル支持板とを接着する工程
の別の例を示す。まず、図8(a)に示すように、一枚
の基板15上に複数の半導体モジュ−ルが設けられた多
連化半導体モジュ−ル群から単体の半導体モジュ−ル1
7を切り離す。次いで、図8(b)に示すように、接着
剤シ−ト18から半導体モジュ−ル1個分の接着剤19
を切り出す。その後、図8(c)に示すように、単体半
導体モジュ−ル17に接着剤19を貼付し、図8(d)
に示すように、半導体モジュ−ル17をモジュ−ル支持
基板11の凹部11aに収容し、接着剤19が貼付され
た半導体モジュ−ル17とモジュ−ル支持基板11とを
固着する。
【0005】また、液状接着剤を用いて半導体モジュ−
ルとモジュ−ル支持基板とを接着する場合は、まず、一
枚の基板上に複数設けられた半導体モジュ−ル群から単
体半導体モジュ−ルを切り出し、モジュ−ル支持基板の
半導体モジュ−ル接着部分に液状接着剤を塗布し、半導
体モジュ−ルとモジュ−ル支持基板とを固着する。
【0006】
【発明が解決しようとする課題】従来の方法において、
接着剤シ−トから接着領域の形状に接着剤を切り出すこ
とは困難であった。接着領域の形状は、例えば半導体モ
ジュ−ルの樹脂封止部分の周囲に対応するようなリング
状である。金型で接着剤シ−トを打ち抜いてこの形状の
接着剤を形成するためには、接着剤シ−トをリング外部
とリング部とリング内部との3つの部分に分割しなけれ
ばならず、特殊な金型が必要となる。さらに、接着剤シ
−トが粘着性を有する場合、金型を汚し、金型の切れを
悪くする等の問題があった。
【0007】また、接着領域の形状に加工した接着剤シ
−トは薄くて小さく、また軽いため、それを接着剤部分
まで搬送することは困難を伴った。特に、自動化を図る
場合、機械でそのように加工された接着剤シ−トを扱う
ことが問題となる。また、シ−トが粘着性を有している
場合にはさらに搬送が難しくなる。
【0008】さらに、接着領域の形状に加工した接着剤
シ−トを接着部分に正確に位置合わせし、貼付すること
は、このシ−トが小さく薄く軽いため、難しい。特に、
接着剤が所望の貼付位置からずれて貼付されると、半導
体モジュ−ルとモジュ−ル支持基板とを接着する際、半
導体モジュ−ルの接着面の反対面に設けられた外部接続
用電極に接着剤がはみ出し、外観が悪くなったり、不良
品が生じたりする。
【0009】また、こうしたはみ出しを避けるため、接
着面積よりも一回り小さい接着剤が用いられるが、接着
強度が弱くなるという不都合を有している。本発明は、
上記課題に鑑みてなされたもので、取り扱いが簡単な接
着剤を用いて、歩溜まるり良くパッケージをモジュ−ル
支持基板に固着させることを目的とする。
【0010】
【課題を解決するための手段】本発明は課題を解決する
ために、基板に所定間隔で複数配置される半導体モジュ
−ルが、基板の第1主面上に保護部材で覆われた半導体
素子と、前記基板の第2主面上に形成され、前記半導体
素子に電気的接続される外部接続端子を具備し、前記複
数の半導体モジュ−ルを準備する工程と、前記複数の半
導体モジュ−ルに対応する位置に開口部が配置されるよ
うに設けられるシ−ト状接着剤を前記基板の第1主面上
に貼り付ける工程と、前記半導体モジュ−ルの前記保護
部材の周辺にシ−ト状接着剤が設けられ、切り出された
前記基板にはそれぞれ前記半導体素子が設けられるよう
に前記基板及び前記シ−ト状接着剤を切り出す工程と、
切り出された前記基板が前記半導体モジュ−ルを含み、
この基板及び支持基板とを接着する工程とを具備する。
【0011】また、第2の発明においては基板に所定間
隔で複数配置される半導体モジュ−ルが、基板の第1主
面上に保護部材で覆われた半導体素子と、前記基板の第
2主面上に形成され、前記半導体素子に電気的接続され
る外部接続端子を具備し、前記複数の半導体モジュ−ル
を準備する工程と、前記複数の半導体モジュ−ルに対応
する位置に配置されるように設けられ、前記半導体モジ
ュ−ルの周辺を取り囲む形状の接着剤部を複数有するシ
−ト状接着剤を前記基板の第1主面上に貼り付ける工程
と、前記半導体モジュ−ルの前記保護部材の周辺にシ−
ト状接着剤が設けられ、切り出された前記基板にはそれ
ぞれ前記半導体素子が設けられるように前記基板及び前
記シ−ト状接着剤を切り出す工程と、切り出された前記
基板が前記半導体モジュ−ルを含み、この基板及び支持
基板とを接着する工程とを具備する。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の形
態を説明する。図1及び図2は、本発明の第1の実施例
を示す。図1(c)に示すように、図示しないが複数の
半導体チップが、例えば樹脂あるいはテープよりなる基
板4上に所定の間隔で配置され、それぞれ半導体チップ
上を覆うように樹脂3で封止されている。また、両面接
着剤となる接着剤シ−ト1は、例えば図示しないが剥離
紙の一方面に接着剤が塗布されており、図1(a)に示
すように、例えば半導体モジュ−ルの樹脂3で封止され
た部分に対応する部分が打ち抜かれ開口部2が形成され
ている。この接着剤シ−ト1は、図1(b)に示すよう
に、リ−ル形状に巻回してもよい。このとき接着剤シ−
ト1は剥離紙に塗布されているのでリ−ル形状から帯状
に剥がすことは容易にできる。続いて、図1(c)に示
すように、開口部2が基板4上の樹脂封止3にはまるよ
うに接着剤シ−ト1を多連化モジュ−ル基板4に貼付す
る。
【0013】次に、図1(d)に示すように、接着剤1
が貼付された基板4を、打ち抜きライン23に沿って打
ち抜く。この際、接着剤と半導体モジュ−ルとが一括し
て打ち抜かれる。その結果、図2(a)に示すような接
着剤6付半導体モジュ−ル5が形成される。接着剤シ−
トの剥離紙は、打ち抜き前または打ち抜き後に剥され
る。
【0014】最後に、図2(b)に示すように、接着剤
6付半導体モジュ−ル5をモジュ−ル支持基板7の凹部
7a内に貼り付ける。ここで、接着剤シ−ト1及び接着
剤6が熱圧着により接着されるものである場合には、接
着剤シ−ト1を多連化モジュ−ル4に貼付する際及び半
導体モジュ−ル5をモジュ−ル支持基板7に貼り付ける
際に、それぞれ熱圧着を行う。
【0015】なお、多連化モジュ−ル4に接着剤シ−ト
1を貼付する際には、接着剤強度を弱めて仮付け状態と
してもよく、半導体モジュ−ル5をモジュ−ル支持基板
7に貼り付ける際に本接着としてもよい。
【0016】また、熱圧着を必要としない接着剤の場合
にはこの工程を行わなくてよい。また、接着剤シ−ト1
を多連化モジュ−ル4に貼り付ける場合には、多連化モ
ジュ−ル4の全面に一括して接着剤シ−ト1を貼り付け
る方法でもよい。あるいは多連化モジュ−ル4の端部か
ら順次接着剤シ−ト1を貼り付ける方法でもよい。
【0017】このように、本発明では、複数の穴が設け
られた接着剤シ−トと複数個の半導体モジュ−ルとを一
度に貼り合わせるので、位置合わせが容易になり、また
貼付が一回で済む。
【0018】図2(c)は図2(b)のx−x’面から
見た断面図を示す。図2(c)に示すように、接着剤6
付半導体モジュ−ル5をモジュ−ル支持基板7の凹部7
a内に貼り付けた場合には、隙間が設けられるように樹
脂3で封止された部分が凹部7a内に挿入される。この
隙間によりモジュ−ル支持基板7に加わる曲げ応力が樹
脂3内の半導体チップ25に加わることを緩和させるこ
とができる。ここでは樹脂3上には接着剤シ−トは形成
されていない。また、接着剤6付き半導体モジュ−ル5
の樹脂3上にも含むように接着剤シ−トを半導体モジュ
−ル5の全体に貼り付けた場合には、モジュ−ル支持基
板7に加わる曲げ応力が半導体チップ25に加わりやす
いという問題が生じる。
【0019】さらに、接着剤シ−ト1が半導体モジュ−
ル5に均一に張り付きにくいという問題も生じる。本発
明によればこれらの問題を解決することができる。尚、
以下に述べる実施例においても半導体モジュ−ル5とモ
ジュ−ル支持基板7との凹部7aとの関係は同等であり
(図示せず)、凹部7a内に隙間が生じるようにしてい
る。
【0020】図3は、本発明の第2の実施例を示す。以
下、同一の構成要素には同一の符号を付し、説明を省略
する。図3(c)において、例えば樹脂あるいはテ−プ
よりなる基板4上に図示せぬ複数の半導体チップが所定
の間隔で配置されている。これら半導体チップは樹脂3
で封止されている。図3(a)に示すように、接着剤シ
−ト22は、例えば剥離紙の上にリング状の接着剤8が
貼付されている。この接着剤8は、内径が半導体モジュ
−ルとモジュ−ル支持基板との接着形状とほぼ同じであ
り、外形がその接着形状よりも大きく、樹脂3が基板4
上に配置されている間隔と同じ間隔で剥離紙9上に貼付
されている。この接着剤シ−ト22において、リング状
接着剤8の内径に対応する剥離紙9も打ち抜かれて開口
部9aが形成されている。この接着剤シ−トは、図3
(b)に示すように、リ−ル形状に巻回してもよい。
【0021】次に、図3(c)に示すように、このシ−
ト9上の接着剤8を接着剤8の開口部9aが樹脂3には
まるように多連化半導体モジュ−ル基板4に順次貼付す
る。次に、図3(c)に示すように、接着剤8が貼付さ
れた基板4を打ち抜きライン24に沿って打ち抜く。こ
の際、接着剤と半導体モジュ−ルとが一括して打ち抜か
れ、図2(a)に示すような接着剤6付半導体モジュ−
ル5が形成される。剥離紙9は打ち抜きの前または後に
剥される。
【0022】最後に、図2(b)に示すように、接着剤
6付半導体モジュ−ル5を半導体モジュ−ル支持基板7
に貼り付ける。このように、本実施例では、複数の穴が
設けられた接着剤シ−トと複数個の半導体モジュ−ルと
を一度に貼り合わせるので、位置あわせが容易になり、
また貼付が一回で済む。
【0023】なお、以上説明した単体の半導体モジュ−
ルの樹脂封止面の反対面には、図5(b)に示すように
外部接続用端子12が設けられている。また、モジュ−
ル支持基板11は例えば、外形形状が37mm*45m
m*0.76mmとなる。
【0024】このように半導体モジュ−ルが設けられた
カ−ド型モジュ−ルは通常、PCMCIAカ−ドサイズ
のアダプタカ−ド(図示せず)に装着され、さらにはパ
ソコンのPCMCIAカ−ドスロットルに装着されて使
用される。アダプタカ−ドには、通常のカ−ド型モジュ
−ルの外部接続端子と接続するためのコネクタと、信号
の送受信を行うインタ−フェ−ス回路等が具備される
(図示せず)。
【0025】尚、アダプタカ−ドは必ずしもカ−ド型で
ある必要はなく、例えばパソコン本体及びディジタルカ
メラ本体等に外部接続端子と接続するためのコネクタと
インタ−フェ−ス回路等を具備していてもよい。
【0026】
【発明の効果】以上説明したように、本発明によれば、
複数個の半導体モジュ−ルとそれに対応する接着剤とを
一度に貼り合わせるため、作業工程時間が短くなり、位
置合わせも容易になる。
【0027】さらに、本発明によれば、半導体モジュ−
ルと接着剤とを同時に打ち抜くため、従来よりも工程数
が削減される。また、接着剤を貼付した後に半導体モジ
ュ−ルを打ち抜くため、貼付位置がずれることにより接
着剤が外部電極部へはみ出すことがなくなり、外観が向
上し、はみ出しによる不良品の発生がなくなり歩溜りが
向上する。
【0028】また、本発明によれば、半導体モジュ−ル
の接着領域全体に接着剤を付けることができるので、接
着強度が向上し、この半導体装置を用いたICカ−ドの
機械的強度が高まり、信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す図。
【図2】本発明の第1の実施例を示す図。
【図3】本発明の第2の実施例を示す図。
【図4】カ−ド型モジュ−ルを示す図。
【図5】半導体モジュ−ルを示す図。
【図6】半導体モジュ−ルの断面図。
【図7】従来の接着方法を示す図。
【図8】従来の接着方法を示す図。
【符号の説明】
1…接着剤シ−ト、 2…開口、 3…樹脂封止された半導体チップ、 4…基板、 5…切り出された基板、 6…切り出された接着剤、 7…モジュ−ル支持基板。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 基板に所定間隔で複数配置される半導体
    モジュ−ルが、基板の第1主面上に保護部材で覆われた
    半導体素子と、前記基板の第2主面上に形成され、前記
    半導体素子に電気的に接続される外部接続端子を具備
    し、前記複数の半導体モジュ−ルを準備する工程と、 前記複数の半導体モジュ−ルに対応する位置に開口部が
    配置されるように設けられるシ−ト状接着剤を前記基板
    の第1主面上に貼り付ける工程と、 前記半導体モジュ−ルの前記保護部材の周辺にシ−ト状
    接着剤が設けられ、切り出された前記基板にはそれぞれ
    前記半導体素子が設けられるように前記基板及び前記シ
    −ト状接着剤を切り出す工程と、 前記切出された基板が前記半導体モジュ−ルを含み、こ
    の基板及び支持基板とを接着する工程とを具備すること
    を特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記シ−ト状接着剤はリ−ル状に巻き取
    られることを特徴とする特許請求の範囲第1項記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記保護部材は樹脂であることを特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記支持基板は半導体モジュ−ルを保持
    する凹部を有し、前記半導体素子に接続しやすいように
    前記保護部材の周辺が前記凹部に確実に取り付けられる
    ことを特徴とする特許請求項第1項記載の半導体装置の
    製造方法。
  5. 【請求項5】 前記半導体を覆う保護部材は前記支持基
    板の凹部より小さいため、前記保護部材及び前記支持基
    板との間には隙間が設けられることを特徴とする特許請
    求の範囲第4項記載の半導体装置の製造方法。
  6. 【請求項6】 前記シ−ト状接着剤は剥離紙に取り外し
    可能に取り付けられることを特徴とする特許請求の範囲
    第1項記載の半導体装置の製造方法。
  7. 【請求項7】 基板に所定間隔で複数配置される半導体
    モジュ−ルが、基板の第1主面上に保護部材で覆われた
    半導体素子と、前記基板の第2主面上に形成され、前記
    半導体素子に電気的に接続される外部接続端子を具備
    し、前記複数の半導体モジュ−ルを準備する工程と、 前記複数の半導体モジュ−ルに対応する位置に配置され
    るように設けられ、前記半導体モジュ−ルの周辺を取り
    囲む形状の接着剤部を複数有するシ−ト状接着剤を前記
    基板の第1主面上に貼り付ける工程と、 前記半導体モジュ−ルの前記保護部材の周辺にシ−ト状
    接着剤が設けられ、切り出された前記基板にはそれぞれ
    前記半導体素子が設けられるように前記基板及び前記シ
    −ト状接着剤を切り出す工程と、 前記切り出された基板が前記半導体モジュ−ルを含み、
    この基板及び支持基板とを接着する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  8. 【請求項8】 前記シ−ト状接着剤はリール状に巻き取
    られることを特徴とする特許請求の範囲第7項記載の半
    導体装置の製造方法。
  9. 【請求項9】 前記保護部材は樹脂であることを特徴と
    する特許請求の範囲第7項記載の半導体装置の製造方
    法。
  10. 【請求項10】 前記支持基板は半導体モジュ−ルを保
    持する凹部を有し、前記半導体素子に接続しやすいよう
    に前記保護部材の周辺が前記凹部に確実に取付けられる
    ことを特徴とする特許請求の範囲第7項記載の半導体装
    置の製造方法。
  11. 【請求項11】 前記半導体を覆う保護部材は前記支持
    基板の凹部より小さいため、前記保護部材及び前記支持
    基板との間には隙間が設けられることを特徴とする特許
    請求の範囲第10項記載の半導体装置の製造方法。
  12. 【請求項12】 前記シ−ト状接着剤は剥離紙に取り外
    し可能に取り付けられる複数の前記接着剤部を含むこと
    を特徴とする特許請求の範囲第7項記載の半導体装置の
    製造方法。
  13. 【請求項13】 前記接着剤部は前記半導体素子を覆う
    保護部材の長方形形状に対応した長方形形状枠を有する
    ことを特徴とする特許請求の範囲第7項記載の半導体装
    置の製造方法。
JP9106142A 1996-04-25 1997-04-23 半導体装置の製造方法 Pending JPH1056028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9106142A JPH1056028A (ja) 1996-04-25 1997-04-23 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-105359 1996-04-25
JP10535996 1996-04-25
JP9106142A JPH1056028A (ja) 1996-04-25 1997-04-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1056028A true JPH1056028A (ja) 1998-02-24

Family

ID=26445664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9106142A Pending JPH1056028A (ja) 1996-04-25 1997-04-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1056028A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085354A (ja) * 2007-10-22 2008-04-10 Toshiba Corp 半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085354A (ja) * 2007-10-22 2008-04-10 Toshiba Corp 半導体製造装置

Similar Documents

Publication Publication Date Title
US4549247A (en) Carrier element for IC-modules
JP3512655B2 (ja) 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
KR100269850B1 (ko) 반도체 장치의 제조 방법(method of manufacturing semiconductor device)
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JPH03112688A (ja) Icカード
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP2002152076A (ja) 無線通信装置およびその製造方法
JP4171255B2 (ja) 電子タグの製造方法
JP2002298104A (ja) Rfidラベルの製造方法
JPH1056028A (ja) 半導体装置の製造方法
JP2001014442A (ja) Icタグ構造
CN111816571A (zh) 半导体封装方法
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JPH0789280A (ja) Icモジュール
JPH09263082A (ja) Icモジュールの製造方法、icカードの製造方法及びicモジュール
JP3425315B2 (ja) 半導体装置の製造方法
JP3485736B2 (ja) 半導体装置とその製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP3821865B2 (ja) 半導体装置の製造方法
JPS63204735A (ja) 半導体装置のパツケ−ジ構造
JP3418106B2 (ja) 半導体装置およびその製造方法
CN210348526U (zh) 一种四孔定位的复合导磁片的lm5射频标签模块
JP2007034786A (ja) 複合icカードおよびその製造方法
JP3600130B2 (ja) 回路装置の製造方法
JP3701132B2 (ja) 基板への接着用テープ貼着方法