JP4171255B2 - 電子タグの製造方法 - Google Patents

電子タグの製造方法 Download PDF

Info

Publication number
JP4171255B2
JP4171255B2 JP2002209601A JP2002209601A JP4171255B2 JP 4171255 B2 JP4171255 B2 JP 4171255B2 JP 2002209601 A JP2002209601 A JP 2002209601A JP 2002209601 A JP2002209601 A JP 2002209601A JP 4171255 B2 JP4171255 B2 JP 4171255B2
Authority
JP
Japan
Prior art keywords
electronic tag
double
adhesive tape
sided adhesive
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002209601A
Other languages
English (en)
Other versions
JP2004054491A (ja
Inventor
道夫 岡本
優一 森永
雄次 池田
武志 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002209601A priority Critical patent/JP4171255B2/ja
Publication of JP2004054491A publication Critical patent/JP2004054491A/ja
Application granted granted Critical
Publication of JP4171255B2 publication Critical patent/JP4171255B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Credit Cards Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子タグの製造技術に関し、特に、マイクロ波受信用のアンテナを備えた非接触型の電子タグに適用して有効な技術に関する。
【0002】
【従来の技術】
非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグである。
【0003】
特開平10−13296号公報には、この種の非接触型電子タグの一例が開示されている。この電子タグは、マイクロ波受信用のアンテナをリードフレームで構成し、このリードフレーム上に実装した半導体チップを樹脂封止した構成になっている。
【0004】
【発明が解決しようとする課題】
電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【0005】
しかしながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が複雑であることから、その製造コストが高く、これが電子タグの普及を妨げる一因となっている。
【0006】
また、従来の電子タグは、物品に貼り付ける際、電子タグの裏面に接着剤を塗る作業が必要となるので、貼り付け作業効率が低いという問題がある。
【0007】
本発明の目的は、低価格な電子タグを実現することができる技術を提供することにある。
【0008】
本発明の他の目的は、電子タグの組み立てから出荷までを一貫生産で行うことのできる技術を提供することにある。
【0009】
本発明の他の目的は、電子タグを物品に貼り付ける作業を効率化することのできる技術を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0012】
本発明の一つの実施の形態における電子タグの製造方法は、以下の工程を有する。
アンテナを構成する導体片の一部に半導体チップが実装された電子タグの所定数を、前記導体片の面積より小さい面積から成る粘着剤を有する両面接着テープの一面に貼り付ける第1工程と、前記電子タグが貼り付けられた前記両面接着テープを梱包して出荷する第2工程。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0014】
(実施の形態1)
図1は、本実施形態の電子タグを示す平面図、図2は、この電子タグの側面図、図3は、この電子タグの要部断面図である。
【0015】
本実施形態の電子タグ1は、マイクロ波受信用のアンテナを備えた非接触型の電子タグであり、アンテナを構成する細長い長方形の薄板からなるリード(導体片)2のほぼ中央部に1個の半導体チップ3が実装され、この半導体チップ3がポッティング樹脂4で封止された構成になっている。
【0016】
上記リード2の長さは53mmであり、周波数2.45GHzのマイクロ波を効率よく受信できるように最適化されている。また、リード2の幅は3mmであり、電子タグ1の小型化と強度の確保とが両立できるように最適化されている。リード2は、両面にAgのメッキを施した薄いCu板からなり、その厚さは0.11mmである。
【0017】
図4は、上記半導体チップ3の回路構成を示すブロック図である。半導体チップ3は、縦×横=0.3mm×0.4mm、厚さ0.15mmの単結晶シリコンからなり、その主面の素子形成領域には、整流・送信、クロック抽出、セレクタ、カウンタ、ROMなどの回路が形成されている。また、素子形成領域の外側には、ボンディングパッド(図示せず)が形成されている。
【0018】
上記ROMは、128ビットの記憶容量を有しており、バーコードを利用したタグに比べて大容量のデータを記憶できるようになっている。また、ROMに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【0019】
図5は、半導体チップ3を封止するポッティング樹脂4を取り除いた状態を示す平面図、図6は、図5の要部拡大平面図である。
【0020】
図示のように、リード2の略中央部には、その一端がリード2の外縁に達する細長い1本のスリット5が形成されている。このスリット5の長さは8mmであり、良好な高周波特性が得られるようにその長さが最適化されている。
【0021】
上記スリット5の近傍のリード2上には、半導体チップ3が、その主面を上に向けて実装されている。半導体チップ3の主面上には、Auのバンプ電極6が形成されており、バンプ電極6の上には、Auワイヤ7の一端がボンディングされている。このAuワイヤ7は、上記スリット5を跨ぐように延在し、その他端は、スリット5を挟んで半導体チップ3の実装領域と対向する領域のリード2上にボンディングされている。
【0022】
上記した構成によれば、リード2の一部に、その一端がリード2の外縁に達するスリット5を形成することにより、実効的なリード長、すなわちアンテナ長を長くすることができるので、必要なアンテナ長を確保しつつ、電子タグ1の小型化を図ることができる。
【0023】
特に限定はされないが、上記スリット5は、リード2の長辺方向に対して斜め方向に延在している。すなわち、図6に示すように、Auワイヤ7をボンディングする領域のリード幅(a)に比べて、スリット5の他端側のリード幅(b)が広くなっている。
【0024】
上記した構成によれば、スリット5の他端側のリード幅(b)を広くしたことにより、電子タグ1の組み立て工程の途中でAuワイヤ7のボンディング領域に外力が加わった場合でも、ボンディング領域のリード2が変形し難くなるので、リード2の変形に起因するAuワイヤ7のボンディング不良を有効に防止することができる。
【0025】
また、上記スリット5の幅は0.2mmであり、リード2の幅(3mm)に比べて極めて狭くなっている。また、スリット5の他端側は、リード2の幅方向のほぼ中央部で終端している。このとき、図6に示すスリット5の他端側のリード幅(b)、(c)は、b=1.1mm、c=1.7mmである。すなわち、リード2の幅は、最も狭い箇所でもスリット5の幅に比べて十分に広い。従って、幅を3mmまで狭くしたリード2にスリット5を形成しても、リード2の変形が生じ難くなるので、必要な強度を確保しつつ、電子タグ1の小型化を図ることができる。また、電子タグ1の組み立て工程の途中でリード2の変形を防ぐために、リード2の裏面に補強用のテープを貼り付けるといった作業も不要となる。
【0026】
図7は、リード2に実装された半導体チップ3の主面を示す平面図、図8は、同じく半導体チップ3の断面図である。なお、半導体チップ3を封止するポッティング樹脂4の図示は、省略してある。
【0027】
半導体チップ3の主面の素子形成領域上には、1個のバンプ電極6が形成されており、このバンプ電極6の上に1本のAuワイヤ7がボンディングされている。バンプ電極6は、半導体チップ3の主面の周辺部(素子形成領域以外の領域)に形成されたボンディングパッド8を通じて前記図4に示した回路に接続されている。
【0028】
上記半導体チップ3は、その裏面がもう一方の電極を構成しており、Agペースト9を介してリード2の上面に直接接続されている。すなわち、この半導体チップ3は、電極の一方(バンプ電極6)を半導体チップ3の主面上に形成し、電極の他方を半導体チップ3の裏面に形成する。
【0029】
上記した構成によれば、バンプ電極6上にAuワイヤ7をボンディングしたときに、半導体チップ3の回路に加わる衝撃をバンプ電極6によって緩和、吸収することができるので、素子形成領域の上部にバンプ電極6を配置することが可能となる。また、図8に示すように、半導体チップ3の主面の最上層に低弾性率の有機絶縁膜10を形成し、この有機絶縁膜10の上部にバンプ電極6を形成することによって、回路に加わるワイヤボンディング時の衝撃をバンプ電極6と有機絶縁膜10とによって緩和、吸収することができる。
【0030】
このように、半導体チップ3の素子形成領域の上部にバンプ電極6を配置することにより、半導体チップ3の素子形成領域以外の領域にバンプ電極6を配置するための領域を確保する場合と比較して、半導体チップ3をさらに小型化し、電子タグ1のコストを低減することが可能となる。また、ボンディング用の電極を素子形成領域以外の領域に配置する場合には、ワイヤボンディング時の衝撃によって素子を破壊する可能性が小さいので、バンプ電極6を形成する代わりに、半導体チップ3の主面上の配線の一部によって形成された電極にワイヤ7を直接ボンディングすることも可能である。この場合は、バンプ電極6を形成する工程が不要となるので、電子タグ1のコストを低減することができる。
【0031】
また、上記した構成によれば、電極の一方を半導体チップ3の主面上に形成し、電極の他方を半導体チップ3の裏面に形成することにより、半導体チップ3の主面上に2つの電極を形成する場合に比べて、半導体チップ3の面積を縮小することができる。これにより、ウエハ1枚当たりのチップ取得数を増やすことができるので、半導体チップ3の製造コスト、ひいては電子タグ1の製造コストを低減することができる。
【0032】
さらに、上記した構成によれば、周知の技術であるワイヤボンディング方式によって半導体チップ3をリード2に接続するので、フリップチップ方式やTAB方式などによって半導体チップ3をリード2に接続する場合に比べて、電子タグ1の製造コストを低減することができる。
【0033】
次に、上記のように構成された電子タグ1の製造方法を図9〜図17を用いて説明する。
【0034】
図9は、電子タグ1の製造に用いるリードフレーム20の全体構成を示す平面図である。
【0035】
このリードフレーム20は、多数本のリード2を平行に配列し、それぞれのリード2の長辺方向の両端部を一対の支持枠21で一体に保持した構成になっている。すなわち、このリードフレーム20は、支持枠21の延在方向とリード2の長辺方向とが互いに直交するようにリード2が配列されている。また、このリードフレーム20は、リード2とリード2の間に支持枠を設けず、上記支持枠21のみでリード2を保持するようになっている。
【0036】
上記した構成のリードフレーム20によれば、リード2とリード2の間に支持枠が無いため、多数本のリード2を密に配列することが可能となる。これにより、一枚のリードフレーム20から取得できるリード2の数が多くなるので、リード2の単価を安くすることができる。
【0037】
上記リードフレーム20を使って電子タグ1を製造するには、まず、図10および図11に示すように、Agペースト9を使って各リード2の上に半導体チップ3を実装する。半導体チップ3の主面上には、あらかじめバンプ電極6を形成しておく。
【0038】
次に、図12および図13に示すように、半導体チップ3のバンプ電極6上にAuワイヤ7の一端をボンディングし、リード2の上にこのAuワイヤ7の他端をボンディングする。
【0039】
次に、図14に示すように、ポッティング樹脂4を使って各リード2の半導体チップ3とAuワイヤ7を封止する。このとき、図に示すように、リード2の長辺方向に沿ったポッティング樹脂4の長さがリード2の短辺方向に沿った長さよりも大きくなるようにポッティング樹脂4を塗布し、スリット5の上部もポッティング樹脂4で被覆する。
【0040】
なお、ポッティング樹脂4は、リード2の片面のみに塗布することが望ましい。リード2の裏面にもポッティング樹脂4を塗布すると、リード2の裏面の平坦性が損なわれるため、電子タグ1を物品に貼り付けたときの接着力が低下する。
【0041】
また、前記図14に示す例では、スリット5の他端部がポッティング樹脂4の外部に露出しているが、図15(平面図)、図16(断面図)、図17(裏面図)に示すように、スリット5の全体をポッティング樹脂4で被覆してもよい。
【0042】
上記した構成によれば、スリット5をポッティング樹脂4で被覆することにより、スリット5の隙間に導電性の異物や水分が付着することによって、スリット5を挟んだ両側のリード2が短絡するのを防止することができる。すなわち、スリット5の長さは、発振特性の観点からその長さが最適化されているため、スリット5を挟んだ両側のリード2が短絡すると、スリット5の実効的な長さが短くなって特性が低下するが、スリット5をポッティング樹脂4で被覆することにより、このような特性の低下を防止することができる。
【0043】
また、リード2の長辺方向に沿ってポッティング樹脂4を広く塗布することにより、リード2の長辺方向に沿ったポッティング樹脂4の端部と半導体チップ3との距離が長くなる。これにより、リード2を曲げたときに半導体チップ3やAuワイヤ7に加わる曲げ応力が低減されるので、半導体チップ3の剥がれや、Auワイヤ7の断線といった不具合の発生が抑制され、電子タグ1の動作信頼性が向上する。
【0044】
また、支持枠21の延在方向とリード2の長辺方向とが互いに直交するようにリード2が配列された上記リードフレーム20は、隣接するリード2同士の距離が極めて短い。そのため、各リード2に半導体チップ3を実装したり、Auワイヤ7をボンディングしたり、ポッティング樹脂4を塗布したりする作業を行う際、リードフレーム20の移動距離が短くなるので、電子タグ1の組み立て作業性が向上する。
【0045】
その後、各リード2の両端部を切断し、支持枠21を切り離すことにより、前記図1〜図3に示す電子タグ1が完成する。リード2の両端部を切断するときは、あらかじめリードフレーム20の裏面に接着テープを貼り付けておき、支持枠21から切り離されたリード2が付着した接着テープを巻き取る。このとき、リード2は、その長辺方向が接着テープの巻き取り方向と直交するように配列されるので、接着テープに貼り付けたリード2が変形することはない。
【0046】
図18(平面図)、図19(断面図)、図20(裏面図)に示すように、半導体チップ3やAuワイヤ7は、封止用金型を用いたトランスファモールド法によって形成した樹脂12で封止することもできる。この場合は、図21に示すように、スリット5の一端部にダム11を形成し、この状態で樹脂封止を行うことによって、モールド金型内でスリット5の一端部から樹脂が漏れる不具合を防止することができる。モールド工程の完了後は、このダム11を切断することによって、所定のアンテナ長を確保することができる。
【0047】
また、トランスファモールド法を用いた場合は、ポッティング法を用いた場合に比較して、リード2の両面を樹脂12で被覆することが容易である。そのため、前記図18〜図20に示すように、スリット5の内部を樹脂12で完全に封止することができるので、スリット間リークに起因する電波特性の劣化をより確実に防ぐことができる。
【0048】
また、トランスファモールド法を用いた場合は、リード2の両面を樹脂12で被覆する場合でも、裏面側の樹脂12の厚さを薄くすることが容易である。そのため、電子タグ1を物品に貼り付けたときの接着力の低下を抑えることができる。
【0049】
このようにして製造された本実施形態の電子タグ1は、両面接着剤などを使って図22〜図27に示す各種物品の表面に貼り付けて使用する。例えば図22は、伝票30の表面に電子タグ1を貼り付けた例を示している。また、図23は円筒形の容器31、図24は、函、コンテナのような四角形の容器32、図25は、プリント配線基板33、図26は、成形金型34、図27は、半導体パッケージの製造工程で使用されるマガジンなどの搬送キャリア35にそれぞれ電子タグ1を貼り付けた例を示している。
【0050】
(実施の形態2)
次に、前記実施の形態1の電子タグ1を製造元から顧客に出荷する方法について説明する。
【0051】
前述したように、電子タグ1は、リードフレーム20の各リード2上に半導体チップ3を実装するダイボンディング工程(図10、図11)、半導体チップ3とリード2をAuワイヤ7で接続するワイヤボンディング工程(図12、図13)、および半導体チップ3とAuワイヤ7をポッティング樹脂4(またはモールド樹脂)で封止する樹脂封止工程(図14)を経た後、リードフレーム20の支持枠21を切断してリード2を個片化することにより製造される。また、場合によっては、リードフレーム20の切断に先立ち、製品名などを印刷するマーキングやメッキ、モールド樹脂のバリ取りといった作業が行われる。
【0052】
次に、リードフレーム20から個片化された電子タグ1を1本ずつ検査に付して良品を選別した後、図28に示すように、良品の電子タグ1を両面接着テープ14の一面に並べて貼り付ける。両面接着テープ14の長さは、貼り付ける電子タグ1の数に応じて適宜調節される。
【0053】
図29に示すように、両面接着テープ14は、絶縁テープ15の両面に粘着剤16、16を塗布した構成になっている。また、両面接着テープ14の裏面側には、カバーテープ17が貼り付けてあり、両面接着テープ14を重ねて梱包する際に、電子タグ1が他の両面接着テープ14に貼り付かないようになっている。
【0054】
図30に示すように、絶縁テープ15の両面に塗布する粘着剤16、16の面積は、電子タグ1の面積よりも小さくしておくとよい。このようにすると、前記図22〜図27に示したような各種物品の表面に両面接着テープ14を使って電子タグ1を貼り付ける際、カバーテープ17を簡単に剥がすことができ、かつ物品に貼り付けた電子タグ1の周囲に粘着剤16がはみ出すこともない。また、両面接着テープ14に図31に示すようなミシン目18を設けておくことにより、電子タグ1を一個ずつ切り離す作業が容易になる。
【0055】
図32は、両面接着テープ14を切断して個片化した電子タグ1の平面図、図33は、カバーテープ17を剥がした電子タグ1の側面図である。
【0056】
粘着剤16の面積を電子タグ1の面積よりも小さくした両面接着テープ14を用いることにより、個片化した後の電子タグ1の周囲に粘着剤16がはみ出すことを防ぎ、貼り付け作業の際に、貼り付け治具側に電子タグ1が貼り付くことを防ぐことができる。また、絶縁テープ15の外形を電子タグ1よりも大きくすることにより、電子タグ1の外側に張り出した絶縁テープ15によって電子タグ1を保護することができる。
【0057】
図34に示すように、両面接着テープ14は、電子タグ1の長さよりも狭い幅で構成してもよい。また、図35に示すように、電子タグ1の長辺方向と両面接着テープ14の長手方向が互いに平行になるように電子タグ1を貼り付けてもよい。この場合は、両面接着テープ14を折り畳んで梱包する際に、電子タグ1のリード2が変形しないように配慮する必要がある。
【0058】
電子タグ1を製造元から顧客に出荷する際には、両面接着テープ14に顧客が必要とする本数の電子タグ1を貼り付けた後、図36に示すように、両面接着テープ14をつづら折りに折り曲げてケース19に収容し、顧客宛に出荷する。その際、図37に示すように、両面接着テープ14の間に層間紙22などを挟み込んで電子タグ1の損傷を防ぐようにしてもよい。
【0059】
電子タグ1を物品に貼り付ける際には、両面接着テープ14を切断して電子タグ1を個片化した後、両面接着テープ14の裏面のカバーテープ17を剥がして物品に貼り付ける。図38は、両面接着テープ14を利用して伝票30の表面に電子タグ1を貼り付けた例を示している。
【0060】
前記実施の形態1では、短冊状のリードフレーム20を使って電子タグ1を組み立てたが、例えばリールに巻き取ることのできる長尺のリードフレームを使って電子タグ1を組み立てることもできる。
【0061】
この場合は、まず、リードフレームのそれぞれのリード上に半導体チップを搭載し、リードと半導体チップを電気的に接続した後、それぞれのリード上に搭載された半導体チップをモールド樹脂またはポッティング樹脂で封止することによって電子タグを製造する。ここまでの工程は、前記実施の形態1とほぼ同じであるが、リードフレームは、リールに巻き取られた状態で各工程間を搬送される。
【0062】
次に、リードフレームを両面接着テープの一面に貼り付けた後、リードフレームの支持枠を切断、除去する。これにより、両面接着テープに貼り付けられた電子タグは、互いに電気的に分離される。次に、この状態で各電子タグの良否を検査し、不良の電子タグのみを両面接着テープから剥がして除去する。
【0063】
次に、図39、図40に示すように、良品の電子タグ1が貼り付けられた両面接着テープ14をリール23に巻き取る。そして、このリール23をケースなどに収容して顧客宛に出荷する。
【0064】
このように、本実施の形態によれば、電子タグ1の組み立てから出荷までを一貫生産で行うことができる。また、顧客は、電子タグ1を物品に貼り付ける際、電子タグ1の裏面に接着剤を塗る作業が省けるので、貼り付け作業の簡略化、自動化を図ることができる。
【0065】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0066】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0067】
本発明の一態様によれば、電子タグの組み立てから出荷までを一貫生産で行うことができる。また、電子タグを物品に貼り付ける作業を効率化することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である電子タグの平面図である。
【図2】本発明の一実施の形態である電子タグの側面図である。
【図3】本発明の一実施の形態である電子タグの要部断面図である。
【図4】本発明の一実施の形態である電子タグの回路構成を示すブロック図である。
【図5】半導体チップを封止するポッティング樹脂を取り除いた状態を示す電子タグの平面図である。
【図6】図5に示す電子タグの要部拡大平面図である。
【図7】本発明の一実施の形態である電子タグに実装された半導体チップの平面図である。
【図8】本発明の一実施の形態である電子タグに実装された半導体チップの断面図である。
【図9】本発明の一実施の形態である電子タグの製造に用いるリードフレームの平面図である。
【図10】本発明の一実施の形態である電子タグの製造方法を示す要部平面図である。
【図11】本発明の一実施の形態である電子タグの製造方法を示す要部断面図である。
【図12】本発明の一実施の形態である電子タグの製造方法を示す要部平面図である。
【図13】本発明の一実施の形態である電子タグの製造方法を示す要部断面図である。
【図14】本発明の一実施の形態である電子タグの製造方法を示す要部平面図である。
【図15】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図16】本発明の他の実施の形態である電子タグの製造方法を示す要部断面図である。
【図17】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図18】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図19】本発明の他の実施の形態である電子タグの製造方法を示す要部断面図である。
【図20】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図21】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図22】本発明の電子タグの使用方法を示す説明図である。
【図23】本発明の電子タグの使用方法を示す説明図である。
【図24】本発明の電子タグの使用方法を示す説明図である。
【図25】本発明の電子タグの使用方法を示す説明図である。
【図26】本発明の電子タグの使用方法を示す説明図である。
【図27】本発明の電子タグの使用方法を示す説明図である。
【図28】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図29】本発明の他の実施の形態である電子タグの製造方法を示す要部断面図である。
【図30】本発明の他の実施の形態である電子タグの製造方法を示す側面図である。
【図31】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図32】本発明の他の実施の形態である電子タグの平面図である。
【図33】本発明の他の実施の形態である電子タグのカバーテープを剥がした状態を示す側面図である。
【図34】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図35】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図36】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【図37】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【図38】本発明の電子タグの使用方法を示す説明図である。
【図39】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【図40】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【符号の説明】
1 電子タグ
2 リード(導体片)
3 半導体チップ
4 ポッティング樹脂
5 スリット
6 バンプ電極
7 ワイヤ
8 ボンディングパッド
9 Agペースト
10 有機絶縁膜
11 ダム
12 樹脂
14 両面接着テープ
15 絶縁テープ
16 粘着剤
17 カバーテープ
18 ミシン目
19 ケース
20 リードフレーム
21 支持枠
22 層間紙
23 リール
30 伝票
31、32 容器
33 プリント配線基板
34 成形金型
35 搬送キャリア

Claims (11)

  1. アンテナを構成する導体片の一部に半導体チップが実装された電子タグの所定数を、前記導体片の面積より小さい面積から成る粘着剤を有する両面接着テープの一面に貼り付ける第1工程と、前記電子タグが貼り付けられた前記両面接着テープを梱包して出荷する第2工程とを有することを特徴とする電子タグの製造方法。
  2. 前記電子タグが貼り付けられた領域の周囲の前記両面接着テープにミシン目を設けることを特徴とする請求項1記載の電子タグの製造方法。
  3. 前記電子タグを前記両面接着テープに貼り付ける際、前記導体片の長辺方向と前記両面接着テープの長手方向とが平行になるように前記電子タグを配向させることを特徴とする請求項1記載の電子タグの製造方法。
  4. 前記電子タグが貼り付けられた前記両面接着テープをつづら折りに折り曲げて出荷することを特徴とする請求項1記載の電子タグの製造方法。
  5. 前記電子タグが貼り付けられた前記両面接着テープをリールに巻き取って出荷することを特徴とする請求項1記載の電子タグの製造方法。
  6. 以下の工程を有する電子タグの製造方法:
    (a)電子タグのアンテナを構成する複数のリードが支持枠を介して連結されたリードフレームを用意する工程、
    (b)前記リードフレームの前記それぞれのリード上に半導体チップを搭載し、前記リードと前記半導体チップを電気的に接続する工程、
    (c)前記それぞれのリード上に搭載された前記半導体チップを樹脂封止することによって電子タグを製造する工程、
    (d)前記(c)工程の後、前記リードフレームを、前記リードの面積より小さい面積から成る粘着剤を有する両面接着テープの一面に貼り付ける工程、
    (e)前記(d)工程の後、前記リードフレームの前記支持枠を切断、除去する工程、
    (f)前記両面接着テープの一面に貼り付けられ、互いに電気的に分離された前記電子タグのそれぞれの良否を検査する工程、
    (g)前記(f)工程の後、前記電子タグが貼り付けられた前記両面接着テープを梱包して出荷する工程。
  7. 前記電子タグが貼り付けられた前記両面接着テープをつづら折りに折り曲げて出荷することを特徴とする請求項記載の電子タグの製造方法。
  8. 前記電子タグが貼り付けられた前記両面接着テープをリールに巻き取って出荷することを特徴とする請求項記載の電子タグの製造方法。
  9. 以下の工程を有する電子タグの製造方法:
    (a)電子タグのアンテナを構成する複数のリードが支持枠を介して連結されたリードフレームを用意する工程、
    (b)前記リードフレームの前記それぞれのリード上に半導体チップを搭載し、前記リードと前記半導体チップを電気的に接続する工程、
    (c)前記それぞれのリード上に搭載された前記半導体チップを樹脂封止することによって電子タグを製造する工程、
    (d)前記(c)工程の後、前記リードフレームの前記支持枠を切断、除去することによって、前記電子タグを個片化する工程、
    (e)前記個片化された電子タグのそれぞれの良否を検査する工程、
    (f)前記(e)工程の後、前記電子タグの所定数を、前記リードの面積より小さい面積から成る粘着剤を有する両面接着テープの一面に貼り付ける工程、
    (g)前記所定数の電子タグが貼り付けられた前記両面接着テープを梱包して出荷する工程。
  10. 前記電子タグが貼り付けられた前記両面接着テープをつづら折りに折り曲げて出荷することを特徴とする請求項記載の電子タグの製造方法。
  11. 前記電子タグが貼り付けられた前記両面接着テープをリールに巻き取って出荷することを特徴とする請求項記載の電子タグの製造方法。
JP2002209601A 2002-07-18 2002-07-18 電子タグの製造方法 Expired - Fee Related JP4171255B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002209601A JP4171255B2 (ja) 2002-07-18 2002-07-18 電子タグの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002209601A JP4171255B2 (ja) 2002-07-18 2002-07-18 電子タグの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007212233A Division JP2007293929A (ja) 2007-08-16 2007-08-16 電子タグの製造方法

Publications (2)

Publication Number Publication Date
JP2004054491A JP2004054491A (ja) 2004-02-19
JP4171255B2 true JP4171255B2 (ja) 2008-10-22

Family

ID=31933406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002209601A Expired - Fee Related JP4171255B2 (ja) 2002-07-18 2002-07-18 電子タグの製造方法

Country Status (1)

Country Link
JP (1) JP4171255B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200530933A (en) * 2004-03-12 2005-09-16 Renesas Tech Corp Production process of inlet for electronic tag
JP4694217B2 (ja) * 2004-04-27 2011-06-08 大日本印刷株式会社 Icタグ付シートの検査方法
JP2006023911A (ja) * 2004-07-07 2006-01-26 Hitachi Chem Co Ltd 電子インレット付フィルム、電子インレットカートリッジ及び電子インレットの装着方法
JP4961759B2 (ja) * 2006-02-03 2012-06-27 大日本印刷株式会社 データキャリア装置配設部材の製造方法
JP5035501B2 (ja) * 2006-02-24 2012-09-26 大日本印刷株式会社 非接触型データキャリア装置
JP2007241517A (ja) * 2006-03-07 2007-09-20 Hitachi Chem Co Ltd 個体識別が可能な靴及びこれを利用したセキュリティシステム
JP4930758B2 (ja) * 2006-04-14 2012-05-16 大日本印刷株式会社 非接触型データキャリア装置とその作製方法
JP4952030B2 (ja) * 2006-04-14 2012-06-13 大日本印刷株式会社 非接触型データキャリア装置とこれを配設したデータキャリア装置配設部材
JP4835987B2 (ja) * 2006-07-27 2011-12-14 ブラザー工業株式会社 タグテープ、無線タグラベル、タグテープロール製造装置
CN108764441A (zh) * 2018-09-05 2018-11-06 石家庄杰泰特动力能源有限公司 一种电缆用电子标签及其粘贴方法

Also Published As

Publication number Publication date
JP2004054491A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
JP4109039B2 (ja) 電子タグ用インレットおよびその製造方法
US7030763B2 (en) Method for manufacturing electronic tag
US20070132594A1 (en) Electronic device and fabrication method thereof
JP3512655B2 (ja) 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
TW464998B (en) Film-type carrier tape, semiconductor module, semiconductor apparatus and its manufacturing method, mounted substrate and electronic machine
US6358772B2 (en) Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
KR101015268B1 (ko) 리드프레임 기반 플래시 메모리 카드
TW525251B (en) Flexible wiring board, thin film carrying body, stripe semiconductor device, semiconductor device and its manufacturing method, circuit board and electronic machine
US20080150725A1 (en) Rfid label tag and method of manufacturing the same
JP4171255B2 (ja) 電子タグの製造方法
TW463333B (en) Manufacturing method of semiconductor device and semiconductor module
TW411538B (en) Semiconductor device, method of fabricating the same, and electronic apparatus
TW468208B (en) Semiconductor apparatus, its manufacturing method, and electronic apparatus
US5904488A (en) Semiconductor integrated circuit device
JP4322558B2 (ja) 電子タグ用インレットの製造方法
JP4809648B2 (ja) 電子装置の製造方法
US5221812A (en) System for protecting leads to a semiconductor chip package during testing, burn-in and handling
US7704790B2 (en) Method of manufacturing a carrier member for electronic components
JP2007293929A (ja) 電子タグの製造方法
JP2008140400A (ja) 電子タグおよびその製造方法
JP3624792B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JP4712373B2 (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
US20060108674A1 (en) Package structure of memory card and packaging method for the structure
JP2000307034A (ja) 半導体装置モジュール
JP2000194818A (ja) Icカ―ド、icモジュ―ルおよびリ―ドフレ―ム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4171255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees