JP2000194818A - Ｉｃカ―ド、ｉｃモジュ―ルおよびリ―ドフレ―ム - Google Patents
Ｉｃカ―ド、ｉｃモジュ―ルおよびリ―ドフレ―ムInfo
- Publication number
- JP2000194818A JP2000194818A JP10371240A JP37124098A JP2000194818A JP 2000194818 A JP2000194818 A JP 2000194818A JP 10371240 A JP10371240 A JP 10371240A JP 37124098 A JP37124098 A JP 37124098A JP 2000194818 A JP2000194818 A JP 2000194818A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip
- lead
- module
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 安価でかつＩＣチップの破損を未然に防止す
ることができるＩＣカードを提供する。 【解決手段】 ＩＣカードはカード基体２５と、カード
基体２５の凹部２６内に収納されたＩＣモジュール１０
とを備えている。ＩＣモジュール１０はリードフレーム
１１と、リードフレーム１１に搭載されたＩＣチップ１
３と、ＩＣチップ１３を囲んで設けられた樹脂部１５と
を有している。リードフレーム１１はＩＣチップ１３搭
載用のマウント部１６と、マウント部１６周縁に設けら
れたリード部１８とからなっている。リード部１８に、
リード部１８をマウント部１６側へ折返す第１折返部２
０と、リード部１８をマウント部と反対側へ折返す第２
折返部２１とが設けられている。
ることができるＩＣカードを提供する。 【解決手段】 ＩＣカードはカード基体２５と、カード
基体２５の凹部２６内に収納されたＩＣモジュール１０
とを備えている。ＩＣモジュール１０はリードフレーム
１１と、リードフレーム１１に搭載されたＩＣチップ１
３と、ＩＣチップ１３を囲んで設けられた樹脂部１５と
を有している。リードフレーム１１はＩＣチップ１３搭
載用のマウント部１６と、マウント部１６周縁に設けら
れたリード部１８とからなっている。リード部１８に、
リード部１８をマウント部１６側へ折返す第１折返部２
０と、リード部１８をマウント部と反対側へ折返す第２
折返部２１とが設けられている。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣカード、ＩＣモ
ジュールおよびリードフレームに関する。
ジュールおよびリードフレームに関する。
【０００２】
【従来の技術】従来よりＩＣカードとして、凹部を有す
るカード基体と、このカード基体の凹部に収納されたＩ
Ｃモジュールとを備えたものが知られている。
るカード基体と、このカード基体の凹部に収納されたＩ
Ｃモジュールとを備えたものが知られている。
【０００３】この場合、ＩＣモジュールはエポキシ系か
らなる基板と、基板の一方の面に設けられたＩＣチップ
と、基板の他方の面に設けられた外部端子とからなって
いる。
らなる基板と、基板の一方の面に設けられたＩＣチップ
と、基板の他方の面に設けられた外部端子とからなって
いる。
【０００４】
【発明が解決しようとする課題】従来のＩＣモジュール
はガラスエポキシ系の基板と外部端子を有しており、こ
のような構成からなるＩＣモジュールは、ＩＣチップに
ついで、基板が比較的高価となっている。一方、安価な
リードフレームを用いてＩＣモジュールを作製すること
も考えられているが、リードフレームは外部応力をＩＣ
チップに伝達させ易いためカードの曲げ等によってＩＣ
チップが破損されやすいことが問題であった。
はガラスエポキシ系の基板と外部端子を有しており、こ
のような構成からなるＩＣモジュールは、ＩＣチップに
ついで、基板が比較的高価となっている。一方、安価な
リードフレームを用いてＩＣモジュールを作製すること
も考えられているが、リードフレームは外部応力をＩＣ
チップに伝達させ易いためカードの曲げ等によってＩＣ
チップが破損されやすいことが問題であった。
【０００５】本発明はこのような点を考慮してなされた
ものであり、安価でかつＩＣチップの破損を防止でき、
特に大サイズのＩＣチップを搭載してもチップが破壊さ
れにくく、信頼性の高いＩＣカード、ＩＣモジュールお
よびリードフレームを提供することを目的とする。
ものであり、安価でかつＩＣチップの破損を防止でき、
特に大サイズのＩＣチップを搭載してもチップが破壊さ
れにくく、信頼性の高いＩＣカード、ＩＣモジュールお
よびリードフレームを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、ＩＣチップを
搭載してこのＩＣチップを樹脂部により封止するリード
フレームにおいて、ＩＣチップ搭載用のマウント部と、
マウント部の周縁に配置された複数のリード部とを備
え、リード部に、リード部をマウント部側へ折返す第１
折返部と、第１折返部により折返されたリード部をマウ
ンド部と反対側へ折返す第２折返し部とを設け、この第
１折返部と第２折返部とによって、リードフレームにか
かる応力を吸収させることを特徴とするリードフレー
ム、上記記載のリードフレームと、リードフレームのマ
ウント部に搭載されたＩＣチップと、ＩＣチップを樹脂
で封止する樹脂部と、を備えたことを特徴とするＩＣモ
ジュール、および上記記載のＩＣモジュールと、ＩＣモ
ジュール収納用凹部が形成されたカード基体と、を備え
たことを特徴とするＩＣカードである。
搭載してこのＩＣチップを樹脂部により封止するリード
フレームにおいて、ＩＣチップ搭載用のマウント部と、
マウント部の周縁に配置された複数のリード部とを備
え、リード部に、リード部をマウント部側へ折返す第１
折返部と、第１折返部により折返されたリード部をマウ
ンド部と反対側へ折返す第２折返し部とを設け、この第
１折返部と第２折返部とによって、リードフレームにか
かる応力を吸収させることを特徴とするリードフレー
ム、上記記載のリードフレームと、リードフレームのマ
ウント部に搭載されたＩＣチップと、ＩＣチップを樹脂
で封止する樹脂部と、を備えたことを特徴とするＩＣモ
ジュール、および上記記載のＩＣモジュールと、ＩＣモ
ジュール収納用凹部が形成されたカード基体と、を備え
たことを特徴とするＩＣカードである。
【０００７】本発明によれば、リードレームに外力が加
わった場合、リードフレームのリード部に設けられた第
１折返部と第２折返部とによってリードフレームを折曲
げて外部応力を吸収することができる。
わった場合、リードフレームのリード部に設けられた第
１折返部と第２折返部とによってリードフレームを折曲
げて外部応力を吸収することができる。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１乃至図４は本発明の一
実施の形態を示す図である。
施の形態について説明する。図１乃至図４は本発明の一
実施の形態を示す図である。
【０００９】図１に示すように、ＩＣカードはＩＣモジ
ュール収納用の凹部２６を有するプラスチック製カード
基体２５と、カード基体２５の凹部２６内に収納された
ＩＣモジュール１０とを備えている。
ュール収納用の凹部２６を有するプラスチック製カード
基体２５と、カード基体２５の凹部２６内に収納された
ＩＣモジュール１０とを備えている。
【００１０】このうちＩＣモジュール１０はＩＣチップ
収納溝１９を有するリードフレーム１１と、リードフレ
ーム１１のＩＣチップ収納溝１９内にポリイミド製の絶
縁シート１２を介して搭載されたＩＣチップ１３と、Ｉ
Ｃチップ１３とリードフレーム１１とを接続するワイヤ
１４と、ＩＣチップ１３およびワイヤ１４を封止するエ
ポキシ系のトランスファーモールド用樹脂製の樹脂部１
５とからなっている。
収納溝１９を有するリードフレーム１１と、リードフレ
ーム１１のＩＣチップ収納溝１９内にポリイミド製の絶
縁シート１２を介して搭載されたＩＣチップ１３と、Ｉ
Ｃチップ１３とリードフレーム１１とを接続するワイヤ
１４と、ＩＣチップ１３およびワイヤ１４を封止するエ
ポキシ系のトランスファーモールド用樹脂製の樹脂部１
５とからなっている。
【００１１】次にリードフレーム１１について詳述す
る。リードフレーム１１はＩＣチップ１３を搭載するた
めのマウント部１６と、マウント部１６の周縁に絶縁ス
リット１７を介して配置された複数のリード部１８とか
らなっている。この場合、ＩＣチップ収納溝１９は、マ
ウント部１６に設けられている。またリード部１８に
は、リード部１８を貫通することにより複数の区画スリ
ット２０ａが形成され、この複数の区画スリット２０ａ
と、区画スリット２０ａ間に形成されたブリッジ部２０
ｂとによって、リード部１８をマウント部１６側へ折返
す第１折返部２０が構成されている。
る。リードフレーム１１はＩＣチップ１３を搭載するた
めのマウント部１６と、マウント部１６の周縁に絶縁ス
リット１７を介して配置された複数のリード部１８とか
らなっている。この場合、ＩＣチップ収納溝１９は、マ
ウント部１６に設けられている。またリード部１８に
は、リード部１８を貫通することにより複数の区画スリ
ット２０ａが形成され、この複数の区画スリット２０ａ
と、区画スリット２０ａ間に形成されたブリッジ部２０
ｂとによって、リード部１８をマウント部１６側へ折返
す第１折返部２０が構成されている。
【００１２】また、リード部１８のうち第１折返部２０
の外方側に、リード部１８を貫通することにより複数の
区画スリット２１ａが形成されている。この複数の区画
スリット２１ａと、区間スリット２１ａ間に形成された
ブリッジ部２１ｂとによって、リード部１８をマウンド
部１６と反対側へ折返す第２折返部２１が構成されてい
る。
の外方側に、リード部１８を貫通することにより複数の
区画スリット２１ａが形成されている。この複数の区画
スリット２１ａと、区間スリット２１ａ間に形成された
ブリッジ部２１ｂとによって、リード部１８をマウンド
部１６と反対側へ折返す第２折返部２１が構成されてい
る。
【００１３】このようにリード部１８に設けられた第１
折返部２０および第２折返部２１は、各々のブリッジ部
２０ｂおよびブリッジ部２１ｂによって容易に折曲がる
ようになっており、この第１折返部２０および第２折返
部２１が弾性的に折曲がることによって外部応力を吸収
することができる。
折返部２０および第２折返部２１は、各々のブリッジ部
２０ｂおよびブリッジ部２１ｂによって容易に折曲がる
ようになっており、この第１折返部２０および第２折返
部２１が弾性的に折曲がることによって外部応力を吸収
することができる。
【００１４】また第１折返部２０を構成する複数の区画
スリット２０ａは、リードフレーム１１のうち、樹脂部
１５の外周に対応する位置に設けられている。
スリット２０ａは、リードフレーム１１のうち、樹脂部
１５の外周に対応する位置に設けられている。
【００１５】次にリードフレーム１１の材料について述
べる。リードフレーム１１は、０．１ｍｍ以下の厚みの
４２アロイ製ブランク材または銅製ブランク材からな
り、このブランク材の両面には予め銀メッキまたは金メ
ッキが施されている。なお、金メッキの代わりにパラジ
ュームメッキを施してもよい。
べる。リードフレーム１１は、０．１ｍｍ以下の厚みの
４２アロイ製ブランク材または銅製ブランク材からな
り、このブランク材の両面には予め銀メッキまたは金メ
ッキが施されている。なお、金メッキの代わりにパラジ
ュームメッキを施してもよい。
【００１６】次にこのような構成からなるＩＣカードの
製造方法について述べる。まず上述した０．１ｍｍ以下
の厚みの４２アロイ製ブランク材または銅製ブランク材
に対してエッチングまたは打抜きにより、４×９個のリ
ードフレーム１１を有する短冊型リードフレーム１１ａ
を作製する。このとき短冊型リードフレーム１１ａは搬
送用開口２３を有している（図４）。
製造方法について述べる。まず上述した０．１ｍｍ以下
の厚みの４２アロイ製ブランク材または銅製ブランク材
に対してエッチングまたは打抜きにより、４×９個のリ
ードフレーム１１を有する短冊型リードフレーム１１ａ
を作製する。このとき短冊型リードフレーム１１ａは搬
送用開口２３を有している（図４）。
【００１７】次に短冊型リードフレーム１１ａの各リー
ドフレーム１１に対して、まずマウント部１６のＩＣチ
ップ収納溝１９に絶縁シート１２を介してＩＣチップ１
３を搭載し、次にＩＣチップ１３とリードフレーム１１
との間をワイヤ１４で接続する。その後ＩＣチップ１３
とワイヤ１４を囲んでトランスファーモールド用樹脂を
用いて封止して樹脂部１５を形成し、このようにして４
×９個のＩＣモジュール１０を作製する。
ドフレーム１１に対して、まずマウント部１６のＩＣチ
ップ収納溝１９に絶縁シート１２を介してＩＣチップ１
３を搭載し、次にＩＣチップ１３とリードフレーム１１
との間をワイヤ１４で接続する。その後ＩＣチップ１３
とワイヤ１４を囲んでトランスファーモールド用樹脂を
用いて封止して樹脂部１５を形成し、このようにして４
×９個のＩＣモジュール１０を作製する。
【００１８】次に製品の品質グレードに応じて、ＩＣチ
ップ１３のメモリ内の書き換え試験等のスクリーニング
を行なった後、ＩＣチップ１３の機能検査および電気的
特性検査を行なう。
ップ１３のメモリ内の書き換え試験等のスクリーニング
を行なった後、ＩＣチップ１３の機能検査および電気的
特性検査を行なう。
【００１９】ここまでの工程は互いに連結された短冊型
の４×９個のＩＣモジュール１０に対して一括して行な
われ、このことによりスループットの向上おびコストダ
ウンを効果的に図ることができる。
の４×９個のＩＣモジュール１０に対して一括して行な
われ、このことによりスループットの向上おびコストダ
ウンを効果的に図ることができる。
【００２０】次に各ＩＣモジュール１０が、短冊型リー
ドフレーム１１ａから打抜スリット２４に沿って打抜か
れ、各ＩＣモジュール１０はその後カード基体２５の凹
部２６内に収納されて固着される。この場合、カード基
体２５の凹部２６内に収納されたＩＣモジュール１０
は、リードフレーム１１の下面に設けられた接着剤２７
により凹部２６内に収納固着される。このようにしてカ
ード基体２５とＩＣモジュール１０とからなるＩＣカー
ドが得られる。
ドフレーム１１ａから打抜スリット２４に沿って打抜か
れ、各ＩＣモジュール１０はその後カード基体２５の凹
部２６内に収納されて固着される。この場合、カード基
体２５の凹部２６内に収納されたＩＣモジュール１０
は、リードフレーム１１の下面に設けられた接着剤２７
により凹部２６内に収納固着される。このようにしてカ
ード基体２５とＩＣモジュール１０とからなるＩＣカー
ドが得られる。
【００２１】本発明の実施の形態によれば、ＩＣカード
に対して外力が加わり、ＩＣモジュール１０のリードフ
レーム１１に外力が伝達された場合、リードフレーム１
１のリード部１８に設けられた区画スリット２０ａとブ
リッジ部２１ｂとからなる第１折返部２０と、区画スリ
ット２１ａとブリッジ部２１ｂとからなる第２折返部２
１に沿ってリードフレーム１１が弾性的に折曲がるの
で、この第１折返部２０および第２折返部２１近傍にお
いて外部応力を吸収することができる。このためリード
フレーム１１のマウント部１６に搭載されたＩＣチップ
１３に外部応力が加わることはなく、ＩＣチップ１３の
破損を未然に抑えることができる。
に対して外力が加わり、ＩＣモジュール１０のリードフ
レーム１１に外力が伝達された場合、リードフレーム１
１のリード部１８に設けられた区画スリット２０ａとブ
リッジ部２１ｂとからなる第１折返部２０と、区画スリ
ット２１ａとブリッジ部２１ｂとからなる第２折返部２
１に沿ってリードフレーム１１が弾性的に折曲がるの
で、この第１折返部２０および第２折返部２１近傍にお
いて外部応力を吸収することができる。このためリード
フレーム１１のマウント部１６に搭載されたＩＣチップ
１３に外部応力が加わることはなく、ＩＣチップ１３の
破損を未然に抑えることができる。
【００２２】
【発明の効果】以上のように本発明によれば、リードフ
レームのリード部に設けられた第１折返部および第２折
返部に沿ってリードフレームを弾性的に折曲げて外部応
力を吸収することができる。このためマウント部に搭載
されたＩＣチップが破損することはない。また安価なリ
ードフレームを用いることにより製造コストの低減を図
ることができる。
レームのリード部に設けられた第１折返部および第２折
返部に沿ってリードフレームを弾性的に折曲げて外部応
力を吸収することができる。このためマウント部に搭載
されたＩＣチップが破損することはない。また安価なリ
ードフレームを用いることにより製造コストの低減を図
ることができる。
【図１】本発明によるＩＣカードを示す側面図。
【図２】本発明によるＩＣモジュールの平面図。
【図３】本発明によるＩＣモジュールの斜視図。
【図４】短冊型リードフレームを示す図。
１０ ＩＣモジュール １１ リードフレーム １３ ＩＣチップ １５ 樹脂部 １６ マウント部 １８ リード部 ２０ 第１折返部 ２０ａ 区画スリット ２０ｂ ブリッジ部 ２１ 第２折返部 ２１ａ 区画スリット ２１ｂ ブリッジ部 ２５ カード基体 ２６ 凹部
Claims (4)
- 【請求項１】ＩＣチップを搭載してこのＩＣチップを樹
脂部により封止するリードフレームにおいて、 ＩＣチップ搭載用のマウント部と、 マウント部の周縁に配置された複数のリード部とを備
え、 リード部に、リード部をマウント部側へ折返す第１折返
部と、第１折返部により折返されたリード部をマウンド
部と反対側へ折返す第２折返し部とを設け、 この第１折返部と第２折返部とによって、リードフレー
ムにかかる応力を吸収させることを特徴とするリードフ
レーム。 - 【請求項２】第１折返部はリード部のうち樹脂部外周に
対応する位置に設けられていることを特徴とする請求項
１記載のリードフレーム。 - 【請求項３】請求項１記載のリードフレームと、 リードフレームのマウント部に搭載されたＩＣチップ
と、 ＩＣチップを樹脂で封止する樹脂部と、 を備えたことを特徴とするＩＣモジュール。 - 【請求項４】請求項３記載のＩＣモジュールと、 ＩＣモジュール収納用凹部が形成されたカード基体と、 を備えたことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371240A JP2000194818A (ja) | 1998-12-25 | 1998-12-25 | Ｉｃカ―ド、ｉｃモジュ―ルおよびリ―ドフレ―ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371240A JP2000194818A (ja) | 1998-12-25 | 1998-12-25 | Ｉｃカ―ド、ｉｃモジュ―ルおよびリ―ドフレ―ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000194818A true JP2000194818A (ja) | 2000-07-14 |
Family
ID=18498374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10371240A Withdrawn JP2000194818A (ja) | 1998-12-25 | 1998-12-25 | Ｉｃカ―ド、ｉｃモジュ―ルおよびリ―ドフレ―ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000194818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6843421B2 (en) * | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
-
1998
- 1998-12-25 JP JP10371240A patent/JP2000194818A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6843421B2 (en) * | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6358772B2 (en) | Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package | |
| US4549247A (en) | Carrier element for IC-modules | |
| KR100395188B1 (ko) | 반도체장치 및 그 제조방법과 전자기기 | |
| KR100363296B1 (ko) | 칩 모듈 및 칩 모듈 제조방법 | |
| US20030151884A1 (en) | Structure of surface-mounting solid electrolytic capacitor and method of making the same | |
| GB2140207A (en) | Assemblies of an ic module and a carrier | |
| RU2216042C2 (ru) | Несущий элемент для полупроводникового кристалла, предназначенный для встраивания в карточку с интегральными схемами | |
| JPH1084071A (ja) | 積層リードフレームを用いたチップスケールパッケージの製造方法 | |
| JP2003108961A (ja) | 電子タグおよびその製造方法 | |
| JPH041501B2 (ja) | ||
| JP4171255B2 (ja) | 電子タグの製造方法 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JP2000194818A (ja) | Ｉｃカ―ド、ｉｃモジュ―ルおよびリ―ドフレ―ム | |
| US20050030723A1 (en) | Fully-molded or lidded circuit module assembly having edge-stiffening interlock features | |
| KR20050069941A (ko) | 소형 카드의 제조 방법 및, 카드형 반도체 기억 장치의제조 방법 | |
| JP2000194817A (ja) | Ｉｃカ―ド、ｉｃモジュ―ルおよびリ―ドフレ―ム | |
| US20020135050A1 (en) | Semiconductor device | |
| JP3624792B2 (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3549653B2 (ja) | チップ型電子部品 | |
| JP2003051562A (ja) | 半導体装置 | |
| KR20060039613A (ko) | 플립 칩 조립 구조를 가지는 칩-온-보드 패키지 및 그제조 방법 | |
| JP4522802B2 (ja) | Ｉｃモジュール | |
| US20240142232A1 (en) | Electronic Component, Sensor Module, And Method For Manufacturing Electronic Component | |
| JP2661115B2 (ja) | Ｉｃカード | |
| KR100818077B1 (ko) | 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |