JP3425315B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3425315B2 JP3425315B2 JP00885697A JP885697A JP3425315B2 JP 3425315 B2 JP3425315 B2 JP 3425315B2 JP 00885697 A JP00885697 A JP 00885697A JP 885697 A JP885697 A JP 885697A JP 3425315 B2 JP3425315 B2 JP 3425315B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- lead frame
- separated
- adhesive sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、さらに詳しくは LOC型半導体装置の製造方法
に関する。
法に係り、さらに詳しくは LOC型半導体装置の製造方法
に関する。
【０００２】
【従来の技術】電子回路機構のコンパクト化などを目指
し、図７に要部構成を断面的に示すような半導体装置が
開発されている。すなわち、インナーリード1aおよびダ
イパッド1bを有するリードフレームと、前記リードフレ
ームのダイパッド1bに接着剤層２を介してマウントした
半導体素子（半導体チップ）3aと、前記半導体素子3aの
電極端子を対応するインナーリード1aに電気的に接続す
るボンディングワイヤ４とを有する構成の半導体装置が
知られている。なお、図７において、５は封止樹脂層で
ある。
し、図７に要部構成を断面的に示すような半導体装置が
開発されている。すなわち、インナーリード1aおよびダ
イパッド1bを有するリードフレームと、前記リードフレ
ームのダイパッド1bに接着剤層２を介してマウントした
半導体素子（半導体チップ）3aと、前記半導体素子3aの
電極端子を対応するインナーリード1aに電気的に接続す
るボンディングワイヤ４とを有する構成の半導体装置が
知られている。なお、図７において、５は封止樹脂層で
ある。
【０００３】ところで、この種の半導体装置は、一般的
に、次のような手順で組み立て・製造されている。
に、次のような手順で組み立て・製造されている。
【０００４】図８は、従来の半導体装置を製造する装置
の構成の概略を示す斜視図である。図８において、６は
リードフレームを順次供給するフレームローダ、７はリ
ードフレームを搬送するフィーダー、８は半導体素子3a
をリードフレームに圧着するダイボンディングヘッド、
９は半導体素子3aをダイボンディングしたリードフレー
ムを収納するフレームマガジンである。
の構成の概略を示す斜視図である。図８において、６は
リードフレームを順次供給するフレームローダ、７はリ
ードフレームを搬送するフィーダー、８は半導体素子3a
をリードフレームに圧着するダイボンディングヘッド、
９は半導体素子3aをダイボンディングしたリードフレー
ムを収納するフレームマガジンである。
【０００５】また、10は能動領域形成面 Aの反対面（裏
面） Bがダイシングシート（接着性シート）に貼着・担
持され、互いに半導体素子3aが切断分離されたウエハー
３を載置するウエハーテーブル、11は前記切断分離され
ている半導体素子3aを順次ダイシングシートから引き剥
がし、能動領域形成面 Aを吸着把持するピックアップヘ
ッド、12は前記ピックアップヘッド11で吸着把持された
半導体素子3aを、その能動領域形成面 Aを上向きに載置
し、位置・方向を修正する位置修正ステージである。な
お、図８において、13はウエハー検出器、14は位置補正
用の検出器である。
面） Bがダイシングシート（接着性シート）に貼着・担
持され、互いに半導体素子3aが切断分離されたウエハー
３を載置するウエハーテーブル、11は前記切断分離され
ている半導体素子3aを順次ダイシングシートから引き剥
がし、能動領域形成面 Aを吸着把持するピックアップヘ
ッド、12は前記ピックアップヘッド11で吸着把持された
半導体素子3aを、その能動領域形成面 Aを上向きに載置
し、位置・方向を修正する位置修正ステージである。な
お、図８において、13はウエハー検出器、14は位置補正
用の検出器である。
【０００６】ここで、ウエハー３は、図９に拡大して平
面的に、図10に拡大して断面的にそれぞれ示すごとく、
互いに切断分離された半導体素子3aが、ダイシングシー
ト15面に整列的に担持されている。また、切断分離さ
れ、整列的に担持しているダイシングシート15からの半
導体素子3aの引き剥がしは、次のように行われる。すな
わち、図11および図12に、それぞれ断面的に示すごと
く、ウエハー３をバックアップホルダー16に載置し、ダ
イシングシート15側をバッキューム吸着して保持する一
方、ピン17で突き上げて、ダイシングシート15の伸張性
の利用などによって、ダイシングシート15から半導体素
子3aを引き離すとともに、ピックアップヘッド11のピッ
クアップコレット 11aで吸着把持して、位置修正ステー
ジ12に移載する。ここで、前記ピン17は、突き上げシャ
フト18に連設したピンホルダー19に突設されており、ま
た、その突き上げは、ダイシングシート15を破損させず
に半導体素子3aを突き上げ・引き離すように行われる。
面的に、図10に拡大して断面的にそれぞれ示すごとく、
互いに切断分離された半導体素子3aが、ダイシングシー
ト15面に整列的に担持されている。また、切断分離さ
れ、整列的に担持しているダイシングシート15からの半
導体素子3aの引き剥がしは、次のように行われる。すな
わち、図11および図12に、それぞれ断面的に示すごと
く、ウエハー３をバックアップホルダー16に載置し、ダ
イシングシート15側をバッキューム吸着して保持する一
方、ピン17で突き上げて、ダイシングシート15の伸張性
の利用などによって、ダイシングシート15から半導体素
子3aを引き離すとともに、ピックアップヘッド11のピッ
クアップコレット 11aで吸着把持して、位置修正ステー
ジ12に移載する。ここで、前記ピン17は、突き上げシャ
フト18に連設したピンホルダー19に突設されており、ま
た、その突き上げは、ダイシングシート15を破損させず
に半導体素子3aを突き上げ・引き離すように行われる。
【０００７】なお、前記ダイシングシート15から半導体
素子3aを引き離しに先立って、ウエハー検出器（たとえ
ば画像認識装置）13で、半導体素子3aの位置および良品
／不良品の判別を行っている。そして、この半導体素子
3aの位置および良品／不良品の判別は、ウエハー３内に
おける半導体素子3aの良品／不良品の位置を記憶させた
データを使用して行ってもよい。また、図９における点
線は、半導体素子3aをダイシングシート15から引き離す
ときの、ピン17を突設させたピンホルダー19の位置関係
を透視的に示したものである。
素子3aを引き離しに先立って、ウエハー検出器（たとえ
ば画像認識装置）13で、半導体素子3aの位置および良品
／不良品の判別を行っている。そして、この半導体素子
3aの位置および良品／不良品の判別は、ウエハー３内に
おける半導体素子3aの良品／不良品の位置を記憶させた
データを使用して行ってもよい。また、図９における点
線は、半導体素子3aをダイシングシート15から引き離す
ときの、ピン17を突設させたピンホルダー19の位置関係
を透視的に示したものである。
【０００８】そして、前記位置・方向を修正した半導体
素子3aは、図13に拡大して断面的に示すように、前記ダ
イボンディングヘッド８の設置領域に供給され、フィー
ダー７によりインナーリード1aを下側として搬送されて
くるリードフレーム１に対向・位置合わせが行われる。
その後、ダイボンディングヘッド８の駆動によるボンデ
ィングツール8aの圧着で、リードフレーム１のボンディ
ングパッド1bに接着剤層20を介して固定され、さらに、
半導体素子3aの電極端子を対応するインナーリード1aに
ボンディングワイヤ４で電気的な接続を行っている。
素子3aは、図13に拡大して断面的に示すように、前記ダ
イボンディングヘッド８の設置領域に供給され、フィー
ダー７によりインナーリード1aを下側として搬送されて
くるリードフレーム１に対向・位置合わせが行われる。
その後、ダイボンディングヘッド８の駆動によるボンデ
ィングツール8aの圧着で、リードフレーム１のボンディ
ングパッド1bに接着剤層20を介して固定され、さらに、
半導体素子3aの電極端子を対応するインナーリード1aに
ボンディングワイヤ４で電気的な接続を行っている。
【０００９】
【発明が解決しようとする課題】しかし、上記半導体装
置の製造方法の場合は、次ぎのような不都合がある。す
なわち、ダイシングシート15に対してウエハー３の裏面
側が貼着され、能動領域形成面が外表面側となってい
る。つまり、厚さ 700μm 前後のウエハー３を、厚さ 1
00μm 程度に薄型化するに当たって、先ず、ダイシング
工程において、ある一定の切り込みを入れた後、能動領
域形成面に接着性シートを貼着し、ウエハー３裏面の研
削・研磨などを行って、半導体素子3a化への切断・分離
を行っており、半導体素子3a化への切断・分離に先立っ
て、煩雑な工程が採られている。さらに対応する装置も
ない状況である。
置の製造方法の場合は、次ぎのような不都合がある。す
なわち、ダイシングシート15に対してウエハー３の裏面
側が貼着され、能動領域形成面が外表面側となってい
る。つまり、厚さ 700μm 前後のウエハー３を、厚さ 1
00μm 程度に薄型化するに当たって、先ず、ダイシング
工程において、ある一定の切り込みを入れた後、能動領
域形成面に接着性シートを貼着し、ウエハー３裏面の研
削・研磨などを行って、半導体素子3a化への切断・分離
を行っており、半導体素子3a化への切断・分離に先立っ
て、煩雑な工程が採られている。さらに対応する装置も
ない状況である。
【００１０】また、半導体素子3aは、リードフレーム１
のボンディングパッド1bに圧着・固定されるまでの間、
能動領域形成面が外界に露出しているため、外部環境の
湿度などの影響を受け易いので、特性のバラツキ発生な
ど信頼性の点で懸念がある。本発明は、上記事情に対処
してなされたもので、歩留まりよく、かつ信頼性の高い
半導体装置を容易に製造できる製造方法の提供を目的と
する。
のボンディングパッド1bに圧着・固定されるまでの間、
能動領域形成面が外界に露出しているため、外部環境の
湿度などの影響を受け易いので、特性のバラツキ発生な
ど信頼性の点で懸念がある。本発明は、上記事情に対処
してなされたもので、歩留まりよく、かつ信頼性の高い
半導体装置を容易に製造できる製造方法の提供を目的と
する。
【００１１】
【課題を解決するための手段】請求項１の発明は、互い
に分離された半導体素子が能動領域形成面を対接し整列
的に担持する接着性シートから個々に、前記半導体素子
を剥がし分離する工程と、前記接着性シートから剥がし
分離した半導体素子を半円球状の凸部を３つ以上備える
面上に載置する工程と、前記面上に載置された半導体素
子の位置・方向を修正する工程と、前記位置・方向を修
正した半導体素子をインナーリードに配置された接着接
合部が予め加熱されたリードフレームに、能動領域形成
面を対向させて移載・位置決めする工程と、前記移載・
位置決めした半導体素子をリードフレームに圧着・固定
する工程と、 前記半導体素子の電極端子を対応するイ
ンナーリードにワイヤボンディングで電気的に接続する
工程とを有することを特徴とする半導体装置の製造方法
である。請求項２の発明は、互いに分離された半導体素
子が能動領域形成面を対接し整列的に担持する接着性シ
ートから個々に、前記半導体素子を剥がし分離する工程
と、前記接着性シートから剥がし分離した半導体素子を
半円球状の凸部を３つ以上備える面上に載置する工程
と、前記面上に載置された半導体素子の位置ズレを検出
し、把持するボンディングヘッドの位置・修正機能で位
置・方向を修正する工程と、前記位置・方向を修正した
半導体素子をインナーリードに配置された接着接合部を
予め加熱したリードフレームに、能動領域形成面を対向
させて移載する工程と、前記移載した半導体素子をリー
ドフレームに圧着・固定する工程と、前記半導体素子の
電極端子を対応するインナーリードとをワイヤボンディ
ングによって電気的に接続する工程とを有することを特
徴とする半導体装置の製造方法である。
に分離された半導体素子が能動領域形成面を対接し整列
的に担持する接着性シートから個々に、前記半導体素子
を剥がし分離する工程と、前記接着性シートから剥がし
分離した半導体素子を半円球状の凸部を３つ以上備える
面上に載置する工程と、前記面上に載置された半導体素
子の位置・方向を修正する工程と、前記位置・方向を修
正した半導体素子をインナーリードに配置された接着接
合部が予め加熱されたリードフレームに、能動領域形成
面を対向させて移載・位置決めする工程と、前記移載・
位置決めした半導体素子をリードフレームに圧着・固定
する工程と、 前記半導体素子の電極端子を対応するイ
ンナーリードにワイヤボンディングで電気的に接続する
工程とを有することを特徴とする半導体装置の製造方法
である。請求項２の発明は、互いに分離された半導体素
子が能動領域形成面を対接し整列的に担持する接着性シ
ートから個々に、前記半導体素子を剥がし分離する工程
と、前記接着性シートから剥がし分離した半導体素子を
半円球状の凸部を３つ以上備える面上に載置する工程
と、前記面上に載置された半導体素子の位置ズレを検出
し、把持するボンディングヘッドの位置・修正機能で位
置・方向を修正する工程と、前記位置・方向を修正した
半導体素子をインナーリードに配置された接着接合部を
予め加熱したリードフレームに、能動領域形成面を対向
させて移載する工程と、前記移載した半導体素子をリー
ドフレームに圧着・固定する工程と、前記半導体素子の
電極端子を対応するインナーリードとをワイヤボンディ
ングによって電気的に接続する工程とを有することを特
徴とする半導体装置の製造方法である。
【００１２】請求項１および２の発明では、ウエハーが
能動領域形成面を接着性シートに対接して担持された構
成を採っているため、半導体素子化への切断・分離に先
立って、ウエハー裏面の研削・研磨などにより薄型化な
ど図ることができる。また、リードフレームに圧着・固
定されるまでの間、能動領域形成面が接着性シートで保
護されているので、各半導体素子とも良好な安定性を保
持し、信頼性の高い半導体装置が構成される。
能動領域形成面を接着性シートに対接して担持された構
成を採っているため、半導体素子化への切断・分離に先
立って、ウエハー裏面の研削・研磨などにより薄型化な
ど図ることができる。また、リードフレームに圧着・固
定されるまでの間、能動領域形成面が接着性シートで保
護されているので、各半導体素子とも良好な安定性を保
持し、信頼性の高い半導体装置が構成される。
【００１３】
【発明の実施の形態】以下、図１〜図６を参照して実施
例を説明する。
例を説明する。
【００１４】図１は、この実施例で使用した製造装置の
構成の概略を示す斜視図である。図１において、６はリ
ードフレームを順次供給するフレームローダ、７はリー
ドフレームを搬送するフィーダー、８は半導体素子3a′
をリードフレームに圧着するダイボンディングヘッド、
９は半導体素子3a′をダイボンディングしたリードフレ
ームを収納するフレームマガジンである。
構成の概略を示す斜視図である。図１において、６はリ
ードフレームを順次供給するフレームローダ、７はリー
ドフレームを搬送するフィーダー、８は半導体素子3a′
をリードフレームに圧着するダイボンディングヘッド、
９は半導体素子3a′をダイボンディングしたリードフレ
ームを収納するフレームマガジンである。
【００１５】また、10は能動領域形成面 Aがダイシング
シート（接着性シート）に貼着・担持され、互いに半導
体素子3a′が切断分離されたウエハー３′を載置するウ
エハーテーブル、11は前記切断分離されている半導体素
子3a′を順次ダイシングシート（たとえば塩化ビニル系
樹脂の接着性テープ）から引き剥がし、拡大して示す半
導体素子3a′の裏面側 Bを吸着把持するピックアップヘ
ッド、12は前記ピックアップヘッド11で吸着把持された
半導体素子3a′を、その能動領域形成面 Aを下向きに載
置し、位置・方向を修正する位置修正ステージである。
なお、図１において、13はウエハー３′検出器である。
シート（接着性シート）に貼着・担持され、互いに半導
体素子3a′が切断分離されたウエハー３′を載置するウ
エハーテーブル、11は前記切断分離されている半導体素
子3a′を順次ダイシングシート（たとえば塩化ビニル系
樹脂の接着性テープ）から引き剥がし、拡大して示す半
導体素子3a′の裏面側 Bを吸着把持するピックアップヘ
ッド、12は前記ピックアップヘッド11で吸着把持された
半導体素子3a′を、その能動領域形成面 Aを下向きに載
置し、位置・方向を修正する位置修正ステージである。
なお、図１において、13はウエハー３′検出器である。
【００１６】ここで、ウエハー３′は、図２に拡大して
断面的に示すごとく、裏面側 B′を研削加工した後に切
断分離された半導体素子3a′が、その能動領域形成面
A′をダイシングシート15面に対接させて整列的に担持
されている。また、切断分離され、整列的に担持してい
るダイシングシート15からの半導体素子3a′の引き剥が
しは、次ぎのように行われる。
断面的に示すごとく、裏面側 B′を研削加工した後に切
断分離された半導体素子3a′が、その能動領域形成面
A′をダイシングシート15面に対接させて整列的に担持
されている。また、切断分離され、整列的に担持してい
るダイシングシート15からの半導体素子3a′の引き剥が
しは、次ぎのように行われる。
【００１７】先ず、前記ダイシングシート15から半導体
素子3a′の引き離しに先立って、ウエハー検出器（たと
えば画像認識装置）13で、半導体素子3a′の位置および
良品／不良品の判別を行っている。そして、この半導体
素子3a′の位置および良品／不良品の判別は、ウエハー
３′内における半導体素子3a′の良品／不良品の位置を
記憶させたデータを使用して行ってもよい。次に、図３
に断面的に示すごとく、ウエハー３′をバックアップホ
ルダー16に載置し、突き上げシャフト18に連設したピン
ホルダー19に突設させたピン17で、ダイシングシート15
を破損させずに半導体素子3a′を突き上げる。この突き
上げ操作およびダイシングシート15の伸張性によって、
ダイシングシート15から半導体素子3a′を引き離す一
方、ピックアップヘッド11のピックアップコレット 11a
で吸着把持して、位置修正ステージ12に移載する。
素子3a′の引き離しに先立って、ウエハー検出器（たと
えば画像認識装置）13で、半導体素子3a′の位置および
良品／不良品の判別を行っている。そして、この半導体
素子3a′の位置および良品／不良品の判別は、ウエハー
３′内における半導体素子3a′の良品／不良品の位置を
記憶させたデータを使用して行ってもよい。次に、図３
に断面的に示すごとく、ウエハー３′をバックアップホ
ルダー16に載置し、突き上げシャフト18に連設したピン
ホルダー19に突設させたピン17で、ダイシングシート15
を破損させずに半導体素子3a′を突き上げる。この突き
上げ操作およびダイシングシート15の伸張性によって、
ダイシングシート15から半導体素子3a′を引き離す一
方、ピックアップヘッド11のピックアップコレット 11a
で吸着把持して、位置修正ステージ12に移載する。
【００１８】ここで、前記位置修正ステージ12の半導体
素子3a′載置面は、先端の丸まった（曲率半径 0.1mm以
上）円柱が少なくとも３本植設、もしくは半円球状の凸
部が３こ以上設けられた剣山タイプとなっていて、半導
体素子3a′の能動領域形成面A′に損傷が起きないよう
に浮かして載置する。そして、位置・方向を修正した半
導体素子3a′は、図４ (a)に拡大して断面的に示すよう
に、ピックアップヘッド11によって、前記ダイボンディ
ングヘッド８の設置領域に供給され、フィーダー７によ
って、図４ (b)に拡大して斜視的に示すように、滴下も
しくは塗布法で液状の接着剤層20を設けたダイボンディ
ング部1bを上側として搬送されてくるリードフレーム１
に対向・位置合わせが行われ、さらに、ダイボンディン
グヘッド８により圧着される。
素子3a′載置面は、先端の丸まった（曲率半径 0.1mm以
上）円柱が少なくとも３本植設、もしくは半円球状の凸
部が３こ以上設けられた剣山タイプとなっていて、半導
体素子3a′の能動領域形成面A′に損傷が起きないよう
に浮かして載置する。そして、位置・方向を修正した半
導体素子3a′は、図４ (a)に拡大して断面的に示すよう
に、ピックアップヘッド11によって、前記ダイボンディ
ングヘッド８の設置領域に供給され、フィーダー７によ
って、図４ (b)に拡大して斜視的に示すように、滴下も
しくは塗布法で液状の接着剤層20を設けたダイボンディ
ング部1bを上側として搬送されてくるリードフレーム１
に対向・位置合わせが行われ、さらに、ダイボンディン
グヘッド８により圧着される。
【００１９】すなわち、搬送されてくるリードフレーム
に対して半導体素子3a′を上側に位置させ（半導体素子
3a′の能動領域形成面 A′が下側になる）、下側に位置
するリードフレームのダイボンディング部1bと位置合わ
せする。このとき、リードフレームの接着剤層20は加圧
ブロック21に内蔵されたヒーター22で、局部的に加熱さ
れた後、ダイボンディングヘッド８の駆動によって、半
導体素子3a′はリードフレームに圧着・固定される。
に対して半導体素子3a′を上側に位置させ（半導体素子
3a′の能動領域形成面 A′が下側になる）、下側に位置
するリードフレームのダイボンディング部1bと位置合わ
せする。このとき、リードフレームの接着剤層20は加圧
ブロック21に内蔵されたヒーター22で、局部的に加熱さ
れた後、ダイボンディングヘッド８の駆動によって、半
導体素子3a′はリードフレームに圧着・固定される。
【００２０】なお、前記位置修正ステージ12において、
半導体素子3a′の位置・方向を修正する代わりに、次の
ような方式を採ることもできる。すなわち、ウエハーテ
ーブル10部に、前記バックアップホルダー16部の機構を
具備させおく。そして、図５(a)に要部を拡大して側面
的に示すごとく、突き上げシャフト18に連設したピンホ
ルダー19に突設させたピン17で、ダイシングシート15を
破損させずに半導体素子3a′を突き上げる。
半導体素子3a′の位置・方向を修正する代わりに、次の
ような方式を採ることもできる。すなわち、ウエハーテ
ーブル10部に、前記バックアップホルダー16部の機構を
具備させおく。そして、図５(a)に要部を拡大して側面
的に示すごとく、突き上げシャフト18に連設したピンホ
ルダー19に突設させたピン17で、ダイシングシート15を
破損させずに半導体素子3a′を突き上げる。
【００２１】この突き上げ操作およびダイシングシート
15の伸張性によって、ダイシングシート15から半導体素
子3a′をダイボンディングヘッド８の吸引・吸着作用に
よって引き離す一方、ダイボンディングヘッド８に半導
体素子3a′を吸着・把持させる。そして、ダイボンディ
ングヘッド８に吸着・把持された半導体素子3a′を素子
位置検出装置（認識カメラ）23で検出し、ダイボンディ
ングヘッド８の位置・補正機能（ X軸， Y軸，θ回転）
で、位置・方向などの修正を行う。その後、ボンディン
位置に移行させて、フィーダー７により接着剤層20を設
けたダイボンディング部1bを上側として搬送されてくる
リードフレームに、ダイボンディングヘッド８によって
圧着する工程を採ることもできる。
15の伸張性によって、ダイシングシート15から半導体素
子3a′をダイボンディングヘッド８の吸引・吸着作用に
よって引き離す一方、ダイボンディングヘッド８に半導
体素子3a′を吸着・把持させる。そして、ダイボンディ
ングヘッド８に吸着・把持された半導体素子3a′を素子
位置検出装置（認識カメラ）23で検出し、ダイボンディ
ングヘッド８の位置・補正機能（ X軸， Y軸，θ回転）
で、位置・方向などの修正を行う。その後、ボンディン
位置に移行させて、フィーダー７により接着剤層20を設
けたダイボンディング部1bを上側として搬送されてくる
リードフレームに、ダイボンディングヘッド８によって
圧着する工程を採ることもできる。
【００２２】図５ (b)は、上記製造工程に適する製造装
置の構成の概略を示す斜視図である。図５ (b)におい
て、図１の場合と同一もしくは類似の機構部は、同一の
符号でそれぞれ示した。なお、前記素子位置検出装置
（認識カメラなど）23と、吸着把持した半導体素子3a′
の位置・方向ズレ量の検出に対応するボンディングヘッ
ド８の位置・補正機能（ X軸・ Y軸・θ回転）により、
位置・方向の修正が行われる。 その後、半導体素子3
a′は、ダイボンディングヘッド８によるボンディング
ツールの高々10kg程度の圧着で、リードフレーム１のボ
ンディングパッド1bに接着剤層20を介して固定され、フ
レームマガジン９に搬送され、次工程に移行する。すな
わち、フレームマガジン９からワイヤボンディング工程
に移され、半導体素子3a′の電極端子を対応するインナ
ーリード1aにボンディングワイヤ（たとえばAu線，Al
線）で電気的な接続を行うことによって、半導体装置が
製造される。
置の構成の概略を示す斜視図である。図５ (b)におい
て、図１の場合と同一もしくは類似の機構部は、同一の
符号でそれぞれ示した。なお、前記素子位置検出装置
（認識カメラなど）23と、吸着把持した半導体素子3a′
の位置・方向ズレ量の検出に対応するボンディングヘッ
ド８の位置・補正機能（ X軸・ Y軸・θ回転）により、
位置・方向の修正が行われる。 その後、半導体素子3
a′は、ダイボンディングヘッド８によるボンディング
ツールの高々10kg程度の圧着で、リードフレーム１のボ
ンディングパッド1bに接着剤層20を介して固定され、フ
レームマガジン９に搬送され、次工程に移行する。すな
わち、フレームマガジン９からワイヤボンディング工程
に移され、半導体素子3a′の電極端子を対応するインナ
ーリード1aにボンディングワイヤ（たとえばAu線，Al
線）で電気的な接続を行うことによって、半導体装置が
製造される。
【００２３】なお、要すれば、前記リードフレームに半
導体素子3a′装着した後、たとえばトランスファモール
ド成型機の金型にセットし、ボンディングワイヤを含む
半導体素子3a′の固定領域をモールド用樹脂、たとえば
シリカ粉末を分散含有したエポキシ樹脂組成物でモール
ド封止５する。この樹脂モールド品について、モールド
樹脂層に生じたバリを除去し、さらに、リードフレーム
に外装メッキなどを施してから、マーク付けしてもよ
い。
導体素子3a′装着した後、たとえばトランスファモール
ド成型機の金型にセットし、ボンディングワイヤを含む
半導体素子3a′の固定領域をモールド用樹脂、たとえば
シリカ粉末を分散含有したエポキシ樹脂組成物でモール
ド封止５する。この樹脂モールド品について、モールド
樹脂層に生じたバリを除去し、さらに、リードフレーム
に外装メッキなどを施してから、マーク付けしてもよ
い。
【００２４】本発明は、上記実施例に限定されるもので
なく、発明の趣旨を逸脱しない範囲でいろいろの変形を
採ることができる。たとえば、リードフレームとしてメ
タルリードフレームの代りに、テープキャリア型のリー
ドフレームを用いることもできる。また、モールド用樹
脂は、一般的に、シリカ粉末を分散含有したエポキシ樹
脂組成物であるが、これに限定されるものではない。
なく、発明の趣旨を逸脱しない範囲でいろいろの変形を
採ることができる。たとえば、リードフレームとしてメ
タルリードフレームの代りに、テープキャリア型のリー
ドフレームを用いることもできる。また、モールド用樹
脂は、一般的に、シリカ粉末を分散含有したエポキシ樹
脂組成物であるが、これに限定されるものではない。
【００２５】
【発明の効果】請求項１および請求項２の発明によれ
ば、半導体素子化への切断・分離に先立って、ウエハー
裏面の研削・研磨加工が行えるので、接着性シート（ダ
イシングシート）の貼り替えが不要となり、この点で工
程を簡略化できる。また、リードフレームに圧着・固定
するまでの間、半導体素子の能動領域形成面は、接着性
シートで保護されて良好な安定性を保持するため、信頼
性の高い半導体装置を歩留まりよく提供できる。
ば、半導体素子化への切断・分離に先立って、ウエハー
裏面の研削・研磨加工が行えるので、接着性シート（ダ
イシングシート）の貼り替えが不要となり、この点で工
程を簡略化できる。また、リードフレームに圧着・固定
するまでの間、半導体素子の能動領域形成面は、接着性
シートで保護されて良好な安定性を保持するため、信頼
性の高い半導体装置を歩留まりよく提供できる。
【図１】第１実施例に使用した製造装置の要部構成を示
す斜視図。
す斜視図。
【図２】切断・分離されたウエハーがダイシングシート
に貼着されている状態を示す断面図。
に貼着されている状態を示す断面図。
【図３】第１実施例でダイシングシートから切断・分離
された半導体素子を引き剥がす状態を模式的に示す側面
図。
された半導体素子を引き剥がす状態を模式的に示す側面
図。
【図４】(a)は第１実施例で、位置修正後の半導体素子
をリードフレーム面に移載、ボンディングすの態様を模
式的に示す側面図、 (b)はリードフレーム面の一構成例
を示す斜視図。
をリードフレーム面に移載、ボンディングすの態様を模
式的に示す側面図、 (b)はリードフレーム面の一構成例
を示す斜視図。
【図５】(a)は第２実施例でダイシングシートから切断
・分離された半導体素子を引き剥がす状態を模式的に示
す側面図、 (b)は第２実施例に使用した製造装置の要部
構成を示す斜視図。
・分離された半導体素子を引き剥がす状態を模式的に示
す側面図、 (b)は第２実施例に使用した製造装置の要部
構成を示す斜視図。
【図６】第２実施例で、位置修正後の半導体素子をリー
ドフレーム面に移載、ボンディングすの態様を模式的に
示す側面図。
ドフレーム面に移載、ボンディングすの態様を模式的に
示す側面図。
【図７】従来の半導体装置の要部構成を示す断面図。
【図８】従来の半導体装置の製造装置の要部構成を示す
斜視図。
斜視図。
【図９】従来のダイシングシート付きウエハーの構造例
を示す平面図。
を示す平面図。
【図１０】従来の製造方法で使用されている切断・分離
されたウエハーがダイシングシートに貼着されている状
態を示す断面図。
されたウエハーがダイシングシートに貼着されている状
態を示す断面図。
【図１１】従来の製造方法でダイシングシートから切断
・分離された半導体素子を引き剥がす前の状態を模式的
に示す側面図。
・分離された半導体素子を引き剥がす前の状態を模式的
に示す側面図。
【図１２】従来の製造方法でダイシングシートから切断
・分離された半導体素子を引き剥がす状態を模式的に示
す側面図。
・分離された半導体素子を引き剥がす状態を模式的に示
す側面図。
【図１３】従来の製造方法で、位置修正後の半導体素子
をリードフレーム面に移載、ボンディングすの態様を模
式的に示す側面図。
をリードフレーム面に移載、ボンディングすの態様を模
式的に示す側面図。
【符号の説明】
1a……インナーリード
1b……ボンディングパッド
２……接着剤層（マウンド剤）
３，３′……ウエハー
3a，3a′……半導体素子
４……ボンディングワイヤ
６……フレームローダ
７……フィーダー
８……ダイボンディングヘッド
９……フレームマガジン
10……ウエハーテーブル
11……ピックアップヘッド
12……位置修正ステージ
13……ウエハー検出器
14……位置修正用検出器
15……ダイシングシート
16……ピックアップホルダー
17……突き上げピン
18……突き上げシャフト
19……ピンホルダー
20……接着剤層
21……加圧ブロック
22……ヒーター
23……素子位置認識装置
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/50
H01L 21/52
H01L 21/60
H01L 21/68
Claims (2)
- 【請求項１】 互いに分離された半導体素子が能動領域
形成面を対接し整列的に担持する接着性シートから個々
に、前記半導体素子を剥がし分離する工程と、 前記接着性シートから剥がし分離した半導体素子を半円
球状の凸部を３つ以上備える面上に載置する工程と、 前記面上に載置された半導体素子の位 置・方向を修正す
る工程と、 前記位置・方向を修正した半導体素子をインナーリード
に配置された接着接合部が予め加熱されたリードフレー
ムに、能動領域形成面を対向させて移載・位置決めする
工程と、 前記移載・位置決めした半導体素子をリードフレームに
圧着・固定する工程と、 前記半導体素子の電極端子を対応するインナーリードに
ワイヤボンディングで電気的に接続する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 互いに分離された半導体素子が能動領域
形成面を対接し整列的に担持する接着性シートから個々
に、前記半導体素子を剥がし分離する工程と、 前記接着性シートから剥がし分離した半導体素子を半円
球状の凸部を３つ以上備える面上に載置する工程と、 前記面上に載置された半導体素子の位 置ズレを検出し、
把持するボンディングヘッドの位置・修正機能で位置・
方向を修正する工程と、 前記位置・方向を修正した半導体素子をインナーリード
に配置された接着接合部を予め加熱したリードフレーム
に、能動領域形成面を対向させて移載する工程と、前記
移載した半導体素子をリードフレームに圧着・固定する
工程と、 前記半導体素子の電極端子を対応するインナーリードと
をワイヤボンディングによって電気的に接続する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00885697A JP3425315B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00885697A JP3425315B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209184A JPH10209184A (ja) | 1998-08-07 |
| JP3425315B2 true JP3425315B2 (ja) | 2003-07-14 |
Family
ID=11704376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00885697A Expired - Fee Related JP3425315B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425315B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4800524B2 (ja) * | 2001-09-10 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、及び、製造装置 |
| KR100415282B1 (ko) * | 2002-02-06 | 2004-01-16 | 삼성전자주식회사 | 반도체 소자용 듀얼 다이 접착 장치 |
| KR101104342B1 (ko) | 2009-03-27 | 2012-01-16 | 서우테크놀로지 주식회사 | 웨이퍼 칩 이젝트 장치 |
| JP5597422B2 (ja) * | 2010-01-19 | 2014-10-01 | デクセリアルズ株式会社 | 接着フィルム付き電子部品の製造方法および実装体の製造方法 |
-
1997
- 1997-01-21 JP JP00885697A patent/JP3425315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209184A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7833836B2 (en) | Stack MCP and manufacturing method thereof | |
| US6916686B2 (en) | Method of manufacturing a semiconductor device | |
| EP0828292B1 (en) | Manufacture of a semiconductor device | |
| US5155068A (en) | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal | |
| US6896760B1 (en) | Fabrication of stacked microelectronic devices | |
| KR20020031044A (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법 | |
| JP2000340526A5 (ja) | ||
| KR20010110436A (ko) | 반도체 장치 및 그 제조 방법 및 전자 장치 | |
| US7838972B2 (en) | Lead frame and method of manufacturing the same, and semiconductor device | |
| JP3425315B2 (ja) | 半導体装置の製造方法 | |
| CN101295709A (zh) | 包含缓冲层的晶粒堆栈封装结构与其形成方法 | |
| US20040159924A1 (en) | Semiconductor device | |
| US6680221B2 (en) | Bare chip mounting method and bare chip mounting system | |
| JP3075398B2 (ja) | 超音波ボンディング用コレットおよびボンディング方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3243190B2 (ja) | 半導体装置の製造装置および製造方法 | |
| JPH09116251A (ja) | 半導体ベアチップの取付方法および取付構造 | |
| JP3858719B2 (ja) | 半導体装置用の補強材 | |
| JPH1074768A (ja) | 微小ボール配列基板及びバンプ形成方法 | |
| JP2000164646A (ja) | 半導体装置およびその製造方法 | |
| JP2004172356A (ja) | 半導体装置の製造方法 | |
| JP2005353883A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |