JP3580244B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3580244B2 JP3580244B2 JP2000335492A JP2000335492A JP3580244B2 JP 3580244 B2 JP3580244 B2 JP 3580244B2 JP 2000335492 A JP2000335492 A JP 2000335492A JP 2000335492 A JP2000335492 A JP 2000335492A JP 3580244 B2 JP3580244 B2 JP 3580244B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- semiconductor device
- reinforcing member
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の電極形成面の裏面に接着材により補強部材を接合して成る半導体装置および半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。
【０００３】
薄化された半導体素子は外力に対する強度が弱くハンドリング時のダメージを受けやすいことから、従来より薄化された半導体素子を用いた半導体装置は、半導体素子を補強のための樹脂層で封止する構造が一般的である。
【０００４】
【発明が解決しようとする課題】
しかしながら、薄い半導体素子の表面に樹脂層を形成する工程においては、樹脂層形成時の硬化収縮による半導体素子の反りや割れなどの不具合が発生しやすいものであった。この問題は半導体素子が薄化するほど顕著となり、１００μｍ以下の極薄の半導体素子では樹脂封止することすら困難な状況となる。
【０００５】
そこで本発明は、薄化された半導体素子の取り扱いが簡単な半導体装置および半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の半導体装置は、外部接続用の電極が形成された電極形成面を有する半導体素子と、前記電極形成面の裏面に低弾性係数の樹脂接着材を介して接合された補強部材とを備え、前記半導体素子の厚さが１００μｍ以下であり、補強部材はそのサイズが前記半導体素子よりも大きく、且つその外周端が半導体素子の外周端よりも外側に突出している。
【０００７】
請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記補強部材の曲げ剛性は、半導体素子の曲げ剛性よりも大きい。
【０００８】
請求項３記載の半導体装置は、請求項１記載の半導体装置であって、前記樹脂接着材は、半導体素子の変形を許容する状態でこの半導体素子を補強部材に接合している。
【０００９】
請求項４記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面の裏面を削ることにより半導体ウェハを１００μｍ以下の厚さにする薄化工程と、薄化工程後の前記半導体素子の裏面に低弾性係数の樹脂接着材を介して補強部材を接合する接合工程と、前記半導体ウェハを所定のダイシング幅で切り分けて各半導体素子毎に分割し、更に前記補強部材を前記所定の幅よりも狭いダイシング幅で切り分けて分割するダイシング工程を含む。
【００１０】
請求項５記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、前記半導体ウェハの電極形成面であって半導体素子の境界にダイシング溝を形成する工程と、前記ダイシング溝が形成された半導体ウェハの電極形成面に補強用のシートを張り付ける工程と、この補強用のシートによって補強された状態で前記半導体ウェハの裏面を削ることにより半導体素子の薄化と分離を行う工程と、個別に分離した複数の半導体素子の裏面を低弾性係数の樹脂接着材を介して補強部材に一括して貼着する工程と、前記補強部材を半導体素子毎に分割する工程を含む。
【００１１】
本発明によれば、半導体装置を半導体素子の電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合した構成とすることにより、薄化された半導体素子の取り扱いが容易で実装後の信頼性が高い半導体装置を実現することができる。
【００１２】
【発明の実施の形態】
（実施の形態１）
図１、図２は本発明の実施の形態１の半導体装置の製造方法の工程説明図、図３は本発明の実施の形態１の半導体装置の斜視図、図４は本発明の実施の形態１の半導体装置の実装方法の説明図である。なお、図１、図２は半導体装置の製造方法を工程順に示している。
【００１３】
図１（ａ）において、１は複数の半導体素子が形成された半導体ウェハである。半導体ウェハ１の上面には、外部接続用の電極であるバンプ２が形成されている。図１（ｂ）に示すように、半導体ウェハ１の上面のバンプ形成面（電極形成面）にはシート３が貼着され、シート３によって補強された状態で電極形成面の裏面の薄化加工が行われる。薄化加工手段としては、砥石を用いた研磨装置や、ドライエッチング装置によるエッチング、さらには薬液の化学反応を利用してエッチングを行うものがある。これにより、半導体ウェハ１は約５０μｍの厚さまで薄化される。
【００１４】
次に、薄化された半導体ウェハ１の下面へのバンパ板４の貼着が行われる。図１（ｃ）に示すように、樹脂やセラミックあるいは金属などの材質を板状に形成したバンパ板４の上面には接着材５が塗布される。ここで、接着材５は低弾性係数の樹脂接着材であり、エラストマーなど接合状態における弾性係数が小さく、小さな外力で容易に伸縮する材質が用いられる。
【００１５】
次にこの接着材５の塗布面に対して、薄化された半導体ウェハ１を貼着する。このバンパ板４は、各半導体素子毎に切り分けられて半導体装置を形成した状態で、半導体装置のハンドリング用の保持部として機能すると共に、半導体素子を外力や衝撃から保護する補強部材としての役割をも有するものである。このためバンパ板４は、半導体素子の曲げ剛性よりも大きな曲げ剛性を有する充分な厚さとなっている。この後、図１（ｄ）に示すように、半導体ウェハ１貼着後のバンパ板４の下面には、ダイシング工程における保持用のシート６が貼着され、シート３が電極形成面から剥離される。
【００１６】
次いで、シート６によって保持されたバンパ板４および半導体ウェハ１はダイシング工程に送られる。ここでは、図２（ａ）に示すようにバンパ板４と半導体ウェハ１とを異なるダイシング幅で切り分ける２段ダイシングが行われる。すなわち半導体ウェハ１はダイシング幅ｂ１で切り分けられて個片の半導体素子１’に分割され、バンパ板４はｂ１よりも狭いダイシング幅ｂ２で切り分けられて個片のバンパ部材４’となる。
【００１７】
そして、接着材５によって半導体素子１’と接着されたバンパ部材４’をシート６から剥離することにより、図２（ｂ）に示すように個片の半導体装置７が完成する。この半導体装置７は、外部接続用の電極であるバンプ２が形成された半導体素子１’と、この半導体素子１’の電極形成面の裏面に接着材５により接合された補強部材としてのバンパ部材４’とを備えた構成となっており、バンパ部材４’のサイズＢ２は半導体素子１’のサイズＢ１よりも大きく、その外周端は、半導体素子１’の外周端よりも外側に突出している。バンパ部材４’は半導体素子１’と接着材５によって接合された構造となっている。接着材５は低弾性係数の樹脂接着材であるので、半導体素子１’の変形を許容する状態で、この半導体素子１’をバンパ部材４’に接合している。
【００１８】
図３に示すように、バンパ部材４’の上面には、従来の樹脂封止型の電子部品の上面と同様に、識別情報としての部品コード８が印字されており、コーナ部には実装時の方向を特定する極性マーク９が形成されている。すなわち、バンパ部材４’の半導体素子１’との接合面の裏面は、識別情報の印加面となっている。この後、個片の半導体装置７を上下反転してバンパ部材４’を上面側にし、電子部品供給用のテープに収容するテーピング処理を行う。これにより、半導体装置７は、電子部品実装装置による実装が可能な状態となる。
【００１９】
本発明者らは、半導体素子１’の代わりに、厚さ５０μｍのシリコンの板を用いて半導体装置のダミーを製作し、高さ１ｍの所からの落下試験を行った。その結果、シリコンの板には割れ等の損傷は全く発生しなかった。これにより、本発明の半導体装置は、通常の電子部品と同等に取り扱っても全く問題がないことが確認された。さらに、半導体素子１’に接着材５を介してバンパ部材４’を取り付けただけの簡単な構造なので、従来の樹脂封止では取り扱いが困難な極薄の半導体素子を使用することができる。
【００２０】
この半導体装置７の実装について図４を参照して説明する。図４（ａ）に示すように、半導体装置７はバンパ部材４’の上面を実装ヘッド１０によって吸着して保持され、実装ヘッド１０を移動させることにより、基板１１の上方に位置する。そして半導体装置７のバンプ２を基板１１の電極１２に位置合わせした状態で、実装ヘッド１０を下降させて半導体素子１’のバンプ２を基板１１の電極１２に上に着地させる。
【００２１】
その後基板１１を加熱することにより、バンプ２を電極１２に半田接合する。すなわち、半導体装置７を基板１１へ搭載する際のハンドリングにおいて、実装ヘッド１０によって、保持部であるバンパ部材４’を保持する。なおバンプ２の電極１２との接合に、導電性樹脂接着材による接合方法を用いてもよい。
【００２２】
この半導体装置７を基板１１に実装して成る実装構造は、半導体装置７の電極であるバンプ２をワークである基板１１の電極１２に接合することにより半導体装置７が基板１１に固定される形態となっている。図４（ｃ）に示すように、実装後に基板１１に何らかの外力により、撓み変形が発生した場合には、半導体素子１’は薄くて撓みやすくしかも接着材５は低弾性係数の変形しやすい材質を用いていることから、基板１１の撓み変形に対して半導体素子１’と接着材５の接着層のみが追従して変形する。
【００２３】
さらに本発明の半導体装置において１００μｍ以下の極薄の半導体素子を用いることにより、半導体素子１’と基板１１との熱膨張率の差に起因してバンプ２に発生する応力を小さくできる。従来のバンプ付電子部品（半導体装置）では、厚い半導体素子を使用していたので、バンプ２に発生する応力が過大となり断線する可能性があった。このため、バンプ付電子部品と基板との間にアンダーフィル樹脂等の補強を必要としていた。半導体素子１’を極薄とすることにより、実装後にアンダーフィル樹脂を充填するなどの補強処理を必要とすることなく接合部の応力が緩和され、単に半導体素子１’とバンパ部材４’とを接着材５により接合するという簡易な形態のパッケージ構造で、実装後の信頼性の確保が実現される。
【００２４】
（実施の形態２）
図５、図６は本発明の実施の形態２の半導体装置の製造方法の工程説明図である。なお、図５、図６は半導体装置の製造方法を工程順に示している。
【００２５】
図５（ａ）において、１は実施の形態１に示す半導体ウェハと同様に、複数の半導体素子が形成された半導体ウェハであり、上面には外部接続用のバンプ２が形成されている。半導体ウェハ１の下面にはシート６が貼着され、図５（ｂ）に示すようにシート６で保持された状態で、半導体ウェハ１のダイシングが行われ、各半導体素子１’の境界にはダイシング溝１ａが形成される。次いでこの状態で各導体素子１’のバンプ形成面には、薄化工程での補強用のシート３が貼着される。そしてシート３によって補強された状態で、各半導体素子１’のバンプ形成面の裏面の薄化が一括して行われる。これにより、半導体素子１’は約５０μｍの厚さまで薄化されるとともに、ダイシング溝１ａによって個別に分離される。
【００２６】
次に、図５（ｄ）に示すように半導体素子１’とバンパ板４との貼着が一括して行われる。すなわち、実施の形態１に示すものと同様のバンパ板４の上面に接着材５が塗布される。ここで、接着材５の材質は実施の形態１に示すものと同様である。そしてこの接着材５の塗布面に対して薄化された半導体素子１’を貼着する。
【００２７】
次に図６（ａ）に示すように、半導体素子貼着後のバンパ板４の下面には、ダイシング工程における保持用のシート６が貼着され、シート６によって保持されたバンパ板４に対してダイシングが行われる。ここでは半導体素子１’のバンプ形成面のシート３を除去した後、図６（ｂ）に示すようにバンパ板４を半導体素子１’のダイシング幅ｂ１よりも狭いダイシング幅ｂ２で切り分け、個片のバンパ部材４’とする。そして、接着材５によって半導体素子１’と接着されたバンパ部材４’をシート６から１個づつ剥離することにより、図６（ｃ）に示すように実施の形態１に示すものと同様の個片の半導体装置７が完成する。この半導体装置７は、実施の形態１と同様にテーピング処理が行われる。
【００２８】
（実施の形態３）
図７、図８は本発明の実施の形態３の半導体装置の製造方法の工程説明図、図９は本発明の実施の形態３の半導体装置の実装方法の説明図である。なお、図７、図８は半導体装置の製造方法を工程順に示している。
【００２９】
図７（ａ）において、１は実施の形態１，２と同様の半導体ウェハであり、上面に外部接続用のバンプ２が形成されている。次に図７（ｂ）に示すように、半導体ウェハ１の上面の電極形成面にはシート３が貼着され、シート３によって補強された状態で半導体素子下面の薄化加工が行われる。これにより、半導体ウェハ１は約５０μｍの厚さまで薄化される。
【００３０】
この後、半導体ウェハ１の下面には、ダイシング工程における保持用のシート６が貼着され、薄化時の補強用のシート３が除去される。次いで、シート６によって保持された半導体ウェハ１はダイシング工程に送られ、ここで図７（ｃ）に示すようにダイシング溝１ａが加工され、半導体ウェハ１は各半導体素子１’毎に切り分けられる。そして切り分けられた半導体素子１’は、シート６から剥離されて図８（ａ）に示すように個片毎に取り出される。
【００３１】
次に、半導体素子１’のバンパケース１４への貼着が行われる。本実施の形態３で用いられる補強部材は、図８（ｂ）に示すように、周囲に突部１４ａが設けられ半導体素子１’が接合される部分に凹部１４ｂが形成された形状のバンパケース１４である。凹部１４ｂ内には半導体素子１’の範囲に対応した部分に、実施の形態に示すものと同様の材質の接着材５が塗布される。そして図８（ｃ）に示すように、凹部１４ｂ内に半導体素子１’が搭載され、接着材５によってバンパケース１４と半導体素子１’が接合される。これにより、半導体装置１５が完成する。ここで、半導体素子１’との接着状態において、バンパケース１４の突部１４ａの端部は、半導体素子１’のバンプ２の下端から突出しないように寸法設定がなされている。
【００３２】
このバンパケース１４は、実施の形態１，２と同様に、半導体装置１５のハンドリング用の保持部として機能すると共に、半導体素子１’を外力や衝撃から保護する補強部材としての役割をも有するものである。本実施の形態３では、半導体素子１’の側方をも保護する形状となっていることから、半導体装置１５の信頼性が更に向上している。この後、図８（ｄ）に示すように半導体装置１５は上下反転され、同様にテーピング処理される。これにより、電子部品実装装置による半導体装置１５の実装が可能な状態となる。
【００３３】
この半導体装置１５の実装について図９を参照して説明する。図９（ａ）に示すように、半導体装置１５はバンパケース１４の上面を実装ヘッド１０によって吸着して保持され、実装ヘッド１０を移動させることにより、基板１１の上方に位置する。本実施の形態３では、基板１１上面の電極１２の周囲（バンパケース１４の突部１４ａに対応する位置）に予め接着材１６が塗布されている。そして半導体装置１５のバンプ２を基板１１の電極１２に位置合わせした状態で、実装ヘッド１０を下降させて半導体素子１’のバンプ２を基板１１の電極１２に上に着地させる。
【００３４】
これにより、バンパケース１４の突部１４ａが基板１１上面の接着材１６に接触する。この後基板１１を加熱することにより、図９（ｂ）に示すようにバンプ２を電極１２に半田接合するとともに、バンパケース１４が接着材１６により基板１１に固着される。すなわち、実施の形態３における実装動作も、半導体装置１５のハンドリングにおいて保持部であるバンパケース１４を実装ヘッド１０によって保持する形態となっている。
【００３５】
この半導体装置１５を基板１１に実装して成る実装構造は、半導体装置１５の電極であるバンプ２をワークである基板１１の電極１２に接合するとともに、バンパケース１４の周囲が基板１１に接合されることにより、半導体装置１５が基板１１に固定される形態となっている。この実装構造においても、半導体素子１’の変形が許容される構造となっており、実施の形態１，２に示す半導体素子１’と同様の効果を得る。
【００３６】
さらに、図９（ｂ）に示すように、本実施の形態３においては、実装後に半導体装置１５の半導体素子１’の部分は、上面及び周囲を完全に密閉された構造となるため、基板１１の電極１２との接合部への水分や異物の混入が防止され、実装後の信頼性を向上させることができる。
【００３７】
【発明の効果】
本発明によれば、半導体装置を半導体素子の電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合した構成とすることにより、薄化された半導体素子の取り扱いが容易で実装後の信頼性が高い半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図２】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図３】本発明の実施の形態１の半導体装置の斜視図
【図４】本発明の実施の形態１の半導体装置の実装方法の説明図
【図５】本発明の実施の形態２の半導体装置の製造方法の工程説明図
【図６】本発明の実施の形態２の半導体装置の製造方法の工程説明図
【図７】本発明の実施の形態３の半導体装置の製造方法の工程説明図
【図８】本発明の実施の形態３の半導体装置の製造方法の工程説明図
【図９】本発明の実施の形態３の半導体装置の実装方法の説明図
【符号の説明】
１ 半導体ウェハ
１’ 半導体素子
２ バンプ
３ シート
４ バンパ板
４’ バンパ部材
５ 接着材
６ シート
７、１５ 半導体装置
１４ バンパケース
【発明の属する技術分野】
本発明は、半導体素子の電極形成面の裏面に接着材により補強部材を接合して成る半導体装置および半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。
【０００３】
薄化された半導体素子は外力に対する強度が弱くハンドリング時のダメージを受けやすいことから、従来より薄化された半導体素子を用いた半導体装置は、半導体素子を補強のための樹脂層で封止する構造が一般的である。
【０００４】
【発明が解決しようとする課題】
しかしながら、薄い半導体素子の表面に樹脂層を形成する工程においては、樹脂層形成時の硬化収縮による半導体素子の反りや割れなどの不具合が発生しやすいものであった。この問題は半導体素子が薄化するほど顕著となり、１００μｍ以下の極薄の半導体素子では樹脂封止することすら困難な状況となる。
【０００５】
そこで本発明は、薄化された半導体素子の取り扱いが簡単な半導体装置および半導体装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の半導体装置は、外部接続用の電極が形成された電極形成面を有する半導体素子と、前記電極形成面の裏面に低弾性係数の樹脂接着材を介して接合された補強部材とを備え、前記半導体素子の厚さが１００μｍ以下であり、補強部材はそのサイズが前記半導体素子よりも大きく、且つその外周端が半導体素子の外周端よりも外側に突出している。
【０００７】
請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記補強部材の曲げ剛性は、半導体素子の曲げ剛性よりも大きい。
【０００８】
請求項３記載の半導体装置は、請求項１記載の半導体装置であって、前記樹脂接着材は、半導体素子の変形を許容する状態でこの半導体素子を補強部材に接合している。
【０００９】
請求項４記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面の裏面を削ることにより半導体ウェハを１００μｍ以下の厚さにする薄化工程と、薄化工程後の前記半導体素子の裏面に低弾性係数の樹脂接着材を介して補強部材を接合する接合工程と、前記半導体ウェハを所定のダイシング幅で切り分けて各半導体素子毎に分割し、更に前記補強部材を前記所定の幅よりも狭いダイシング幅で切り分けて分割するダイシング工程を含む。
【００１０】
請求項５記載の半導体装置の製造方法は、半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、前記半導体ウェハの電極形成面であって半導体素子の境界にダイシング溝を形成する工程と、前記ダイシング溝が形成された半導体ウェハの電極形成面に補強用のシートを張り付ける工程と、この補強用のシートによって補強された状態で前記半導体ウェハの裏面を削ることにより半導体素子の薄化と分離を行う工程と、個別に分離した複数の半導体素子の裏面を低弾性係数の樹脂接着材を介して補強部材に一括して貼着する工程と、前記補強部材を半導体素子毎に分割する工程を含む。
【００１１】
本発明によれば、半導体装置を半導体素子の電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合した構成とすることにより、薄化された半導体素子の取り扱いが容易で実装後の信頼性が高い半導体装置を実現することができる。
【００１２】
【発明の実施の形態】
（実施の形態１）
図１、図２は本発明の実施の形態１の半導体装置の製造方法の工程説明図、図３は本発明の実施の形態１の半導体装置の斜視図、図４は本発明の実施の形態１の半導体装置の実装方法の説明図である。なお、図１、図２は半導体装置の製造方法を工程順に示している。
【００１３】
図１（ａ）において、１は複数の半導体素子が形成された半導体ウェハである。半導体ウェハ１の上面には、外部接続用の電極であるバンプ２が形成されている。図１（ｂ）に示すように、半導体ウェハ１の上面のバンプ形成面（電極形成面）にはシート３が貼着され、シート３によって補強された状態で電極形成面の裏面の薄化加工が行われる。薄化加工手段としては、砥石を用いた研磨装置や、ドライエッチング装置によるエッチング、さらには薬液の化学反応を利用してエッチングを行うものがある。これにより、半導体ウェハ１は約５０μｍの厚さまで薄化される。
【００１４】
次に、薄化された半導体ウェハ１の下面へのバンパ板４の貼着が行われる。図１（ｃ）に示すように、樹脂やセラミックあるいは金属などの材質を板状に形成したバンパ板４の上面には接着材５が塗布される。ここで、接着材５は低弾性係数の樹脂接着材であり、エラストマーなど接合状態における弾性係数が小さく、小さな外力で容易に伸縮する材質が用いられる。
【００１５】
次にこの接着材５の塗布面に対して、薄化された半導体ウェハ１を貼着する。このバンパ板４は、各半導体素子毎に切り分けられて半導体装置を形成した状態で、半導体装置のハンドリング用の保持部として機能すると共に、半導体素子を外力や衝撃から保護する補強部材としての役割をも有するものである。このためバンパ板４は、半導体素子の曲げ剛性よりも大きな曲げ剛性を有する充分な厚さとなっている。この後、図１（ｄ）に示すように、半導体ウェハ１貼着後のバンパ板４の下面には、ダイシング工程における保持用のシート６が貼着され、シート３が電極形成面から剥離される。
【００１６】
次いで、シート６によって保持されたバンパ板４および半導体ウェハ１はダイシング工程に送られる。ここでは、図２（ａ）に示すようにバンパ板４と半導体ウェハ１とを異なるダイシング幅で切り分ける２段ダイシングが行われる。すなわち半導体ウェハ１はダイシング幅ｂ１で切り分けられて個片の半導体素子１’に分割され、バンパ板４はｂ１よりも狭いダイシング幅ｂ２で切り分けられて個片のバンパ部材４’となる。
【００１７】
そして、接着材５によって半導体素子１’と接着されたバンパ部材４’をシート６から剥離することにより、図２（ｂ）に示すように個片の半導体装置７が完成する。この半導体装置７は、外部接続用の電極であるバンプ２が形成された半導体素子１’と、この半導体素子１’の電極形成面の裏面に接着材５により接合された補強部材としてのバンパ部材４’とを備えた構成となっており、バンパ部材４’のサイズＢ２は半導体素子１’のサイズＢ１よりも大きく、その外周端は、半導体素子１’の外周端よりも外側に突出している。バンパ部材４’は半導体素子１’と接着材５によって接合された構造となっている。接着材５は低弾性係数の樹脂接着材であるので、半導体素子１’の変形を許容する状態で、この半導体素子１’をバンパ部材４’に接合している。
【００１８】
図３に示すように、バンパ部材４’の上面には、従来の樹脂封止型の電子部品の上面と同様に、識別情報としての部品コード８が印字されており、コーナ部には実装時の方向を特定する極性マーク９が形成されている。すなわち、バンパ部材４’の半導体素子１’との接合面の裏面は、識別情報の印加面となっている。この後、個片の半導体装置７を上下反転してバンパ部材４’を上面側にし、電子部品供給用のテープに収容するテーピング処理を行う。これにより、半導体装置７は、電子部品実装装置による実装が可能な状態となる。
【００１９】
本発明者らは、半導体素子１’の代わりに、厚さ５０μｍのシリコンの板を用いて半導体装置のダミーを製作し、高さ１ｍの所からの落下試験を行った。その結果、シリコンの板には割れ等の損傷は全く発生しなかった。これにより、本発明の半導体装置は、通常の電子部品と同等に取り扱っても全く問題がないことが確認された。さらに、半導体素子１’に接着材５を介してバンパ部材４’を取り付けただけの簡単な構造なので、従来の樹脂封止では取り扱いが困難な極薄の半導体素子を使用することができる。
【００２０】
この半導体装置７の実装について図４を参照して説明する。図４（ａ）に示すように、半導体装置７はバンパ部材４’の上面を実装ヘッド１０によって吸着して保持され、実装ヘッド１０を移動させることにより、基板１１の上方に位置する。そして半導体装置７のバンプ２を基板１１の電極１２に位置合わせした状態で、実装ヘッド１０を下降させて半導体素子１’のバンプ２を基板１１の電極１２に上に着地させる。
【００２１】
その後基板１１を加熱することにより、バンプ２を電極１２に半田接合する。すなわち、半導体装置７を基板１１へ搭載する際のハンドリングにおいて、実装ヘッド１０によって、保持部であるバンパ部材４’を保持する。なおバンプ２の電極１２との接合に、導電性樹脂接着材による接合方法を用いてもよい。
【００２２】
この半導体装置７を基板１１に実装して成る実装構造は、半導体装置７の電極であるバンプ２をワークである基板１１の電極１２に接合することにより半導体装置７が基板１１に固定される形態となっている。図４（ｃ）に示すように、実装後に基板１１に何らかの外力により、撓み変形が発生した場合には、半導体素子１’は薄くて撓みやすくしかも接着材５は低弾性係数の変形しやすい材質を用いていることから、基板１１の撓み変形に対して半導体素子１’と接着材５の接着層のみが追従して変形する。
【００２３】
さらに本発明の半導体装置において１００μｍ以下の極薄の半導体素子を用いることにより、半導体素子１’と基板１１との熱膨張率の差に起因してバンプ２に発生する応力を小さくできる。従来のバンプ付電子部品（半導体装置）では、厚い半導体素子を使用していたので、バンプ２に発生する応力が過大となり断線する可能性があった。このため、バンプ付電子部品と基板との間にアンダーフィル樹脂等の補強を必要としていた。半導体素子１’を極薄とすることにより、実装後にアンダーフィル樹脂を充填するなどの補強処理を必要とすることなく接合部の応力が緩和され、単に半導体素子１’とバンパ部材４’とを接着材５により接合するという簡易な形態のパッケージ構造で、実装後の信頼性の確保が実現される。
【００２４】
（実施の形態２）
図５、図６は本発明の実施の形態２の半導体装置の製造方法の工程説明図である。なお、図５、図６は半導体装置の製造方法を工程順に示している。
【００２５】
図５（ａ）において、１は実施の形態１に示す半導体ウェハと同様に、複数の半導体素子が形成された半導体ウェハであり、上面には外部接続用のバンプ２が形成されている。半導体ウェハ１の下面にはシート６が貼着され、図５（ｂ）に示すようにシート６で保持された状態で、半導体ウェハ１のダイシングが行われ、各半導体素子１’の境界にはダイシング溝１ａが形成される。次いでこの状態で各導体素子１’のバンプ形成面には、薄化工程での補強用のシート３が貼着される。そしてシート３によって補強された状態で、各半導体素子１’のバンプ形成面の裏面の薄化が一括して行われる。これにより、半導体素子１’は約５０μｍの厚さまで薄化されるとともに、ダイシング溝１ａによって個別に分離される。
【００２６】
次に、図５（ｄ）に示すように半導体素子１’とバンパ板４との貼着が一括して行われる。すなわち、実施の形態１に示すものと同様のバンパ板４の上面に接着材５が塗布される。ここで、接着材５の材質は実施の形態１に示すものと同様である。そしてこの接着材５の塗布面に対して薄化された半導体素子１’を貼着する。
【００２７】
次に図６（ａ）に示すように、半導体素子貼着後のバンパ板４の下面には、ダイシング工程における保持用のシート６が貼着され、シート６によって保持されたバンパ板４に対してダイシングが行われる。ここでは半導体素子１’のバンプ形成面のシート３を除去した後、図６（ｂ）に示すようにバンパ板４を半導体素子１’のダイシング幅ｂ１よりも狭いダイシング幅ｂ２で切り分け、個片のバンパ部材４’とする。そして、接着材５によって半導体素子１’と接着されたバンパ部材４’をシート６から１個づつ剥離することにより、図６（ｃ）に示すように実施の形態１に示すものと同様の個片の半導体装置７が完成する。この半導体装置７は、実施の形態１と同様にテーピング処理が行われる。
【００２８】
（実施の形態３）
図７、図８は本発明の実施の形態３の半導体装置の製造方法の工程説明図、図９は本発明の実施の形態３の半導体装置の実装方法の説明図である。なお、図７、図８は半導体装置の製造方法を工程順に示している。
【００２９】
図７（ａ）において、１は実施の形態１，２と同様の半導体ウェハであり、上面に外部接続用のバンプ２が形成されている。次に図７（ｂ）に示すように、半導体ウェハ１の上面の電極形成面にはシート３が貼着され、シート３によって補強された状態で半導体素子下面の薄化加工が行われる。これにより、半導体ウェハ１は約５０μｍの厚さまで薄化される。
【００３０】
この後、半導体ウェハ１の下面には、ダイシング工程における保持用のシート６が貼着され、薄化時の補強用のシート３が除去される。次いで、シート６によって保持された半導体ウェハ１はダイシング工程に送られ、ここで図７（ｃ）に示すようにダイシング溝１ａが加工され、半導体ウェハ１は各半導体素子１’毎に切り分けられる。そして切り分けられた半導体素子１’は、シート６から剥離されて図８（ａ）に示すように個片毎に取り出される。
【００３１】
次に、半導体素子１’のバンパケース１４への貼着が行われる。本実施の形態３で用いられる補強部材は、図８（ｂ）に示すように、周囲に突部１４ａが設けられ半導体素子１’が接合される部分に凹部１４ｂが形成された形状のバンパケース１４である。凹部１４ｂ内には半導体素子１’の範囲に対応した部分に、実施の形態に示すものと同様の材質の接着材５が塗布される。そして図８（ｃ）に示すように、凹部１４ｂ内に半導体素子１’が搭載され、接着材５によってバンパケース１４と半導体素子１’が接合される。これにより、半導体装置１５が完成する。ここで、半導体素子１’との接着状態において、バンパケース１４の突部１４ａの端部は、半導体素子１’のバンプ２の下端から突出しないように寸法設定がなされている。
【００３２】
このバンパケース１４は、実施の形態１，２と同様に、半導体装置１５のハンドリング用の保持部として機能すると共に、半導体素子１’を外力や衝撃から保護する補強部材としての役割をも有するものである。本実施の形態３では、半導体素子１’の側方をも保護する形状となっていることから、半導体装置１５の信頼性が更に向上している。この後、図８（ｄ）に示すように半導体装置１５は上下反転され、同様にテーピング処理される。これにより、電子部品実装装置による半導体装置１５の実装が可能な状態となる。
【００３３】
この半導体装置１５の実装について図９を参照して説明する。図９（ａ）に示すように、半導体装置１５はバンパケース１４の上面を実装ヘッド１０によって吸着して保持され、実装ヘッド１０を移動させることにより、基板１１の上方に位置する。本実施の形態３では、基板１１上面の電極１２の周囲（バンパケース１４の突部１４ａに対応する位置）に予め接着材１６が塗布されている。そして半導体装置１５のバンプ２を基板１１の電極１２に位置合わせした状態で、実装ヘッド１０を下降させて半導体素子１’のバンプ２を基板１１の電極１２に上に着地させる。
【００３４】
これにより、バンパケース１４の突部１４ａが基板１１上面の接着材１６に接触する。この後基板１１を加熱することにより、図９（ｂ）に示すようにバンプ２を電極１２に半田接合するとともに、バンパケース１４が接着材１６により基板１１に固着される。すなわち、実施の形態３における実装動作も、半導体装置１５のハンドリングにおいて保持部であるバンパケース１４を実装ヘッド１０によって保持する形態となっている。
【００３５】
この半導体装置１５を基板１１に実装して成る実装構造は、半導体装置１５の電極であるバンプ２をワークである基板１１の電極１２に接合するとともに、バンパケース１４の周囲が基板１１に接合されることにより、半導体装置１５が基板１１に固定される形態となっている。この実装構造においても、半導体素子１’の変形が許容される構造となっており、実施の形態１，２に示す半導体素子１’と同様の効果を得る。
【００３６】
さらに、図９（ｂ）に示すように、本実施の形態３においては、実装後に半導体装置１５の半導体素子１’の部分は、上面及び周囲を完全に密閉された構造となるため、基板１１の電極１２との接合部への水分や異物の混入が防止され、実装後の信頼性を向上させることができる。
【００３７】
【発明の効果】
本発明によれば、半導体装置を半導体素子の電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合した構成とすることにより、薄化された半導体素子の取り扱いが容易で実装後の信頼性が高い半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図２】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図３】本発明の実施の形態１の半導体装置の斜視図
【図４】本発明の実施の形態１の半導体装置の実装方法の説明図
【図５】本発明の実施の形態２の半導体装置の製造方法の工程説明図
【図６】本発明の実施の形態２の半導体装置の製造方法の工程説明図
【図７】本発明の実施の形態３の半導体装置の製造方法の工程説明図
【図８】本発明の実施の形態３の半導体装置の製造方法の工程説明図
【図９】本発明の実施の形態３の半導体装置の実装方法の説明図
【符号の説明】
１ 半導体ウェハ
１’ 半導体素子
２ バンプ
３ シート
４ バンパ板
４’ バンパ部材
５ 接着材
６ シート
７、１５ 半導体装置
１４ バンパケース
Claims (5)
- 外部接続用の電極が形成された電極形成面を有する半導体素子と、前記電極形成面の裏面に低弾性係数の樹脂接着材を介して接合された補強部材とを備え、前記半導体素子の厚さが１００μｍ以下であり、補強部材はそのサイズが前記半導体素子よりも大きく、且つその外周端が半導体素子の外周端よりも外側に突出していることを特徴とする半導体装置。
- 前記補強部材の曲げ剛性は、半導体素子の曲げ剛性よりも大きいことを特徴とする請求項１記載の半導体装置。
- 前記樹脂接着材は、半導体素子の変形を許容する状態でこの半導体素子を補強部材に接合していることを特徴とする請求項１記載の半導体装置。
- 半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェハの電極形成面の裏面を削ることにより半導体ウェハを１００μｍ以下の厚さにする薄化工程と、薄化工程後の前記半導体素子の裏面に低弾性係数の樹脂接着材を介して補強部材を接合する接合工程と、前記半導体ウェハを所定のダイシング幅で切り分けて各半導体素子毎に分割し、更に前記補強部材を前記所定の幅よりも狭いダイシング幅で切り分けて分割するダイシング工程を含むことを特徴とする半導体装置の製造方法。
- 半導体素子の外部接続用の電極が形成された電極形成面の裏面に低弾性係数の樹脂接着材を介して補強部材を接合して成る半導体装置を製造する半導体装置の製造方法であって、前記半導体ウェハの電極形成面であって半導体素子の境界にダイシング溝を形成する工程と、前記ダイシング溝が形成された半導体ウェハの電極形成面に補強用のシートを張り付ける工程と、この補強用のシートによって補強された状態で前記半導体ウェハの裏面を削ることにより半導体素子の薄化と分離を行う工程と、個別に分離した複数の半導体素子の裏面を低弾性係数の樹脂接着材を介して補強部材に一括して貼着する工程と、前記補強部材を半導体素子毎に分割する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335492A JP3580244B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置および半導体装置の製造方法 |
| TW090125113A TW522531B (en) | 2000-10-20 | 2001-10-11 | Semiconductor device, method of manufacturing the device and mehtod of mounting the device |
| US09/977,220 US6797544B2 (en) | 2000-10-20 | 2001-10-16 | Semiconductor device, method of manufacturing the device and method of mounting the device |
| KR1020010064018A KR100762208B1 (ko) | 2000-10-20 | 2001-10-17 | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 |
| CNB01135819XA CN1221028C (zh) | 2000-10-20 | 2001-10-19 | 半导体装置及其制造方法和安装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335492A JP3580244B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141439A JP2002141439A (ja) | 2002-05-17 |
| JP3580244B2 true JP3580244B2 (ja) | 2004-10-20 |
Family
ID=18811226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335492A Expired - Fee Related JP3580244B2 (ja) | 2000-10-20 | 2000-11-02 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3580244B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446423B2 (en) | 2002-04-17 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for assembling the same |
| WO2004038794A1 (en) | 2002-10-25 | 2004-05-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and resin binder for assembling semiconductor device |
-
2000
- 2000-11-02 JP JP2000335492A patent/JP3580244B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002141439A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100762208B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 | |
| US6376278B1 (en) | Methods for making a plurality of flip chip packages with a wafer scale resin sealing step | |
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| TWI284960B (en) | Manufacturing method of semiconductor device | |
| JP2003197679A (ja) | 半導体装置及びその実装方法並びに実装体 | |
| JP3832353B2 (ja) | 半導体装置の製造方法 | |
| JP3580240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3580244B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3649129B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100593407B1 (ko) | 반도체 장치 및 반도체 장치의 조립 방법 | |
| JP2000277683A (ja) | 半導体装置、及び半導体装置の実装方法 | |
| JP3858719B2 (ja) | 半導体装置用の補強材 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| JP3826811B2 (ja) | 半導体装置の製造方法 | |
| JP3654199B2 (ja) | 半導体装置の製造方法 | |
| JP5215032B2 (ja) | 半導体装置の製造方法 | |
| KR100299305B1 (ko) | 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법 | |
| JP3733950B2 (ja) | 半導体装置の組立方法 | |
| JPH08288324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP5018675B2 (ja) | 半導体装置 | |
| JP3597459B2 (ja) | Ｉｃチップの接合構造およびその接合方法 | |
| JPH0722564A (ja) | 半導体パッケージ | |
| JP2002163625A (ja) | Ｉｃカードとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |