KR100299305B1 - 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법 - Google Patents

반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법 Download PDF

Info

Publication number
KR100299305B1
KR100299305B1 KR1019980020860A KR19980020860A KR100299305B1 KR 100299305 B1 KR100299305 B1 KR 100299305B1 KR 1019980020860 A KR1019980020860 A KR 1019980020860A KR 19980020860 A KR19980020860 A KR 19980020860A KR 100299305 B1 KR100299305 B1 KR 100299305B1
Authority
KR
South Korea
Prior art keywords
chip
tape
lead frame
thermoplastic pattern
semiconductor package
Prior art date
Application number
KR1019980020860A
Other languages
English (en)
Other versions
KR19990068256A (ko
Inventor
노길섭
남기환
Original Assignee
노길섭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노길섭 filed Critical 노길섭
Priority to KR1019980020860A priority Critical patent/KR100299305B1/ko
Publication of KR19990068256A publication Critical patent/KR19990068256A/ko
Application granted granted Critical
Publication of KR100299305B1 publication Critical patent/KR100299305B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩(chip)과 리드 프레임(lead frame) 또는 칩과 기판(substrate)을 접착시키는 반도체 패키지용 테이프(tape), 그 제조 방법 및 이 테이프를 이용한 반도체 패키지 제조 방법에 관한 것이다. 본 발명의 테이프는 시트 타입(sheet type) 또는 롤 타입(roll type)의 베이스 필름(base film)의 일측면에 릴리스 필름(release film)을 도포하고, 정확한 위치 정렬을 위해 펀칭 또는 에칭(punching or etching)공정으로 베이스 필름의 가장자리를 따라 일정 간격을 두고 다수의 정렬 홀(alignment hole)을 형성하고, 마스크(mask)를 이용한 스크린 프린팅(screen printing) 공정을 통해 리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 릴리스 필름 상에 서머플라스틱 패턴(thermoplastic pattern)을 형성하여 제조된다. 본 발명의 테이프는 리드 온 칩(lead on chip; LOC) 타입의 패키지와 같이 리드 프레임에 칩을 접착하는 패키지와, 칩 스케일 패키지(chip scale package; CSP)와 같이 기판에 칩을 접착하는 패키지등 모든 패키지 제조에 사용할 수 있으며, 테이프에 형성된 서머플라스틱 패턴을 열 압착 방식을 통해 다수의 리드 프레임 또는 다수의 기판의 원하는 부분에 동시에 접착할 수 있어 패키지 제조 공정의 단순화로 원가 절감 및 생산성을 향상시킬 수 있다.

Description

반도체 패키지용 테이프, 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법
본 발명은 칩(chip)과 리드 프레임(lead frame) 또는 칩과 기판(substrate)을 접착시키는 반도체 패키지용 테이프(tape), 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법에 관한 것으로, 특히 리드 프레임 또는 기판의 칩 접착 부분과 일치되는 서머플라스틱 패턴(thermoplastic pattern)이 형성된 시트 타입(sheet type) 또는 롤 타입(roll type)의 반도체 패키지용 테이프를 제공하여, 원가 절감 및 생산성을 향상시킬 수 있는 반도체 패키지용 테이프, 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법에 관한 것이다.
일반적으로, 반도체 패키지(package)는 리드 온 칩(lead on chip; LOC) 타입의 패키지와 같이 리드 프레임에 칩을 접착하는 패키지와, 칩 스케일 패키지(chip scale package; CSP) 예를 들어, 마이크로 볼 그리드 어레이(micro ball grid array; μBGA) 패키지와 같이 기판에 칩을 접착하는 패키지등 다양한 유형의 패키지가 있다. 최근 전자기기의 소형화 및 박형화에 따라 패키지 역시 소형화 및 박형화가 요구되고 있으며, 특히 제조 업체간의 경쟁력 강화를 위해 생산성 향상 및 원가 절감이 필수적이다. 생산성 향상 및 원가 절감을 위한 하나의 방안으로 패키지 제조 공정을 단순화시키는 방안이 있다.
도 1은 리드 프레임에 칩을 접착하는 일반적인 리드 온 칩 타입의 패키지 단면도로서, 리드 온 칩 타입의 패키지(10)는 칩(11), 리드 프레임(12), 칩(11)과 리드 프레임(12)을 접착하는 접착층(13), 칩(11)과 리드 프레임(12)간을 전기적으로 연결하는 와이어(14), 칩(11)과 와이어(14)를 외부의 각종 손상(damage) 요인으로부터 보호하는 보호막(15)으로 이루어진다.
도 2는 기판에 칩을 접착하는 일반적인 칩 스케일 패키지의 단면도로서, 칩 스케일 패키지(20)는 칩(21), 기판(22), 칩(21)과 기판(22)을 접착하는 접착층(23), 칩(21)과 기판(22)간을 전기적으로 연결하는 리드(24), 칩(21)과 리드(24)를 외부의 각종 손상 요인으로부터 보호하는 보호막(25), 기판(22) 저면에 형성된 솔더 볼(solder ball; 26)로 이루어진다.
리드 온 칩 타입의 패키지(10)와 칩 스케일 패키지(20)의 기본적인 제조 공정은 웨이퍼로부터 칩(11, 21)을 개별적으로 분리하는 웨이퍼 절삭(wafer dicing saw) 공정, 칩(11, 21)을 리드 프레임(12) 또는 기판(22)에 접착하는 칩 접착(chip attaching) 공정, 칩(11, 21)과 리드 프레임(12) 또는 기판(22)간을 전기적으로 연결하는 와이어/리드 본딩(wire/lead bonding) 공정, 칩(11, 21)을 외부의 각종 손상 요인으로부터 보호하는 몰딩(molding) 및 실링(sealing) 공정을 순서적으로 진행하여 모든 어셈블리(assembly) 공정을 완료한다.
리드 온 칩 타입의 패키지(10)는 상기한 어셈블리 공정 이후에 리드 프레임 유니트(lead frame unit)로 이루어진 리드 프레임 스트립(lead frame strip)으로부터 개개의 소자로 분리하여 리드 모양을 규정된 모양(form)에 따라 만들고 분리시켜 하나의 완전한 집적회로(IC)로서의 구실을 할 수 있도록, 물리적/화학적 디플래쉬(mechanical/chemical deflash) 공정, 틴 플래팅(tin plating) 공정, 트림(trim) 공정, 폼/싱글레이션(form/singulation) 공정, 프리테스트(pretest) 공정, 번-인 테스트(burn-in test) 공정 및 포스트 테스트(post test) 공정 등을 순서적으로 진행하여 제작이 완료된다.
칩 스케일 패키지(20)는 상기한 어셈블리 공정 이후에 솔더 플럭스(solder flux)를 바른 후 솔더 볼 접착 공정, 리플로우 공정, 및 싱글레이션 공정 등을 순서적으로 진행하여 제작이 완료된다.
상기한 패키지 제조 공정중 칩(11)과 리드 프레임(12) 또는 칩(21)과 기판(22)을 접착시키는 칩 접착 공정에 사용되는 접착층(13, 23)은, 도 3에 도시된 종래 3층 구조의 테이프(30)를 컷팅 툴(cutting tool)을 사용하여 일정한 크기로 절단하여 만들어진 테이프 조각(31)으로 형성된다. 3층 구조의 테이프(30)는 베이스 필름(33)의 상,하면에 접착제로된 필름(32 및 34)으로 구성된다. 한편, 엘라스트머(elastomer)는 칩 스케일 패키지(20)에 주로 사용되는 접착층이며, 너빈 타입(nubbin type) 등으로도 형성된다. 일반적으로, 칩 접착 공정에서 상기한 바와 같이 3층 구조의 테이프를 사용하는 방식이 널리 적용되고 있지만, 칩 스케일 패키지에는 3층 구조의 테이프를 부착한 후 코팅(coating)액을 드롭(drop)하거나, 스크린 프린팅(screen printing)하여 경화(cure)한 후에 2차로 접착제(adhesive)를 드롭 하거나, 또는 스크린 프린팅 하여 경화한 후 칩을 부착하는 방식도 있다.
테이프 조각(31)을 이용하여 도 1의 칩(11)과 리드 프레임(12)을 접착하는 공정을 도 4를 참조하여 설명하면 다음과 같다.
도 4는 종래 테이프 조각(31)을 이용하여 리드 프레임 스트립(40)의 리드 프레임(12)에 칩(11)을 접착하는 공정을 설명하기 위한 도면으로서, 리드 프레임 스트립(40)은 다수의 리드 프레임 유니트(40A, 40B, 40C)로 이루어진다. 각각의 리드 프레임 유니트(40A, 40B, 40C)의 리드 프레임(12)에 도 3의 테이프 조각(31)을 개별적으로 부착하고, 칩(11)을 테이프 조각(31)에 올린 후 경화 및 압착 방식으로 칩(11)과 리드 프레임(12)을 접착시킨다.
도 2의 칩(21)과 기판(22)을 접착하는 공정은 도 4를 참조하여 설명한 접착 공정의 원리와 동일하다.
상술한 바와 같이, 리드 온 칩 타입의 패키지와 같이 리드 프레임에 칩을 접착하는 패키지와, 칩 스케일 패키지와 같이 기판에 칩을 접착하는 패키지에서, 칩과 리드 프레임 또는 칩과 기판간을 접착하는 방식은 여러 가지가 있다. 3층 구조의 테이프를 사용할 경우, 컷팅 툴이 반듯이 필요하며, 컷팅 버르(cutting burr) 관련 리드 프레임 제작이 어렵고 생산성이 떨어지며, 리드와 리드 사이에 보이드(void)가 발생되는 문제점이 있다. 3층 구조의 테이프를 부착한 후 코팅액을 드롭 하거나, 스크린 프린팅 하여 경화한 후에 2차로 접착제를 드롭 하는 경우, 시간이 많이 소요될 뿐만 아니라 정확한 위치에 드롭하기가 어려운 문제점이 있다. 또한, 엘라스토머를 사용할 경우 높이를 제어하기 어렵고, 너빈 타입일 경우 보이드 제거가 어려운 문제점이 있다. 따라서, 종래 칩 접착 공정은 시간이 많이 소요되어 생산성 저하를 초래하게 되고, 또한 상기한 문제로 인하여 제품의 수율 저하를 초래하게 된다.
본 발명은 리드 프레임 또는 기판의 칩 접착 부분과 일치되는 서머플라스틱 패턴(thermoplastic pattern)이 형성된 시트 타입(sheet type) 또는 롤 타입(roll type)의 반도체 패키지용 테이프를 제공하므로써, 패키지 제조 공정의 단순화로 원가 절감 및 생산성을 향상시킬 수 있는 반도체 패키지용 테이프, 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 패키지용 테이프는 일측면에 릴리스 필름이 도포된 베이스 필름; 상기 베이스 필름의 가장자리에 형성된 다수의 정렬 홀; 및 리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 상기 릴리스 필름 상에 형성된 서머플라스틱 패턴으로 구성된 것을 특징으로 한다.
또한, 본 발명의 목적을 달성하기 위한 반도체 패키지용 테이프 제조 방법은 베이스 필름이 제공되는 단계; 상기 베이스 필름의 일측면에 릴리스 필름을 도포하는 단계; 상기 베이스 필름의 가장자리를 따라 일정 간격을 두고 다수의 정렬 홀을 형성하는 단계; 및 리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 릴리스 필름 상에 서머플라스틱 패턴을 형성하는 단계로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 목적을 달성하기 위한 반도체 패키지 제조 방법은 서머플라스틱 패턴이 형성된 반도체 패키지용 테이프를 리드 프레임 스트립 상부에 위치시키는 단계; 압착 공정에 의해 상기 서머플라스틱 패턴을 상기 리드 프레임 스트립의 리드 프레임에 부착시킨 후, 상기 테이프를 제거시키는 단계; 상기 서머플라스틱 패턴상에 칩을 올린 후, 경화 및 압착 방식으로 상기 칩을 상기 리드 프레임에 접착시키는 단계; 와이어 본딩 공정을 실시하는 단계; 상기 칩을 보호하기 위해 몰딩 및 실링 공정을 실시하는 단계; 및 개별 소자로 분리하기 위해 폼 및 싱글레이션 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 리드 프레임에 칩을 접착하는 일반적인 리드 온 칩 타입의 패키지 단면도.
도 2는 기판에 칩을 접착하는 일반적인 칩 스케일 패키지 단면도.
도 3은 종래 3층 구조의 테이프 사시도.
도 4는 종래 3층 구조의 테이프를 이용하여 리드 프레임 스트립의 리드 프레임에 칩을 접착하는 공정을 설명하기 위한 도면.
도 5(a) 내지 도 5(c)는 본 발명의 실시예에 따른 반도체 패키지용 테이프 제조 방법을 설명하기 위한 사시도.
도 6(a) 내지 도 6(c)는 본 발명의 반도체 패키지용 테이프를 이용하여 리드 프레임 스트립의 리드 프레임에 칩을 접착하는 공정을 설명하기 위한 도면.
도 7(a)는 너빈 타입 서머플라스틱 패턴을 갖는 본 발명의 반도체 패키지용 테이프 사시도.
도 7(b)는 시트 타입 서머플라스틱 패턴을 갖는 본 발명의 반도체 패키지용 테이프 사시도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20: 패키지 11, 21: 칩
12: 리드 프레임 13, 23: 접착층
14: 와이어 15, 25: 보호막
22: 기판 24: 리드
26: 솔더 볼 30: 3층 구조의 테이프
31: 테이프 조각 32, 34: 접착제로된 필름
33: 베이스 필름 40: 리드 프레임 스트립
40A, 40B, 40C: 리드 프레임 유니트 50, 70, 80: 테이프
51: 베이스 필름 52: 릴리스 필름
53: 정렬 홀 54: 서머플라스틱 패턴
74: 너빈 타입 서머플라스틱 패턴 84: 시트 타입 서머플라스틱 패턴
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 5(a) 내지 도 5(c)는 본 발명의 실시예에 따른 반도체 패키지용 테이프 제조 방법을 설명하기 위한 도면이다.
도 5(a)를 참조하면, 시트 타입(sheet type) 또는 롤 타입(roll type)의 베이스 필름(base film; 51)의 일측면에 릴리스 필름(release film; 52)을 도포한다.
도 5(b)를 참조하면, 정확한 위치 정렬을 위해 펀칭 또는 에칭(punching or etching)공정으로 베이스 필름(51)의 가장자리를 따라 일정 간격을 두고 다수의 정렬 홀(alignment hole; 53)을 형성한다.
상기에서, 릴리스 필름(52) 도포 공정과 정렬 홀(53) 형성 공정의 순서를 달리할 수 있다.
도 5(c)를 참조하면, 스크린 프린팅(screen printing)용 마스크(mask)를 이용한 스크린 프린팅 공정을 통해 리드 프레임의 칩 접착 부분과 일치되도록 릴리스 필름(52)상에 서머플라스틱 패턴(thermoplastic pattern; 54)을 형성하여 본 발명의 반도체 패키지용 제 1 테이프(50)가 제조된다. 스크린 프린팅 공정이 진행되는 동안 서머플라스틱 패턴(54)을 정확히 형성시키기 위해 고정 수단(도시않됨)에 다수의 정렬 홀(53)을 끼워 베이스 필름(51)을 고정시킨다.
상기 공정에 의해 제조된 제 1 테이프(50)는 도 1에 도시된 리드 온 칩 타입의 패키지(10)와 같이 리드 프레임(12)에 칩(11)을 접착하는 패키지에 사용되며, 리드 프레임(12)의 종류에 따라 서머플라스틱 패턴(54)을 여러 가지 모양으로 형성할 수 있다. 즉, 마스크를 이용한 스크린 프린팅 공정을 통해, 도 7(a)에 도시된 바와 같이, 너빈 타입(nubbin type) 서머플라스틱 패턴(74)을 갖는 본 발명의 반도체 패키지용 제 2 테이프(70)를 제조할 수 있으며, 도 7(b)에 도시된 바와 같이, 시트 타입(sheet type) 서머플라스틱 패턴(84)을 갖는 본 발명의 반도체 패키지용 제 3 테이프(80)도 제조할 수 있다. 제 2 및 3 테이프(70 및 80)는 제 1 테이프(50) 형성 공정과 동일한 순서에 따라 제조되며, 도 2에 도시된 칩 스케일 패키지(20)와 같이 기판(22)에 칩(21)을 접착하는 패키지에 사용된다.
반도체 패키지용 제 1 테이프(50)를 이용하여 도 1의 칩(11)과 리드 프레임(12)을 접착하는 공정을 도 6(a) 내지 도 6(c)를 참조하여 설명하면 다음과 같다. 도 6(a) 내지 도 6(c)는 본 발명의 반도체 패키지용 제 1 테이프(50)를 이용하여 리드 프레임 스트립(40)의 리드 프레임(12)에 칩(11)을 접착하는 공정을 설명하기 위한 도면이다.
도 6(a)를 참조하면, 다수의 리드 프레임 유니트(40A, 40B, 40C)로 이루어진 리드 프레임 스트립(40)이 제공되고, 리드 프레임 스트립(40)의 상부에 제 1 테이프(50)를 위치시킨다. 이후, 열 압착 공정을 실시한다. 제 1 테이프(50)와 리드 프레임 스트립(40)은 정확하게 정렬되어야 하는데, 정렬 홀(53)이 그 역할을 수행하게 된다.
도 6(b)를 참조하면, 열 압착 공정에 의해 제 1 테이프(50)에 형성된 서머플라스틱 패턴(54)이 리드 프레임(12)에 부착된다. 이후, 릴리스 필름(52)과 함께 베이스 필름(51)을 벗겨낸다.
도 6(c)를 참조하면, 각각의 리드 프레임 유니트(40A, 40B, 40C)의 리드 프레임(12)에 부착된 서머플라스틱 패턴(54)상에 칩(11)을 올린 후 경화 및 압착 방식으로 칩(11)과 리드 프레임(12)을 접착시킨다.
도 2와 같이 칩(21)과 기판(22)을 접착하는 칩 스케일 패키지(20) 역시 도 7(a) 및 도 7(b)에 각각 도시된 제 2 및 제 3 테이프(70 및 80)를 사용하여 도 6(a) 내지 도 6(c)를 참조하여 설명한 공정과 마찬가지로 칩 접착 공정을 진행할 수 있다.
상기한 칩 접착 공정 이후에 칩(11)과 리드 프레임(12) 또는 칩(21)과 기판(22)간을 전기적으로 연결하는 와이어/리드 본딩 공정, 칩(11, 12)을 외부의 각종 손상 요인으로부터 보호하는 몰딩 및 실링 공정을 순서적으로 진행하여 모든 어셈블리 공정을 완료한다. 리드 온 칩 타입의 패키지(10)는 상기한 어셈블리 공정 이후에 리드 프레임 유니트로 이루어진 리드 프레임 스트립으로부터 개개의 소자로 분리하여 리드 모양을 규정된 모양에 따라 만들고 분리시켜 하나의 완전한 집적회로(IC)로서의 구실을 할 수 있도록, 물리적/화학적 디플래쉬 공정, 틴 플래팅 공정, 트림 공정, 폼/싱글레이션 공정, 프리테스트 공정, 번-인 테스트 공정 및 포스트 테스트 공정 등을 순서적으로 진행하여 제작이 완료된다. 칩 스케일 패키지(20)는 상기한 어셈블리 공정 이후에 솔더 플럭스를 바른 후 솔더 볼 접착 공정, 리플로우 공정, 및 싱글레이션 공정 등을 순서적으로 진행하여 제작이 완료된다.
한편, 본 발명에서 제시된 제 1, 제 2 및 제 3 테이프(50, 70 및 80)는 본 발명의 반도체 패키지용 테이프 및 그 제조 방법을 설명하기 위한 몇몇 실시예이며, 본 발명은 이들 실시예에 한정되지 않고 본 발명의 특허 청구 범위를 벗어나지 않는 범위내의 모든 반도체 패키지용 테이프, 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법을 포함한다.
상술한 바와 같이, 본 발명은 리드 프레임 또는 기판의 칩 접착 부분과 일치되는 서머플라스틱 패턴이 형성된 시트 타입 또는 롤 타입의 반도체 패키지용 테이프를 이용하여 칩 접착 공정을 수행하므로써, 3층 구조의 테이프, 엘라스토머 및 접착제 등을 사용하는 종래 칩 접착 공정보다 공정 단순화를 이룰 수 있고, 리드와 리드 사이에 보이드 발생을 방지할 수 있으며, 컷팅 툴과 같은 고가 장비를 필요로 하지 않아 원가 절감 및 생산성을 향상시킬 수 있다.

Claims (5)

  1. 일측면에 릴리스 필름이 도포된 베이스 필름;
    상기 베이스 필름의 가장자리에 형성된 다수의 정렬 홀; 및
    리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 상기 릴리스 필름 상에 스크린 프린팅용 마스크를 이용한 스크린 프린팅 공정으로 형성된 서머플라스틱 패턴으로 구성된 것을 특징으로 하는 반도체 패키지용 테이프.
  2. 제 1 항에 있어서, 상기 베이스 필름은 시트 타입 및 롤 타입 중 어느 하나인 것을 특징으로 하는 반도체 패키지용 테이프.
  3. 베이스 필름이 제공되는 단계;
    상기 베이스 필름의 일측면에 릴리스 필름을 도포하는 단계;
    상기 베이스 필름의 가장자리를 따라 일정 간격을 두고 다수의 정렬 홀을 형성하는 단계; 및
    리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 릴리스 필름 상에 서머플라스틱 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지용 테이프 제조 방법.
  4. 스크린 프린팅용 마스크를 이용한 스크린 프린팅 공정으로 형성된 서머플라스틱 패턴을 갖는 반도체 패키지용 테이프를 리드 프레임 스트립 상부에 위치시키는 단계;
    열 압착 공정에 의해 상기 서머플라스틱 패턴을 상기 리드 프레임 스트립의 리드 프레임에 부착시킨 후, 상기 테이프를 제거시키는 단계;
    상기 서머플라스틱 패턴상에 칩을 올린 후, 경화 및 압착 방식으로 상기 칩을 상기 리드 프레임에 접착시키는 단계;
    와이어 본딩 공정을 실시하는 단계;
    상기 칩을 보호하기 위해 몰딩 및 실링 공정을 실시하는 단계; 및
    개별 소자로 분리하기 위해 폼 및 싱글레이션 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 스크린 프린팅용 마스크를 이용한 스크린 프린팅 공정으로 형성된 서머플라스틱 패턴을 갖는 반도체 패키지용 테이프를 칩 스케일 패키지용 기판의 상부에 위치시키는 단계;
    열 압착 공정에 의해 상기 서머플라스틱 패턴을 상기 기판에 부착시킨 후, 상기 테이프를 제거시키는 단계;
    상기 서머플라스틱 패턴상에 칩을 올린 후, 경화 및 압착 방식으로 상기 칩을 상기 기판에 접착시키는 단계;
    리드 본딩 공정을 실시하는 단계;
    상기 칩을 보호하기 위해 몰딩 및 실링 공정을 실시하는 단계; 및
    개별 소자로 분리하기 위해 싱글레이션 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1019980020860A 1998-06-05 1998-06-05 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법 KR100299305B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020860A KR100299305B1 (ko) 1998-06-05 1998-06-05 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020860A KR100299305B1 (ko) 1998-06-05 1998-06-05 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법

Publications (2)

Publication Number Publication Date
KR19990068256A KR19990068256A (ko) 1999-09-06
KR100299305B1 true KR100299305B1 (ko) 2001-11-30

Family

ID=37528679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020860A KR100299305B1 (ko) 1998-06-05 1998-06-05 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법

Country Status (1)

Country Link
KR (1) KR100299305B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030076846A (ko) * 2002-03-23 2003-09-29 채옥순 박막을 이용한 전자부품용 부자재의 제조방법 및 그 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018779U (ko) * 1992-01-14 1993-08-21 엘지반도체주식회사 일체부착형 리드온칩 및 칩온리드용 접착테이프 및 그 부착장치
KR970046908U (ko) * 1995-12-11 1997-07-31 서멀 플라스틱 패턴 테이프를 부착한 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018779U (ko) * 1992-01-14 1993-08-21 엘지반도체주식회사 일체부착형 리드온칩 및 칩온리드용 접착테이프 및 그 부착장치
KR970046908U (ko) * 1995-12-11 1997-07-31 서멀 플라스틱 패턴 테이프를 부착한 반도체 패키지

Also Published As

Publication number Publication date
KR19990068256A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
US6294100B1 (en) Exposed die leadless plastic chip carrier
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
US7671451B2 (en) Semiconductor package having double layer leadframe
JP4633740B2 (ja) フリップチップｑｆｎパッケージおよびそのための方法
JP3526731B2 (ja) 半導体装置およびその製造方法
US5859475A (en) Carrier strip and molded flex circuit ball grid array
KR100251859B1 (ko) 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US6066512A (en) Semiconductor device, method of fabricating the same, and electronic apparatus
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
US20060170081A1 (en) Method and apparatus for packaging an electronic chip
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
US7170153B2 (en) Semiconductor device and its manufacturing method
KR20020021597A (ko) 반도체 장치 및 그 제조 방법
US6574858B1 (en) Method of manufacturing a chip package
US20090315192A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP4925832B2 (ja) 光センサを実装するための方法
US8053281B2 (en) Method of forming a wafer level package
KR100299305B1 (ko) 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법
JPH11186439A (ja) 半導体パッケージ用基板及びその製造方法
US6413796B1 (en) Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape
US7579680B2 (en) Packaging system for semiconductor devices
US20070224779A1 (en) Method for fabricating a BGA device and BGA device
KR100377467B1 (ko) 반도체패키지용 써킷테이프의 라미네이션 방법
KR100377466B1 (ko) 반도체패키지용 써킷테이프의 라미네이션 장치 및 그 방법
JP2003031734A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early publication
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee