JP4633740B2 - フリップチップｑｆｎパッケージおよびそのための方法 - Google Patents

フリップチップｑｆｎパッケージおよびそのための方法 Download PDF

Info

Publication number
JP4633740B2
JP4633740B2 JP2006549619A JP2006549619A JP4633740B2 JP 4633740 B2 JP4633740 B2 JP 4633740B2 JP 2006549619 A JP2006549619 A JP 2006549619A JP 2006549619 A JP2006549619 A JP 2006549619A JP 4633740 B2 JP4633740 B2 JP 4633740B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
mounting
leadframe
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006549619A
Other languages
English (en)
Other versions
JP2007518282A (ja
Inventor
ミン シウ、ヘイ
ウォン チョウ、ワイ
ホ、チン−チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007518282A publication Critical patent/JP2007518282A/ja
Application granted granted Critical
Publication of JP4633740B2 publication Critical patent/JP4633740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Description

本発明は、集積回路およびパッケージ集積回路に関し、より詳細には、２つの別々のリードフレームにより形成されたパッケージ集積回路に関する。
集積回路（ＩＣ）ダイは、シリコン・ウェハなどの半導体ウェハ上に形成される小型のデバイスである。リードフレームは、通常、ウェハから切り離されたＩＣダイを支持するパドルを含む金属フレームである。リードフレームは、外部電気接続を行うリード・フィンガを有する。すなわち、ダイはダイ・パドルに取り付けられ、次にダイのボンディング・パッドが外部電気接続を行うために、ワイヤ・ボンディングまたはフリップ・チップ・バンプを介してリード・フィンガに接続される。ダイおよびワイヤボンドまたはフリップ・チップ・バンプを保護材料で封止するとパッケージが完成する。パッケージ・タイプにより、外部電気接続は、薄型小型パッケージ（ＴＳＯＰ）におけるようにそのまま使用することもできるし、または例えば、ボール・グリッド・アレイ（ＢＧＡ）用の球状半田ボールを取り付けることによりさらに処理することができる。これらの端末点により、ダイをプリント基板のような他の回路に電気的に接続することができる。
パッケージＩＣは広く使用されている。さらに、電子デバイスの小型化およびコストの低減が絶えず求められているために、パッケージＩＣがさらに、小型になり、コストも安くなってきている。さらに、高い周波数帯域幅のＲＦデバイスおよび動作周波数が高いデバイスの場合には、ＩＣパッケージ内の電路をさらに短くする必要がある。従来のワイヤ・ボンディグ相互接続の代わりにフリップ・チップ・ボンディグを使用することができる。
それ故、ＩＣをフリップ・チップ相互接続実装するための安価な方法を提供することは望ましいことである。また、このようなパッケージＩＣのサイズを小さくするための方法も求められている。
本発明は、２つの別々のリードフレームでできている半導体デバイスに関する。このデバイスは、キャビティを画成している周辺部および周辺部から内側に延びる複数のリードを有する第１のリードフレームを備える。第２のリードフレームは、頂面および底面およびダイ受け領域を囲んでいるダイ・パドルを含む。集積回路（ＩＣ）は、第２のリードフレームのダイ受け領域内に位置する。ＩＣは、その第１の面の周辺部分上に位置する複数のボンディグ・パッドを含む。第１のリードフレームおよび第２のリードフレームは、第１のリードフレームのリードが、ＩＣの各ボンディグ・パッドに電気的に接続するように互いに対向している。モールド化合物は、第１および第２のリードフレーム間に射出され、第２のリードフレームの頂面およびＩＣの第１の面の中央領域をカバーする。リードの少なくとも底面は露出している。
本発明は、さらに、半導体デバイスを実装するための方法を提供する。この方法は、
キャビティを形成している周辺部と周辺部から内側に延びる複数のリードを有する第１のリードフレームを供給するステップであって、第１のリードフレームが第１および第２の側面を有するステップと、
第１のテープを第１のリードフレームの第１の側面に貼付するステップと、
ダイ受け領域を有するダイ・パドルを含む第２のリードフレームを供給するステップであって、ダイ・パドルが頂面および底面を有するステップと、
第２のテープを第２のリードフレームの底面に貼付するステップと、
ダイ・パドルのダイ受け領域に集積回路（ＩＣ）を取り付けるステップであって、ＩＣがその周辺部の周囲に複数のボンディグ・パッドを含む頂面と底面を有し、ダイ受け領域がキャビティである場合に、ＩＣの底面がダイ・パドル内で第２のテープに取り付けられるステップと、
複数のＩＣボンディグ・パッドが、第１のリードフレームの複数の各リードに電気的に接触するように、第１のリードフレーム上に第２のリードフレームを積み重ねるステップと、
少なくとも第２のリードフレームの頂面、ＩＣの頂面、および電気的接点上にモールド化合物を形成するステップと、
第１のリードフレームの第１の側面、および第２のリードフレームの底面が露出するように、第１および第２のリードフレームから第１および第２のテープを除去するステップとを含む。
本発明は、さらに、複数の半導体デバイスを実装するための方法を提供する。この方法は、
第１のリードフレーム・パネルを供給するステップであって、第１のリードフレーム・パネルが複数の第１のリードフレームを有し、第１のリードフレームのそれぞれが、キャビティを形成している周辺部と周辺部から内側に延びる複数のリードを有し、第１のリードフレーム・パネルが、第１および第２の側面を有するステップと、
第１のテープを第１のリードフレーム・パネルの第１の側面に貼付するステップと、
第２のリードフレーム・パネルを供給するステップであって、第２のリードフレーム・パネルが複数の第２のリードフレームを含み、第２のリードフレームのそれぞれがダイ受け領域を有するダイ・パドルを含み、第２のリードフレーム・パネルが頂面および底面を有するステップと、
第２のテープを第２のリードフレーム・パネルの底面に貼付するステップと、
第２のリードフレーム・パネルの第２のリードフレームのダイ・パドルの各ダイ受け領域内に複数の集積回路（ＩＣ）を設置するステップであって、各ＩＣがその周辺部の周囲に複数のボンディグ・パッドを有する頂面と底面を有し、ＩＣの底面が第２のテープに取り付けられるステップと、
ＩＣのボンディグ・パッドが、第１のリードフレームの各リードと接触し、それによりＩＣと第１のリードフレームとを電気的に接続するように、第１および第２のリードフレーム・パネルを対向して設置するステップと、
モールド化合物が、少なくとも第２のリードフレーム・パネルの頂面、ＩＣの頂面および電気接続をカバーするように、第１および第２のリードフレーム・パネル間にモールド化合物を形成するステップと、
第１のリードフレーム・パネルの第１の側面および第２のリードフレーム・パネルの底面が露出するように、第１および第２のリードフレーム・パネルから第１および第２のテープを除去するステップと、
複数の第１および第２のリードフレームをリードフレーム・パネルから個々の実装デバイスに分離する個片状化動作を実行するステップとを含む。
添付の図面を参照しながら読めば、本発明の好ましい実施形態の下記の詳細な説明をよりよく理解することができるだろう。本発明を説明するために、図面に現在の好ましい実施形態を示す。しかし、本発明は図の正確な配置および手段に限定されないことを理解されたい。
添付の図面に関連して記述する以下の詳細な説明は、本発明の現在の好ましい実施形態を説明するためのものであり、本発明を実行することができる唯一の形を示すものではない。本発明の精神および範囲内に含まれる異なる実施形態によっても、同じまたは同等の機能を実行することができることを理解されたい。当業者であれば理解できると思うが、本発明は種々のパッケージおよびパッケージ・タイプに適用することができる。
図面中のいくつかのフィーチャは、説明および図面の理解を助けるために拡大してあるが、その素子は必ずしも正確に縮尺されていない。さらに、図の本発明は、クワッド・フラット・ノーリード（ＱＦＮ）タイプのパッケージで実施されている。しかし、当業者であれば、本発明の詳細、および本発明は、他のパッケージ・タイプに適用することができることを容易に理解することができるだろう。図面全体を通して、類似の素子には類似の参照番号が付けてある。
図１および図２を参照すると、この図は、本発明によるパッケージ型半導体デバイスのある実施形態の拡大頂部および底部斜視図である。図の実施形態の場合には、実装デバイス１０は、露出面を有する集積回路（ＩＣ）１２を含む（図１）。集積回路１２は、シリコン・ウェハ上に形成され、シリコン・ウェハからカットされた回路のような当業者であれば周知のタイプのものであってもよい。典型的な回路（ダイ）のサイズは、２ｍｍ×２ｍｍ〜１２ｍｍ×１２ｍｍの範囲内であり、約３〜約２１ミルの範囲内の厚さを有する。実装デバイス１０は、ＱＦＮ（クワッド・フラット・ノーリード）パッケージと呼ばれ、そのサイズは約３×３ｍｍ〜約１２×１２ｍｍの範囲である。しかし、当業者であれば、回路サイズおよびパッケージ・サイズは変化すること、および実装デバイスの形状も変化することを理解することができるだろう。
ＩＣ１２は、実装デバイス１０の底面および側面上に露出しているリード１４を通して、他の回路またはデバイスに接続することができる。図１の実施形態の場合には、ＩＣ１２の底面は露出している。図２は、実装デバイス１０の底面である。図の実施形態の場合には、底面上には、グランド面１５が露出している。しかし、以下にさらに詳細に説明するように、グランド面１５はオプションである。他の実施形態の場合には、底面上にリード１４だけが露出している。
ここで図３を参照すると、この図は、第１のリードフレーム・パネル１６の一部の拡大平面図である。第１のリードフレーム・パネル１６は、第１の接続バー２０と接続している複数の第１のリードフレーム１８を含む。図の実施形態の場合には、第１のリードフレーム・パネル１６は、第１のリードフレーム１８の３×３マトリックスを有する。しかし、第１のリードフレーム・パネル１６は、もっと多いまたはもっと少ない第１のリードフレーム１８を有することができる。第１の各リードフレーム１８は、キャビティ２２を形成している周辺部（すなわち、第１の接続バー２０）および周辺部から内側に延びる複数のリード１４を有する。図の鎖線はキャビティ２２を示す。図の実施形態は、キャビティ２２内に位置するグランド面１５を含む。グランド面１５は、ＩＣ１２の共通の電気的アースである。グランド面１５は、また、ボード・レベル半田接合部の強度をさらに増大する半田づけ可能な領域を形成する。すでに説明したように、グランド面１５はオプションである。第１のリードフレームのリード１４のサイズ、形状および数は、ＩＣ１２のボンディグ・パッドのサイズ、形状および数により決まる。図では、リード１４の長さおよび幅がほぼ同じであるが、リード１４の長さおよび幅は変えることができる。例えば、電力およびアース用に使用するリードの幅は信号リードの幅より広くすることができる。
第１のリードフレーム・パネル１６は、第１および第２の側面を有する。図３は、第１の側面を示す。第１のリードフレーム・パネル１６は、また、その周辺部に沿って位置する複数の間に間隔を有する第１の孔部２４を含む。好適には、第１のリードフレーム・パネル１６は、金属または金属合金でできていて、第１の所定の厚さを有することが好ましい。例えば、第１のリードフレーム・パネル１６は、銅から作ることができ、当業者であれば周知のように、切断、スタンピングまたはエッチングにより形成することができる。現在の好ましい実施形態の場合には、第１のリードフレーム・パネル１６は錫で予めメッキした銅から作ることができる。
図４は、第１のリードフレーム１８の３つの５×５マトリックスを含むもう１つの第１のリードフレーム・パネル１７である。その他の点においては、第１のリードフレーム・パネル１７は、第１のリードフレーム・パネル１６と同じである。実装デバイス１０を形成する場合、第１のリードフレーム・パネル１７（または１６）は、その第１の側面に貼付された第１のテープ２６を含む。第１のテープ２６は、高温に耐えることができる半導体実装動作の際に通常使用する当業者であれば周知のタイプのものである。第１のテープ２６は、第１のリードフレーム・パネル１７にこのテープを貼付することができる接着剤または糊が一方の側面上に塗布されている。
図５は、本発明による第２のリードフレーム・パネル３０の一部の拡大平面図である。第２のリードフレーム・パネル３０は、複数の第２のリードフレーム３２を含む。図５は、第２のリードフレーム３２の３×３マトリックスを含む第２のリードフレーム・パネル３０の一部を示す。しかし、第２のリードフレーム・パネル３０は、多数の種々のサイズのマトリックスを含むことができ、マトリックスは３×３に限定されない。第２のリードフレーム３２は、第２の接続バー３４に接続している。第２の各リードフレーム３２は、キャビティまたはダイ受け領域３６を囲んでいるダイ・パドルを有する。第２のリードフレーム３２は、また、第１および第２の面、すなわち頂面および底面を有し、第２の厚さを有する。ダイ受け領域３６は、ＩＣ１２を収容するようなサイズおよび形状をしている。それ故、ＩＣ１２が長方形をしている場合には、好適には、ダイ受け領域３６も長方形をしていることが好ましい。ダイ受け領域３６は、ＩＣ１２より若干大きくてもよい。図１に示すように、ＩＣ１２は、ダイ受け領域３６内にきちんと収まる。当業者であれば理解することができると思うが、ＩＣ１２は、市販のダイ設置装置によりダイ受け領域３６内に設置することができる。第２のリードフレーム３２は、ＩＣ１２を収容するためのキャビティを有しているが、第２のリードフレーム３２は、ＩＣ１２をダイ・パドル上に設置する（またダイ・パドルに取り付ける）ためのソリッド・ダイ・パドル領域を含むことができる。第１のリードフレーム・パネル１６のように、第２のリードフレーム・パネル３０も、周辺部に沿って位置する複数の間に間隔を有する第２の孔部３８を含む。この孔部３８は、パンチングのような任意の適当な方法で形成することができる。以下にさらに詳細に説明するように、第１および第２のリードフレーム・パネル１６および３０を積み重ねた場合には、第１の孔部２４は第２の孔部３８と整合する。
図６は、第２のリードフレーム３２の３つの５×５マトリックスを有する第２のリードフレーム・パネル３１を示す。他の点では、第２のリードフレーム・パネル３１は、第２のリードフレーム・パネル３０と同じである（図５）。実装デバイス１０を形成する際に、第２のリードフレーム・パネル３１（または３０）は、その底面に貼付されている第２のテープ４０を含む。第２のテープ４０は、第１のテープ２６のように、高温に耐えることができる半導体実装動作の際に通常使用する当業者であれば周知のタイプのものである。第２のテープ４０は、第２のリードフレーム・パネル３１にこのテープを貼付することができる接着剤または糊が一方の側面上に塗布されている。第２のテープ４０は、（以下に説明するように）第２のリードフレーム・パネル３０または３１の底面をモールド樹脂の滲みから保護する。好ましい実施形態の場合には、第２のテープ４０は、また、第２のリードフレーム３２のダイ受け領域３６の内側にＩＣ１２を保持する。
第１のリードフレーム・パネル１６のように、好適には、第２のリードフレーム・パネル３０は、金属または金属合金で作ることが好ましく、当業者であれば周知のように、切断、スタンピングまたはエッチングにより形成することができる。もっと複雑で高密度のリードフレームの場合には、化学エッチング方法を使用することが好ましい。当業者であれば理解することができると思うが、エッチング方法は、リードフレームの詳細なパターンを形成するためにアートワーク・マスクを使用し、次に、金属のマスクしない部分をエッチングにより除去する。もしある場合には、メッキしない部分をマスクするためにメッキ・マスクが使用され、次に、マスクしていない部分がメッキ工程により金属層でメッキされる。水洗ステップおよび洗浄ステップは、工程間で行われる。このようなマスク、エッチング、メッキ、水洗、および洗浄工程は当業者であれば周知のものである。
図７は、第２のリードフレーム３２のダイ受け領域３６内にＩＣ１２を設置するステップを示す。ダイ受け領域３６がキャビティである場合には、ＩＣ１２はキャビティ内に置かれ、ここで第２のテープ４０の面に接着する。すなわち、ＩＣ１２の底面は、第２のテープ４０の糊または接着剤に接着する。ダイ受け領域３６が第２のリードフレーム３２内のある場所であるが、キャビティでない場合には（すなわち、ソリッド・ダイ・パドルである場合には）、接着剤またはダイ取付材料が、第２のリードフレーム３２のダイ・パドルにＩＣ１２を固定するために使用される。ＩＣ１２は、第２のテープ４０またはダイ・パドルに接着する第１の面、すなわち底面、およびその周辺部の周囲に間に間隔を有する複数のボンディグ・パッドを有する第２の面、すなわち頂面を有する。すでに説明したように、現在入手できるピック・プレース装置は、集積回路を所定の位置に置くことができる。
第２のリードフレーム・パネル３１上にＩＣ１２を置いた後で、ボンディグ・パッドが、リード１４と電気的に接続するように、またＩＣ１２のボンディグ・パッドが、第１のリードフレーム１８の各リード１４と接触するように、第１および第２のリードフレーム・パネル１７および３１が対向する形で設置される。図８は、第２の孔部３８内に挿入されたガイド・ピン４２を含む第２のリードフレーム・パネル３１を示す。ガイド・ピン４２は、第１のリードフレーム・パネル１７の第１の孔部２４内に延びて、第１および第２のリードフレーム・パネル１７および３１を相互に正確に整合するのを助ける。
ここで図９および図１０を参照すると、第１および第２のリードフレーム・パネル１７および３１は、ＩＣ１２のボンディグ・パッドが、第１のリードフレーム１８の各リード１４に接触し、それによりＩＣ１２と第１のリードフレーム１８とが電気的に接続するように対向して設置される。図９は、ＩＣ１２の頂面上のボンディグ・パッドが、第１のリードフレーム１８のリード１４と接触するように、第１および第２のリードフレーム・パネル１７および３１が上下に整合している拡大断面図である。図１０は、ＩＣ１２がリードフレーム１８の対応するものと接触状態に置かれ、また成形または封止手順の前に型内に入れられた後のＩＣ１２のうちの１つの拡大断面図である。ガイド・ピン４２は、第１および第２のリードフレーム・パネル１７および３１内の第１および第２の孔部２４および３８を貫通して延びていて、これらパネルを確実に正確に整合する。
リード１４は、ボンディグ・パッド４４に直接接触することができ、または現在よく行われているように、導電性ボール４６が、ＩＣ１２の各ボンディグ・パッド４４と第１のリードフレーム１８のリード１４の間に配置される。それ故、リード１４は、導電性ボール４６を通してボンディグ・パッド４４と電気的に結合する。好適には、導電性ボール４６は、対向して第１および第２のリードフレーム・パネル１７および３１を設置する前に、ボンディグ・パッド４４に取り付けることが好ましい。導電性ボール４６は、電気信号を容易に通す任意の材料から形成することができる。しかし、好適には、導電性ボール４６は錫の半田から形成することが好ましい。もう１つの適当な材料は金である。導電性ボール４６は、電気メッキ、スクリーン印刷法、または金のボール・ボンディグによりボンディグ・パッド４４に取り付けることができる。
図１５を参照すると、この図は、接続バー２０のうちの１つから突き出ているリード１４のうちの４本の平面図である。好適には、各リード１４は、部分的にエッチングした部分６０およびリード１４の遠い方の端部の近くにエッチングしたトレンチまたは溝６２を含むことが好ましい。トレンチ部分および溝部分６２は、リード１４に対する導電性ボール４６の整合および固定を楽にする。リード１４のエッチングした部分６０により、ボール４６がこの部分に押し付けられた場合、リード１４は曲がったり変形することができる。第１のリードフレーム１８を錫で予めメッキすると、半田ペーストまたはフラックスを使用しなくても、導電性ボール４６のリフローが楽になる。
図１０に示すように、２つのリードフレーム・パネル１７および３１を対向状態に設置した後で、リード１４上の予めメッキした錫が溶融し、導電性ボール４６により半田接合部を形成するように、積み重ねたリードフレーム１７および３１をリフロー・オーブンを通過させることができる。このステップはオプションである。何故なら、導電性ボール４６とリード１４との間の電気接続は、成形または封止ステップ中にモールド化合物（例えば、以下に説明するモールド化合物５０）により行うことができるからである。
図１０に示すように、２つのリードフレーム・パネル１７および３１を対向状態で設置した後で、モールド化合物５０がリードフレーム・パネル１７および３１間に射出され、少なくとも第２のリードフレーム・パネル１７の頂面、ＩＣ１２の頂面、および電気接続をカバーするように、第１および第２のリードフレーム・パネル１７および３１の間にモールド化合物を形成するために成形動作が行われる。モールド化合物５０は、パッケージ型電子デバイスで通常使用されるように、プラスチックを含むことができる。頂部および底部の型５２および５４は、導電性ボール４６を通してボンディグ・パッド４４とリード１４との間に望ましい電気接続が確実に行われるように、第１および第２のリードフレーム・パネル１７および３１を一緒に押し付ける。図を見れば分かるように、第１および第２のリードフレーム１７および３１は、相互に電気的に絶縁されている。
図１１を参照すると、リードフレーム・パネル１７および３１間にモールド化合物５０を射出することができるようにするために、リードフレーム・パネル１７および３１の一方または両方の一部をエッチングすることができる。図１１は、モールド化合物５０のための通路５６を形成するために、一部がエッチングされている第２のリードフレーム・パネル３１を示す。第１および第２のテープ２６および４０は、成形または封止工程中に、樹脂またはモールド化合物の滲みを防止する。
図１２を参照すると、成形工程が終了した後で、第１のテープ２６が第１のリードフレーム・パネル１７から除去され、第２のテープ４０が第２のリードフレーム・パネル３１から除去される。テープ２６および４０は、手動でも現在市販されている自動装置によっても除去することができる。
次に、第１および第２のリードフレーム１８および３２は、個々の実装デバイス１０を形成するために、図１３に示すように、ダイシングまたは個片状化動作を行うことにより、第１および第２のリードフレームの他方から分離される。ダイシングおよび鋸による個片状化工程は、当業者にとって周知のものである。図１０の鎖線７０は、第１および第２のリードフレーム１８および２２がカットされる位置を示す。
図１４は、完成デバイス１０の拡大断面図である。例示としての実施形態の場合には、実装デバイスは、Ａで示すように約１１ミルの厚さの集積回路１２により構成した。第１のリードフレーム１８の厚さは、Ｂで示すように約８ミルであり、導電性ボール４６の厚さすなわち直径は、Ｃで示すように約３ミルであった。３つの厚さＡ、ＢおよびＣ（１１＋８＋３）を合計すると２２ミルになる。しかし、成形動作中に上下の型５２および５４がデバイス１０に加える圧力により、デバイス１０の全体の厚さは約２０ミルになる。すなわち、機械的圧縮力が、リード１４上に作用する（また作用し続ける）。部分的エッチ・フィーチャ６０を含むリード１４の一部は、下方に曲がり、ボンディグ・パッド４４に対して導電性ボール４６を継続的に押したり、押し付けたりするスプリングバック力を有する。この機械的スプリングバック力は、導電性ボール４６、リード１４およびボンディグ・パッド４４間の接合強度を強化する。
第１および第２のリードフレーム１８および３２は、異なる厚さのものであってもよい。例えば、多くの熱を発生する電力回路の場合には、ＩＣが取り付けられる第２のリードフレーム３２（非キャビティ型ダイ・パドル）をヒート・シンクとして使用することができる。このような場合、好適には、第２の厚さは、第１の厚さよりも厚いことが好ましい。第１のリードフレーム１８は、鋸による個片状化を容易にするためにもっと薄くすることができる。別の方法としては、図１４に示すように、第２のリードフレーム３２を第１のリードフレーム１８よりも厚くすることができる。図１４は、グランド面１５も示す。ＩＣ１２は、導電性ボール４６より直径の小さい導電性ボール５８により、グランド面１５と電気的に接続することができる。
今までの本発明の好ましい実施形態の説明は、例示と記述のためのものであって、本発明をすべて網羅するものでもなければ、本発明を開示の形式に制限するものでもない。当業者であれば、本発明の広義のコンセプトから逸脱することなしに、上記実施形態を種々に変更することができることを理解することができるだろう。例えば、２つ以上の構成要素部分からなるダイ・パドルを有するような３つ以上の部分を有するリードフレームを形成することができる。それ故、本発明は、開示の特定の実施形態に限定されるものではなく、添付の特許請求の範囲に記載する本発明の精神および範囲に含まれる修正をカバーすることを理解されたい。
本発明のある実施形態によりパッケージ型半導体デバイスの頂部斜視図。 図１のパッケージ型半導体デバイスの底部斜視図。 本発明のある実施形態による第１のリードフレーム・パネルの一部の拡大平面図。 図３の第１のリードフレーム・パネルに貼付されている第１のテープの斜視図。 本発明のある実施形態による第２のリードフレーム・パネルの一部の拡大平面図。 図５の第２のリードフレーム・パネルに貼付されている第２のテープの斜視図。 図５の第２のリードフレーム・パネルのダイ受け領域内に設置されている集積回路ダイの斜視図。 本発明のある実施形態による図５の第２のリードフレーム・パネルの孔部内に挿入されているガイド・ピンの斜視図。 本発明のある実施形態によりスタックされている第１および第２のリードフレーム・パネルの拡大断面図。 本発明のある実施形態による成形ステップを示す拡大断面図。 本発明のある実施形態による第１および第２のリードフレーム・パネルのうちの１つの一部の拡大斜視図。 本発明のある実施形態によるテープ除去手順を示す斜視図。 本発明のある実施形態によるダイシング手順を示す斜視図。 図１の半導体デバイスの拡大断面図。 本発明のある実施形態による図３のリードフレーム・パネルの第１のリードフレームのリード・フィンガーの拡大平面図。

Claims (22)

  1. キャビティを画成している周辺部と前記周辺部から内側に延びる複数のリードとを有し、及び第１および第２の側面を有する第１のリードフレームを設けるステップと、
    第１のテープを前記第１のリードフレームの第１の側面に貼付するステップと、
    ダイ受け領域を有したダイ・パドルを有するとともに、頂面および底面を有する第２のリードフレームを設けるステップと、
    第２のテープを前記第２のリードフレームの底面に貼付するステップと、
    周辺部に沿って複数のボンディグ・パッドを備えた頂面と底面とを有する集積回路（ＩＣ）を前記ダイ・パドルのダイ受け領域に取り付けるステップと、
    前記複数のＩＣボンディグ・パッドが、前記第１のリードフレームの前記複数の各リードに電気的に接触するように、前記第１のリードフレーム上に前記第２のリードフレームを積み重ねるステップと、
    少なくとも前記第２のリードフレームの頂面、前記ＩＣの頂面、および前記電気的接点上にモールド化合物を形成するステップと、
    前記第１のリードフレームの第１の側面、および前記第２のリードフレームの底面が露出するように、前記第１および第２のリードフレームから前記第１および第２のテープを除去するステップとを備える、半導体デバイスの実装方法。
  2. 前記ＩＣの各ボンディグ・パッドと前記第１のリードフレームのリードとの間に複数の導電性ボールを介在させるステップをさらに備え、前記第１のリードフレームのリードが前記導電性ボールにより前記ＩＣの各ボンディグ・パッドと接触する請求項１に記載の半導体デバイスの実装方法。
  3. 前記導電性ボールが、前記積み重ねステップの前に、前記ＩＣのボンド・パッドに取り付けられる請求項２に記載の半導体デバイスを実装するための方法。
  4. 前記第１のリードフレームの前記複数のリードの一部が、エッチングされ、前記導電性ボールが、前記リードの前記エッチングされた部分内に収容される請求項３に記載の半導体デバイスの実装方法。
  5. 前記導電性ボールが、前記第１のリードフレームの対応する前記各リードに押し付けられ、それにより、前記リードを曲げ、前記導電性ボールおよび前記リードの接合強度を強化する前記導電性ボール上の前記リードのスプリングバック力を発生させるように、前記第２のリードフレームが、前記第１のリードフレームに押し付けられる請求項４に記載の半導体デバイスの実装方法。
  6. 前記積み重ねステップが、少なくとも１つのガイド・ピンおよび前記第１および第２のリードフレーム内の少なくとも１つの対応する案内孔部により、前記第１および第２のリードフレームを整合するステップをさらに含む請求項１に記載の半導体デバイスの実装方法。
  7. 前記第２のリードフレームのダイ・パドルのダイ受け領域が中央のキャビティを備え、前記ＩＣの前記底面が前記第２のテープに接着するように、前記ＩＣが前記中央キャビティ内に設置され、前記第２のテープが前記第２のリードフレームから除去された場合に、前記ＩＣの底面が露出する請求項１に記載の半導体デバイスの実装方法。
  8. 錫で前記第１のリードフレームを予めメッキするステップをさらに備える請求項１に記載の半導体デバイスの実装方法。
  9. 前記モールド化合物形成ステップは、前記モールド化合物を前記第１および第２のリードフレーム間に射出するステップからなる請求項１に記載の半導体デバイスの実装方法。
  10. 前記第１および第２のリードフレームが、相互に電気的に絶縁している請求項１に記載の半導体デバイスの実装方法。
  11. 前記第１のリードフレームが、前記ダイ受け領域内に位置するグランド面をさらに有し、１つまたは複数の前記ＩＣボンディグ・パッドが、前記グランド面に電気的に接続している請求項１０に記載の半導体デバイスの実装方法。
  12. それぞれがキャビティを画成している周辺部と前記周辺部から内側に延びる複数のリードとを有する複数の第１のリードフレームを有するとともに、第１および第２の側面を有する第１のリードフレーム・パネルを設けるステップと、
    第１のテープを前記第１のリードフレーム・パネルの第１の側面に貼付するステップと、
    それぞれがダイ受け領域を有するダイ・パドルを備えた複数の第２のリードフレームを有するとともに頂面および底面を有する第２のリードフレーム・パネルを設けるステップと、
    第２のテープを前記第２のリードフレーム・パネルの底面に貼付するステップと、
    前記第２のリードフレーム・パネルの前記第２のリードフレームのダイ・パドルのダイ受け領域内に、それぞれが周辺部に沿って複数のボンディグ・パッドを有する頂面と底面とを有した複数の集積回路（ＩＣ）を設置して、前記ＩＣの底面が前記第２のテープに取り付ける、集積回路を設置するステップと、
    前記ＩＣのボンディグ・パッドが、前記第１のリードフレームの各リードと接触し、それにより前記ＩＣと前記第１のリードフレームとを電気的に接続するように、前記第１および第２のリードフレーム・パネルを対向して設置するステップと、
    前記モールド化合物が、少なくとも前記第２のリードフレーム・パネルの頂面、前記ＩＣの頂面および前記電気接続を被覆するように、前記第１および第２のリードフレーム・パネル間にモールド化合物を形成するステップと、
    前記第１のリードフレームの第１の側面、および前記第２のリードフレームの底面が露出するように、前記第１のリードフレーム・パネルの第１の側面および前記第２のリードフレーム・パネルの底面から前記第１および第２のテープを除去するステップと、
    前記複数の第１および第２のリードフレームを前記リードフレーム・パネルから個々の実装デバイスに分離する個片状化動作を実行するステップとを備える、複数の半導体デバイスを実装するための方法。
  13. 前記ＩＣの各ボンディグ・パッドと前記第１のリードフレームのリードとの間に複数の導電性ボールを介在させるステップをさらに備え、前記第１のリードフレームのリードが、前記導電性ボールにより前記ＩＣの各ボンディグ・パッドと接触する請求項１２に記載の半導体デバイスを実装するための方法。
  14. 前記導電性ボールが、前記第１および第２のリードフレーム・パネルを対向状態で設置する前に、前記リードに取り付けられる請求項１３に記載の半導体デバイスを実装するための方法。
  15. 前記第１のリードフレームの前記複数のリードの一部がエッチングされ、前記導電性ボールが、前記リードのエッチングされた部分内に配置される請求項１４に記載の複数の半導体デバイスを実装するための方法。
  16. 前記導電性ボールが前記リードに押し付けられ、それにより、前記リードを曲げ、前記導電性ボール上に前記リードと前記導電性ボールの間の接合強度を強化するスプリングバック力を発生させるように、前記第１および第２のリードフレームが相互に押し付けられる請求項１５に記載の複数の半導体デバイスを実装するための方法。
  17. 前記第１および第２のリードフレーム・パネル内に位置する対応する案内孔部内に設置される一連のガイド・ピンにより、前記第１および第２のリードフレーム・パネルを整合するステップをさらに含む請求項１２に記載の複数の半導体デバイスを実装するための方法。
  18. 前記第１および第２のリードフレーム・パネルが、金属または金属合金からなる請求項１２に記載の複数の半導体デバイスを実装するための方法。
  19. 第１および第２のリードフレーム・パネルが銅からなる請求項１８に記載の複数の半導体デバイスを実装するための方法。
  20. 第１のリードフレーム・パネルが、錫で予めメッキされる請求項１９に記載の複数の半導体デバイスを実装するための方法。
  21. 前記モールド化合物形成ステップは、前記第１および第２のリードフレーム・パネル間に前記モールド化合物を射出するステップからなる請求項１２に記載の複数の半導体デバイスを実装するための方法。
  22. 前記第１のリードフレーム・パネルの第１のリードフレームが、それぞれ前記ダイ受け領域内に位置するグランド面を備え、１つまたは複数のＩＣボンディグ・パッドが、前記グランド面に電気的に接続している請求項１２に記載の複数の半導体デバイスを実装するための方法。
JP2006549619A 2004-01-07 2005-01-03 フリップチップｑｆｎパッケージおよびそのための方法 Expired - Fee Related JP4633740B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/752,866 US6867072B1 (en) 2004-01-07 2004-01-07 Flipchip QFN package and method therefor
PCT/US2005/001202 WO2005067526A2 (en) 2004-01-07 2005-01-03 Flipchip qfn package and method therefore

Publications (2)

Publication Number Publication Date
JP2007518282A JP2007518282A (ja) 2007-07-05
JP4633740B2 true JP4633740B2 (ja) 2011-02-16

Family

ID=34274886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006549619A Expired - Fee Related JP4633740B2 (ja) 2004-01-07 2005-01-03 フリップチップｑｆｎパッケージおよびそのための方法

Country Status (6)

Country Link
US (2) US6867072B1 (ja)
JP (1) JP4633740B2 (ja)
KR (1) KR101120733B1 (ja)
CN (1) CN100378934C (ja)
TW (1) TWI348768B (ja)
WO (1) WO2005067526A2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288833B2 (en) * 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
KR100593739B1 (ko) * 2004-09-09 2006-06-28 삼성전자주식회사 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
US7250685B2 (en) * 2005-08-09 2007-07-31 Stats Chippac Ltd. Etched leadframe flipchip package system
US8120153B1 (en) 2005-09-16 2012-02-21 University Of Central Florida Research Foundation, Inc. High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
US8399968B2 (en) * 2005-11-18 2013-03-19 Stats Chippac Ltd. Non-leaded integrated circuit package system
US8288200B2 (en) * 2005-11-30 2012-10-16 Diodes Inc. Semiconductor devices with conductive clips
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7638861B2 (en) * 2005-12-08 2009-12-29 Fairchild Semiconductor Corporation Flip chip MLP with conductive ink
US8120149B2 (en) * 2006-01-24 2012-02-21 Stats Chippac Ltd. Integrated circuit package system
JP2007207921A (ja) * 2006-01-31 2007-08-16 Stanley Electric Co Ltd 表面実装型光半導体デバイスの製造方法
US20070176271A1 (en) * 2006-02-01 2007-08-02 Stats Chippac Ltd. Integrated circuit package system having die-attach pad with elevated bondline thickness
US8003443B2 (en) * 2006-03-10 2011-08-23 Stats Chippac Ltd. Non-leaded integrated circuit package system with multiple ground sites
TW200741902A (en) * 2006-04-17 2007-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and, chip carrier thereof and method for fabricating the same
US7812437B2 (en) 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
US20070281397A1 (en) * 2006-05-31 2007-12-06 Wai Yew Lo Method of forming semiconductor packaged device
US8062934B2 (en) * 2006-06-22 2011-11-22 Stats Chippac Ltd. Integrated circuit package system with ground bonds
US20080157302A1 (en) * 2006-12-27 2008-07-03 Lee Seungju Stacked-package quad flat null lead package
DE112007003268B4 (de) * 2007-01-16 2015-09-17 Infineon Technologies Ag Verfahren zum Halbleiterpacken und/oder Halbleiterpackung
US20080241991A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging
CN101308832B (zh) * 2007-05-17 2010-06-16 南茂科技股份有限公司 用于无引线封装的引线框、其封装结构及其制造方法
US20090045491A1 (en) * 2007-08-15 2009-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and leadframe thereof
US7615407B1 (en) * 2008-07-02 2009-11-10 National Semiconductor Corporation Methods and systems for packaging integrated circuits with integrated passive components
TWI383478B (zh) * 2008-09-23 2013-01-21 Radiative semiconductor package and its lead frame and design method
US8252634B2 (en) * 2009-06-19 2012-08-28 Stats Chippac Ltd. Integrated circuit packaging system with a leadframe having radial-segments and method of manufacture thereof
US8400784B2 (en) * 2009-08-10 2013-03-19 Silergy Technology Flip chip package for monolithic switching regulator
US8796843B1 (en) * 2009-08-12 2014-08-05 Element Six Technologies Us Corporation RF and milimeter-wave high-power semiconductor device
JP2011060927A (ja) * 2009-09-09 2011-03-24 Hitachi Ltd 半導体装置
US8421168B2 (en) * 2009-11-17 2013-04-16 Fairchild Semiconductor Corporation Microelectromechanical systems microphone packaging systems
CN102299083B (zh) 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
CN102332440A (zh) * 2010-07-12 2012-01-25 无锡华润安盛科技有限公司 一种倒装引线框及其封装结构
US8476772B2 (en) 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
US8304277B2 (en) 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US20120313234A1 (en) 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US9219029B2 (en) * 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8766102B2 (en) * 2012-10-29 2014-07-01 Kinsus Interconnect Technology Corp. Chip support board structure
US9070657B2 (en) 2013-10-08 2015-06-30 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
KR102153041B1 (ko) * 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
CN103745939B (zh) * 2013-12-05 2017-02-15 通富微电子股份有限公司 封装结构的形成方法
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
US9082760B2 (en) * 2014-06-16 2015-07-14 Chang Wah Technology Co., Ltd. Dual layered lead frame
JP6679125B2 (ja) * 2016-01-21 2020-04-15 大口マテリアル株式会社 リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
JP6623489B2 (ja) * 2016-01-29 2019-12-25 大口マテリアル株式会社 リードフレーム及び半導体装置、並びにそれらの製造方法
JP2017168703A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
US11018111B2 (en) 2019-05-27 2021-05-25 Texas Instruments Incorporated Wafer level derived flip chip package
DE112021001878T5 (de) 2020-03-26 2023-01-12 Rohm Co., Ltd. Halbleiterbauteil

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809135A (en) 1986-08-04 1989-02-28 General Electric Company Chip carrier and method of fabrication
JPS6418246A (en) 1987-07-14 1989-01-23 Shinko Electric Ind Co Lead frame for semiconductor device
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5262674A (en) 1991-02-04 1993-11-16 Motorola, Inc. Chip carrier for an integrated circuit assembly
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5625235A (en) 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
JP4606685B2 (ja) * 1997-11-25 2011-01-05 パナソニック株式会社 回路部品内蔵モジュール
US20010052647A1 (en) * 1998-05-07 2001-12-20 3M Innovative Properties Company Laminated integrated circuit package
US6211462B1 (en) 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP3461332B2 (ja) 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
JP3542311B2 (ja) 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
US6580165B1 (en) 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6593545B1 (en) * 2001-08-13 2003-07-15 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package fabrication method
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6677672B2 (en) * 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device

Also Published As

Publication number Publication date
WO2005067526A2 (en) 2005-07-28
KR20060123454A (ko) 2006-12-01
CN100378934C (zh) 2008-04-02
CN1914719A (zh) 2007-02-14
KR101120733B1 (ko) 2012-03-23
US7112871B2 (en) 2006-09-26
US6867072B1 (en) 2005-03-15
TW200534492A (en) 2005-10-16
WO2005067526A3 (en) 2005-11-17
TWI348768B (en) 2011-09-11
US20050156291A1 (en) 2005-07-21
JP2007518282A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4633740B2 (ja) フリップチップｑｆｎパッケージおよびそのための方法
US7205178B2 (en) Land grid array packaged device and method of forming same
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6878570B2 (en) Thin stacked package and manufacturing method thereof
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
US20030203539A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
WO2003103038A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
US7579680B2 (en) Packaging system for semiconductor devices
KR200179419Y1 (ko) 반도체패키지
WO1999056313A1 (fr) Dispositif semi-conducteur et son procede de production
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR20010060879A (ko) 볼 그리드 어레이 패키지와 그 제조 방법
JPH118329A (ja) 半導体パッケージの製造方法
KR20010068515A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees