JP2017168703A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2017168703A JP2017168703A JP2016053321A JP2016053321A JP2017168703A JP 2017168703 A JP2017168703 A JP 2017168703A JP 2016053321 A JP2016053321 A JP 2016053321A JP 2016053321 A JP2016053321 A JP 2016053321A JP 2017168703 A JP2017168703 A JP 2017168703A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- recess
- bonding wire
- wiring portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
Abstract
【解決手段】半導体装置の製造方法は、一方のインナーリード113と他方のインナーリード114の延在方向の端部との間を接続する配線部115と、を備え、一方のインナーリード113の延在方向の端部と配線部115との間の接続部が幅方向の端部よりも内側の領域に凹部116aを有するリードフレームを、一方のインナーリード113を押さえつつリードフレームの凹部116aが形成された一方の面と反対側の他方の面から配線部に押圧部材53を押し当てて変形させ、凹部116aを基点として一方のインナーリード113の延在方向の端部と配線部115との接続部をせん断するとともに配線部115を端部から離間させる工程を具備する。
【選択図】図4
Description
Claims (5)
- 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含む第2のリードと、前記第2のインナーリードと前記第1のインナーリードの延在方向の端部との間を接続する配線部と、前記第1のアウターリードおよび前記第2のアウターリードに接続された支持部と、を備え、前記第1のインナーリードの延在方向の端部と前記配線部との間の接続部が幅方向の端部よりも内側の領域に第1の凹部を有するリードフレームを前記第1のインナーリードを押さえつつ前記リードフレームの前記第1の凹部が形成された一方の面と反対側の他方の面から前記配線部に押圧部材を押し当てて変形させ、前記第1の凹部を基点として前記第1のインナーリードの延在方向の端部と前記配線部との接続部をせん断するとともに前記配線部を前記端部から離間させ、
第1の電極パッドと第2の電極パッドとを備える半導体チップを前記リードフレームの前記他方の面上に接着層を介して搭載し、
前記第1の電極パッドと前記第1のリードとを電気的に接続する第1のボンディングワイヤと前記第2の電極パッドと前記第2のリードとを電気的に接続する第2のボンディングワイヤとを形成し、
前記第1のインナーリード、前記第2のインナーリード、前記配線部、前記半導体チップ、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを封止する封止樹脂層を形成し、
前記支持部と前記第1のアウターリードおよび前記第2のアウターリードとの間の接続部を切断する工程、を具備する、半導体装置の製造方法。 - 前記押圧部材は、前記半導体チップを前記リードフレーム上に搭載するダイボンディング装置に設けられた複数のボンディングヘッドの一つである、請求項1に記載の半導体装置の製造方法。
- 前記第2のインナーリードと前記配線部との間の接続部は前記第1の凹部の深さよりも浅い第2の凹部を有し、
前記離間させる工程において、前記配線部は、前記第2の凹部を基点として前記第1のインナーリードの延在方向の端部と離間するように曲げられる、請求項1または請求項2に記載の半導体装置の製造方法。 - 前記第1のインナーリードは、前記他方の面側に設けられた第1のめっき層を有し、
前記第2のインナーリードは、前記他方の面側に設けられた第2のめっき層を有し、
前記第2の凹部は、前記一方の面側に設けられており、
第1のボンディングワイヤは、前記第1のめっき層を介して前記第1のリードに電気的に接続され、
第2のボンディングワイヤは、前記第2のめっき層を介して前記第2のリードに電気的に接続される、請求項3に記載の半導体装置の製造方法。 - 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、
第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含む第2のリードと、
前記第2のインナーリードの一部に接続された第1の端部と、前記第1のインナーリードの延在方向の端部に隣り合う第2の端部とを有し、前記第2の端部が前記第2のインナーリードの厚さ方向を含む断面において前記第1のインナーリードの延在方向の端部と離間するように所定方向へ曲げられた配線部と、
第1の電極パッドと第2の電極パッドとを有し、前記第1および前記第2のインナーリードの少なくとも一方の前記所定方向とは反対側の面の少なくとも一部の上に接着層を介して搭載された半導体チップと、
前記第1のリードと前記第1の電極パッドとの間を電気的に接続する第1のボンディングワイヤと、
前記第2のリードと前記第2の電極パッドとの間を電気的に接続する第2のボンディングワイヤと、
前記第1のインナーリード、前記第2のインナーリード、前記配線部、前記半導体チップ、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを封止する封止樹脂層と、を具備し、
前記第1のインナーリードの延在方向の端部および前記配線部の第2の端部のそれぞれは、幅方向の端部よりも内側の領域に凹部を有する、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053321A JP2017168703A (ja) | 2016-03-17 | 2016-03-17 | 半導体装置の製造方法および半導体装置 |
TW106104751A TWI646608B (zh) | 2016-03-17 | 2017-02-14 | Semiconductor device manufacturing method and semiconductor device |
CN201710133174.9A CN107204299B (zh) | 2016-03-17 | 2017-03-08 | 半导体装置的制造方法及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053321A JP2017168703A (ja) | 2016-03-17 | 2016-03-17 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017168703A true JP2017168703A (ja) | 2017-09-21 |
Family
ID=59904888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016053321A Abandoned JP2017168703A (ja) | 2016-03-17 | 2016-03-17 | 半導体装置の製造方法および半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017168703A (ja) |
CN (1) | CN107204299B (ja) |
TW (1) | TWI646608B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109841590A (zh) * | 2017-11-28 | 2019-06-04 | 恩智浦美国有限公司 | 用于具有j引线和鸥翼引线的集成电路装置的引线框 |
CN109904136A (zh) * | 2017-12-07 | 2019-06-18 | 恩智浦美国有限公司 | 用于具有j引线和鸥翼引线的集成电路装置的引线框 |
US10566713B2 (en) * | 2018-01-09 | 2020-02-18 | Semiconductor Components Industries, Llc | Press-fit power module and related methods |
CN110707063A (zh) * | 2018-07-10 | 2020-01-17 | 恩智浦美国有限公司 | 具有可弯曲引线的引线框架 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5135349B1 (ja) * | 1970-12-17 | 1976-10-01 | ||
JPS5593245A (en) * | 1979-01-05 | 1980-07-15 | Nec Corp | Lead frame |
JPH0653381A (ja) * | 1992-07-27 | 1994-02-25 | Mitsui High Tec Inc | 半導体装置及びそれに用いるリードフレームの製造方法 |
JPH11145365A (ja) * | 1997-11-11 | 1999-05-28 | Toppan Printing Co Ltd | Ic用リードフレーム |
JP2002222909A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | リードフレームおよびそれを用いた半導体素子収納用パッケージ |
JP2003197841A (ja) * | 2001-12-27 | 2003-07-11 | Nichiden Seimitsu Kogyo Kk | Loc用リードフレーム及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4308528B2 (ja) * | 2001-01-31 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
TW482335U (en) * | 2001-05-07 | 2002-04-01 | Siliconware Precision Industries Co Ltd | Chip carrier to reduce the wear of pressing tool |
TW569414B (en) * | 2002-12-19 | 2004-01-01 | Chipmos Technologies Bermuda | Method for manufacturing a leadframe with fine pitch inner leads and leadframe formed from the same |
US6867072B1 (en) * | 2004-01-07 | 2005-03-15 | Freescale Semiconductor, Inc. | Flipchip QFN package and method therefor |
TWI419288B (zh) * | 2009-01-23 | 2013-12-11 | Advanced Semiconductor Eng | 導線架條及其封膠方法與具有導線架之半導體封裝構造 |
CN201392831Y (zh) * | 2009-04-03 | 2010-01-27 | 宁波康强电子股份有限公司 | 用于制造引线框架的铜带 |
CN201523004U (zh) * | 2009-10-11 | 2010-07-07 | 天水华天科技股份有限公司 | 一种小载体四面扁平无引脚封装件 |
JP6129645B2 (ja) * | 2013-05-29 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
-
2016
- 2016-03-17 JP JP2016053321A patent/JP2017168703A/ja not_active Abandoned
-
2017
- 2017-02-14 TW TW106104751A patent/TWI646608B/zh active
- 2017-03-08 CN CN201710133174.9A patent/CN107204299B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5135349B1 (ja) * | 1970-12-17 | 1976-10-01 | ||
JPS5593245A (en) * | 1979-01-05 | 1980-07-15 | Nec Corp | Lead frame |
JPH0653381A (ja) * | 1992-07-27 | 1994-02-25 | Mitsui High Tec Inc | 半導体装置及びそれに用いるリードフレームの製造方法 |
JPH11145365A (ja) * | 1997-11-11 | 1999-05-28 | Toppan Printing Co Ltd | Ic用リードフレーム |
JP2002222909A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | リードフレームおよびそれを用いた半導体素子収納用パッケージ |
JP2003197841A (ja) * | 2001-12-27 | 2003-07-11 | Nichiden Seimitsu Kogyo Kk | Loc用リードフレーム及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107204299B (zh) | 2019-10-25 |
TW201810461A (zh) | 2018-03-16 |
CN107204299A (zh) | 2017-09-26 |
TWI646608B (zh) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8581372B2 (en) | Semiconductor storage device and a method of manufacturing the semiconductor storage device | |
US9368432B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
TWI646608B (zh) | Semiconductor device manufacturing method and semiconductor device | |
JP2009105334A (ja) | 半導体装置及びその製造方法 | |
TW201535650A (zh) | 半導體裝置 | |
JP2006516832A (ja) | 薄い多重半導体ダイ・パッケージ | |
JP6437406B2 (ja) | 半導体装置の製造方法、半導体装置、およびリードフレーム | |
JP2008071927A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2014082385A (ja) | 半導体装置の製造方法および半導体装置 | |
CN110034086B (zh) | 引线架 | |
US20080191367A1 (en) | Semiconductor package wire bonding | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
US7434310B2 (en) | Process to reform a plastic packaged integrated circuit die | |
JP5184951B2 (ja) | 半導体パッケージ | |
US20150294957A1 (en) | Chip packaging structure | |
JP2004193628A (ja) | 半導体装置 | |
EP1947691A1 (en) | Circuit carrier laminate and circuit carrier for mounting a semiconductor chip of a smartcard module, and manufacturing methods thereof | |
JP2008218525A (ja) | 導電部材の切断方法および回路装置の製造方法 | |
EP1947594A1 (en) | Circuit carrier laminate and circuit carrier for mounting a semicaonductor chip of a smartcard module, and manufacturing methods thereof | |
EP1947690A1 (en) | Circuit carrier laminate and circuit carrier for mounting a semiconductor chip of a smartcard module, and manufacturing methods thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180905 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20181116 |