TWI419288B - 導線架條及其封膠方法與具有導線架之半導體封裝構造 - Google Patents

導線架條及其封膠方法與具有導線架之半導體封裝構造 Download PDF

Info

Publication number
TWI419288B
TWI419288B TW98102949A TW98102949A TWI419288B TW I419288 B TWI419288 B TW I419288B TW 98102949 A TW98102949 A TW 98102949A TW 98102949 A TW98102949 A TW 98102949A TW I419288 B TWI419288 B TW I419288B
Authority
TW
Taiwan
Prior art keywords
lead frame
lead
strip
wafer
sealing
Prior art date
Application number
TW98102949A
Other languages
English (en)
Other versions
TW201029138A (en
Inventor
Tien Szu Chen
Kuang Hsiung Chen
Chih Hung Hsu
Huan Wen Chen
Mei Lin Hsieh
Shih Chieh Chiu
Ying Shih Lin
Shu Ming Chang
Chung Kuo Chen
Ming Mao Hsu
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW98102949A priority Critical patent/TWI419288B/zh
Publication of TW201029138A publication Critical patent/TW201029138A/zh
Application granted granted Critical
Publication of TWI419288B publication Critical patent/TWI419288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

導線架條及其封膠方法與具有導線架之半導體封裝構造
本發明係關於一種導線架條及其封膠方法與具有導線架之半導體封裝構造，特別是關於一種能提高單位時間產出量(units per hour，UPH)之導線架條及其封膠方法與具有導線架之半導體封裝構造。
現今，半導體封裝產業為了滿足各種封裝需求，逐漸發展出各種不同型式之封裝構造，其中由半導體矽晶圓(wafer)切割而成的矽晶片(chip)通常是先利用打線(wire bonding)或凸塊(bumping)等適當方式選擇固定在導線架(leadframe)或基板(substrate)上，接著再利用封裝膠體封裝包覆保護矽晶片，如此即可完成一半導體封裝構造的基本架構。一般常見具有導線架之封裝構造包含小外型封裝(small outline package，SOP)、小外型J形引腳封裝(small outline J-leaded package，SOJ)、小外型電晶體封裝(small outline transistor，SOT)、寬體小外型封裝(small outline package(wide-type)，SOW)、雙列直插式封裝(Dual In-line Package，DIP)、四方扁平封裝(quad flat package，QFP)及四方形扁平無外引腳封裝(quad flatnon-leaded package，QFN)等。目前，為了符合量產需求，通常是在一導線架條(leadframe strip)上設置數個導線架單元，以同時進行數個晶片的固定、電性連接及封膠等加工程序，最後再切割去除多餘框架，以便同時製造完成數個具有導線架之封裝構造。
舉例而言，請參照第1A、1B及1C圖所示，其揭示一種習用四方扁平封裝(quad flat package，QFP)構造之導線架條在封膠前及封膠後的示意圖。如第1A圖所示，一導線架條1包含一外框10、數個連結支架11、數個流道支架12及數個導線架單元13。該外框10、連結支架11及流道支架12相互連接，該連結支架11及流道支架12相互垂直交叉排列，以支撐、區隔及定義該數個導線架單元13。各該導線架單元13具有一晶片承座131、數個內引腳部132、數個外引腳部133、數個壩桿(dam bar)134、三個支撐助條(tie bar)135及一個簧形支撐助條(spring bar)136，該晶片承座131的四個角位置利用該三個支撐助條135及該簧形支撐助條136連接到該流道支架12及該連結支架11(或外框10)上。該內引腳部132、外引腳部133及壩桿134環繞排列在該晶片承座131的四周。該內引腳部132連接在該壩桿134上，該外引腳部133連接在該壩桿134及該連結支架11(或外框10)之間。再者，每一該流道支架12及其一側的一排該導線架單元13共同定義成一流道分支模塊100。
如第1A圖所示，在進行封膠前，先將數個晶片14分別固定在各該晶片承座131上，各該晶片14可利用數條導線(wire)15電性連接至該內引腳部132。如第1B圖所示，在進行封膠時，將具有該晶片14及導線15的該導線架條1利用轉移模塑成形(transfer-molding)方式進行處理，其中將該導線架條1夾置在二模具16之間。此時，該導線架單元13對位於該二模具16共同形成之一模穴區161中，且該二模具16在一料穴(well)162位置利用一活塞163將一封裝膠材17壓入一流道部(runner)164內，直到該封裝膠材17沿數個側澆口(side gate)165注入到各該模穴區161，以包覆保護各該晶片承座131、內引腳部132(如第1A圖所示)、晶片14及導線15(如第1A圖所示)。該側澆口165對應位於該導線架單元13的簧形支撐助條136上。
如第1C圖所示，在完成封膠後，固化該封裝膠材17，並移除該二模具16。此時，該封裝膠材17對應該流道部164、側澆口165及模穴區161分別形成一流道膠條171、數個側澆口膠條172及數個封裝膠體173，其中該流道膠條171包覆在該流道支架12上，且每一該流道膠條171在每一分流點A通過一個該側澆口膠條172連接一個該封裝膠體173。也就是，在每一該流道分支模塊100中，每設置一排該導線架單元13，就必需在該導線架單元13之一側設置一組該流道部164(亦即該流道膠條171)，每一分流點A是以1:1的比例經由該側澆口165(亦即該側澆口膠條172)側向連接一個該封裝膠體173。
然而，在此種導線架條1的流道分支模塊100設計中，每隔一排該導線架單元13就必需設置一個該流道支架12，以方便後續形成該流道膠條171及側澆口膠條172。但是，此種流道支架12與導線架單元13的1:1排列比例設計具有過多數量的流道支架12，其相對限制了該導線架條1可用以設置該導線架單元13的空間，亦即相對限制該導線架單元13的總單元數量。結果，每進行一次封膠製程，僅能在該導線架條1上形成有限數量的該封裝膠體173，同時必需浪費不少的該導線架條1空間，因而導致難以進一步提高該封膠製程的單位時間產出量(units per hour，UPH)。
故，有必要提供一種導線架條及其封膠方法與具有導線架之半導體封裝構造，以解決習知技術所存在的問題。
本發明之主要目的在於提供一種導線架條及其封膠方法與具有導線架之半導體封裝構造，其中導線架條設置數個導線架單元，且導線架條省略設置現有流道支架，進而有利於增加導線架單元的佈局數量、提升導線架條的空間利用率、增加封膠製程的單位時間產出量(UPH)，並相對降低半導體封裝構造的平均封膠成本。
本發明之次要目的在於提供一種導線架條及其封膠方法與具有導線架之半導體封裝構造，其中利用至少一上流道部連結數個垂直澆口，以分別由各該導線架單元之上方進行封膠，分別形成一封裝膠體，上流道部及垂直澆口位於導線架條上方，不會佔用導線架條的空間，進而有利於提升空間利用率、增加單位時間產出量，並降低平均封膠成本。
本發明之另一目的在於提供一種導線架條及其封膠方法與具有導線架之半導體封裝構造，其中在完成封膠後，垂直澆口膠條可與各該導線架單元的封裝膠體輕易分離，且垂直澆口接點殘留在一引腳順序指示部之凹部內，進而有利於提高導線架條的去膠(dejunk)便利性及簡化產品加工過程。
為達上述之目的，本發明提供一種導線架條，其包含數個導線架單元。該數個導線架單元呈矩陣狀相互鄰接排列，且各該導線架單元具有一晶片承座、數個引腳部及四個支撐助條。該數個引腳部環繞排列在該晶片承座之至少二側。該四個支撐肋條設置在該晶片承座之四個角位置。各該導線架單元具有一封裝膠體預留區，在該封裝膠體預留區之範圍內具有一澆口接點預留區。
再者，本發明提供一種導線架條之封膠方法，其包含步驟：提供一導線架條，其包含數個導線架單元；使一熱熔之封裝膠材沿一上流道部流動，該上流道部延伸在該數個導線架單元上方；使該上流道部之封裝膠材經由數個分流點分別向下流入一垂直澆口；以及，使各該垂直澆口內之封裝膠材分別注入各該導線架單元內，以分別形成一封裝膠體。
另外，本發明提供一種具有導線架之半導體封裝構造，其包含一導線架、至少一晶片及一封裝膠體。該導線架包含一晶片承座、數個內引腳及數個外引腳。該晶片設置在該晶片承座上，並電性連接於該內引腳。該封裝膠體包覆該晶片承座、內引腳及晶片。該封裝膠體之一上表面具有一引腳順序指示部，在該引腳順序指示部之範圍內殘留有一垂直澆口接點。
在本發明之一實施例中，該導線架單元的四個支撐肋條實質相同。
在本發明之一實施例中，該澆口接點預留區位於該導線架單元之封裝膠體預留區最接近一封裝膠材來源端的角位置附近。
在本發明之一實施例中，該垂直澆口位於該導線架單元最接近一封裝膠材來源端的角位置附近。
在本發明之一實施例中，該最接近封裝膠材來源端的角位置係該導線架具有一第一引腳的角位置。
在本發明之一實施例中，該引腳順序指示部是一凹部。
在本發明之一實施例中，該引腳順序指示部係位於該導線架具有一第一引腳的角位置附近。
在本發明之一實施例中，該導線架單元選自具四排引腳之導線架單元。
在本發明之一實施例中，該上流道部及垂直澆口形成在一組模具上。
在本發明之一實施例中，在提供該導線架條之步驟後，另包含：分別在各該導線架單元上放置至少一晶片，並使該晶片電性連接該導線架單元。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂，下文將特舉本發明較佳實施例，並配合所附圖式，作詳細說明如下。
請參照第2A、2B、2C及2D圖所示，本發明較佳實施例之導線架條及其封膠方法主要應用於製造具四排引腳導線架之半導體封裝產品，例如應用於製造四方扁平封裝(quad flat package，QFP)、四方形扁平無外引腳封裝(quad flat non-leaded package，QFN)或其他類似的封裝產品，但亦可應用於製造具雙排引腳導線架之半導體封裝產品，例如小外型封裝(SOP)、小外型J形引腳封裝(SOJ)、小外型電晶體封裝(SOT)、寬體小外型封裝(SOW)、雙列直插式封裝(DIP)或其他類似的封裝產品。
請參照第2A圖所示，本發明較佳實施例之導線架條2係一條狀板體，其通常係由銅、鐵、鋁、鎳或等效金屬或合金所製成，並經由沖壓(punching)或其他等效方法加工形成下列細部構造，其中該導線架條2包含一外框20、數個連結支架21及22及數個導線架單元23。該外框20、連結支架21及22相互連接，該連結支架21橫向間隔排列在該外框20內，而該連結支架22縱向間隔排列在該外框20內，該連結支架21及22相互垂直交叉排列，以支撐、區隔及定義該導線架單元23，使該數個導線架單元23呈矩陣狀相互鄰接排列。
請再參照第2A圖所示，本發明較佳實施例之導線架單元23較佳為具四排引腳之導線架，但亦可為具雙排引腳之導線架。各該導線架單元23具有一晶片承座231、數個內引腳部232、數個外引腳部233、數個壩桿234及四個支撐助條235，其中該內引腳部232及外引腳部233亦可統稱為引腳部。該內引腳部232及外引部233環繞排列在該晶片承座231之至少二側，例如排列在其四周。該內引腳部232連接在該壩桿234上，該外引腳部233連接在該壩桿234及該連結支架21或22之間。該四個支撐肋條235設置在該晶片承座231之四個角位置。在本發明中，該四個支撐肋條235係具有實質相同之構造，不需額外設計如第1A圖所示之現有簧形支撐助條136的構造，以供側澆口165使用。再者，各該導線架單元23具有一封裝膠體預留區B，在該封裝膠體預留區B之範圍內則具有一澆口接點預留區C。在本實施例中，該澆口接點預留區C位於該導線架單元23之封裝膠體預留區B最接近一封裝膠材來源端的角位置附近，該角位置通常係指對應於一第一引腳(pin one)的角位置(未標示)。再者，在進行封膠前，該導線架單元23皆可用以承載至少一晶片24，並利用數個導線25或其他適當方式(例如凸塊)電性連接該晶片24與該內引腳部232。
請參照第2B圖所示，本發明較佳實施例之導線架條的封膠方法係包含下列步驟：提供一導線架條2，其包含數個導線架單元23；使一熱熔之封裝膠材3沿一上流道部41流動，該上流道部41延伸在該數個導線架單元23上方；使該上流道部41之封裝膠材3經由數個分流點D分別向下流入一垂直澆口42；以及，使各該垂直澆口42內之封裝膠材3分別注入各該導線架單元23內，以分別形成一封裝膠體33。
請參照第2B圖所示，在提供該導線架條2之步驟後，本發明先分別在該導線架單元23上放置至少一晶片24，並使該晶片24利用數個導線25電性連接該內引腳部232。接著，利用轉移模塑成形(transfer-molding)方式進行封膠製程。此時，本發明較佳實施例之導線架條2係夾置在一組模具4之間，該模具4是由數個模塊所組成，例如由三個模塊所組成，但並不限於此。該模具4共同形成一料穴40、一上流道部41、數個垂直澆口42、數個模穴區43及一活塞44，其中該上流道部41並具有該數個分流點D以向下連接該數個垂直澆口42。該垂直澆口42的延伸方向是垂直於該導線架條2及上流道部41之水平方向。該熱熔之封裝膠材3放置在該料穴40中，並利用該活塞44將該封裝膠材3壓入該上流道部41內。在本發明中，該模具4之上流道部41對應懸空延伸於該數個導線架單元23上方；該分流點D及垂直澆口42在垂直方向上對應於該導線架單元23的澆口接點預留區C；該模穴區43對應於該導線架單元23之封裝膠體預留區B。再者，該垂直澆口42較佳位於該導線架單元23最接近該封裝膠材3來源端的角位置附近。依據上述的導線架單元23設計，每一該分流點D是以1:1的比例垂直連接一個導線架單元23，由於該上流道部41對應懸空延伸於該導線架單元23上方而沒有直接形成在該導線架條2的表面上，因此該導線架條2可省略設置現有流道支架12(如第1A圖所示)，僅需設置簡單而不佔空間的該連結支架22，因而能相對增加該導線架單元23的佈局數量及提升該導線架條2的空間利用率。
請參照第2B及2C圖所示，在完成封膠後及移除該模具4前，本發明較佳實施例之封裝膠材3將固化形成至少一上流道膠條31、數個垂直澆口膠條32及數個封裝膠體33。再者，在移除該模具4時，該上流道膠條31及垂直澆口膠條32可同時與各該導線架單元23的封裝膠體33分離，其有利於提高該導線架條2的去膠(dejunk)便利性。接著，請參照第2C及2D圖所示，本發明進一步進行去膠/去緯(dejunk/trim)等程序，如此即可製得數個半導體封裝構造的產品(未繪示)。本發明較佳實施例之半導體封裝構造包含一導線架(亦即該導線架單元23)、至少一晶片24及一封裝膠體33。該導線架包含一晶片承座231、數個內引腳232及數個外引腳233。該晶片24設置在該晶片承座231上，並利用數個導線25或其他適當方式(例如凸塊)電性連接於該內引腳231。該封裝膠體33包覆該晶片承座231、內引腳232、晶片24及導線25。該封裝膠體33之一上表面具有一引腳順序指示部331。該引腳順序指示部331較佳係一凹部，在該引腳順序指示部331之範圍內殘留有一垂直澆口接點321，其係在去膠期間因由該封裝膠體33上移除該垂直澆口膠條32時所形成之殘留不規則斷裂面構造。該垂直澆口接點321位於該引腳順序指示部331的凹部內，而不會凸出在該封裝膠體33之上表面外，因此可省略對該垂直澆口接點321進行磨平的加工程序，其相對簡化產品加工過程。該引腳順序指示部331通常位於該導線架(亦即該導線架單元23)具有一第一引腳(pin one)的角位置(未標示)附近，也就是位於最接近該封裝膠材3來源端的角位置附近。
如上所述，相較於第1A至1C圖之習用導線架條1之流道分支模塊100具有該流道支架12與導線架單元13呈1:1的排列比例設計，造成在該導線架條1上僅能在有限空間形成有限數量的該導線架單元13等缺點，第2A至2D圖之本發明之導線架條2的每一導線架單元23在其封裝膠體預留區B之範圍內具有該澆口接點預留區C，並利用該上流道部31連結該垂直澆口32，以分別由各該導線架單元23之上方進行封膠形成該封裝膠體33，由於該上流道部31及垂直澆口32位於該導線架條2上方，故不會佔用該導線架條2的空間，因而可以省略設置現有流道支架12，僅需設置簡單而不佔空間的連結支架22。例如，在78x250mm的相同尺寸下，習用導線架條1上最多僅能設置5x14個該導線架單元13，但本發明之導線架條2上最多則能設置5x20個該導線架單元23。因此，本發明確實能相對增加該導線架單元23的佈局數量，進而有效提升該導線架條2的空間利用率，大幅增加封膠製程的單位時間產出量(UPH)大約42.9%或更多，並可相對降低半導體封裝構造的平均封膠成本。
雖然本發明已以較佳實施例揭露，然其並非用以限制本發明，任何熟習此項技藝之人士，在不脫離本發明之精神和範圍內，當可作各種更動與修飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．導線架條
10．．．外框
100．．．流道分支模塊
11．．．連結支架
12．．．流道支架
13．．．導線架單元
131．．．晶片承座
132．．．內引腳部
133．．．外引腳部
134．．．壩桿
135．．．支撐助條
136．．．簧形支撐助條
14．．．晶片
15．．．導線
16．．．模具
161．．．模穴區
162．．．料穴
163．．．活塞
164．．．流道部
165．．．側澆口
17．．．封裝膠材
171．．．流道膠條
172．．．側澆口膠條
173．．．封裝膠體
2．．．導線架條
20．．．外框
21．．．連結支架
22．．．連結支架
23．．．導線架單元
231．．．晶片承座
232．．．內引腳部
233．．．外引腳部
234．．．壩桿
235．．．支撐助條
24．．．晶片
25．．．導線
3．．．封裝膠材
31．．．流道膠條
32．．．側澆口膠條
321．．．垂直澆口接點
33．．．封裝膠體
331．．．引腳順序指示部
4．．．模具
40．．．料穴
41．．．上流道部
42．．．垂直澆口
43．．．模穴區
44．．．活塞
A．．．分流點
B．．．封裝膠體預留區
C．．．澆口接點預留區
D．．．分流點
第1A圖：習用導線架條之局部正視圖。
第1B圖：習用導線架條在進行封膠時之局部剖視圖。
第1C圖：習用導線架條在完成封膠後之局部正視圖。
第2A圖：本發明較佳實施例之導線架條之局部正視圖。
第2B圖：本發明較佳實施例之導線架條在進行封膠時之局部剖視圖。
第2C圖：本發明較佳實施例之導線架條在完成封膠後之局部正視圖。
第2D圖：本發明較佳實施例之半導體封裝體造之剖視圖。
2．．．導線架條
20．．．外框
21．．．連結支架
22．．．連結支架
23．．．導線架單元
231．．．晶片承座
232．．．內引腳部
233．．．外引腳部
234．．．壩桿
235．．．支撐助條
24．．．晶片
25．．．導線

Claims (12)

  1. 一種導線架條之封膠方法，其包含：提供一導線架條，其包含數個導線架單元；使一熱熔之封裝膠材沿一上流道部流動，該上流道部延伸在該數個導線架單元上方；使該上流道部之封裝膠材經由數個分流點分別向下流入一垂直澆口；以及使各該垂直澆口內之封裝膠材分別注入各該導線架單元內，以分別形成一封裝膠體，其中該封裝膠體之一上表面具有一引腳順序指示部，在該引腳順序指示部之範圍內殘留有一垂直澆口接點。
  2. 如申請專利範圍第1項所述之導線架條之封膠方法，其中各該導線架單元包含四個支撐肋條，以支撐一晶片承座，該四個支撐肋條實質相同。
  3. 如申請專利範圍第1項所述之導線架條之封膠方法，其中該垂直澆口位於該導線架單元最接近一封裝膠材來源端的角位置附近。
  4. 如申請專利範圍第3項所述之導線架條之封膠方法，其中該最接近封裝膠材來源端的角位置係該導線架具有一第一引腳的角位置。
  5. 如申請專利範圍第1項所述之導線架條之封膠方法，其中該上流道部及垂直澆口形成在一組模具上。
  6. 如申請專利範圍第1項所述之導線架條之封膠方法，其中在提供該導線架條之步驟後，另包含：分別 在各該導線架單元上放置至少一晶片，並使該晶片電性連接該導線架單元。
  7. 如申請專利範圍第1項所述之導線架條之封膠方法，其中該導線架單元選自具四排引腳之導線架單元。
  8. 一種具有導線架之半導體封裝構造，其包含：一導線架，其包含一晶片承座、數個內引腳及數個外引腳；至少一晶片，其設置在該晶片承座上，並電性連接於該內引腳；及一封裝膠體，其包覆該晶片承座、內引腳及晶片，且該封裝膠體之一上表面具有一引腳順序指示部，在該引腳順序指示部之範圍內殘留有一垂直澆口接點。
  9. 如申請專利範圍第8項所述之具有導線架之半導體封裝構造，其中各該導線架單元包含四個支撐肋條，以支撐該晶片承座，該四個支撐肋條實質相同。
  10. 如申請專利範圍第8項所述之具有導線架之半導體封裝構造，其中該引腳順序指示部是一凹部。
  11. 如申請專利範圍第8項所述之具有導線架之半導體封裝構造，其中該引腳順序指示部係位於該導線架具有一第一引腳的角位置附近。
  12. 如申請專利範圍第8項所述之具有導線架之半導體封裝構造，其中該導線架單元選自具四排引腳之導線架單元。
TW98102949A 2009-01-23 2009-01-23 導線架條及其封膠方法與具有導線架之半導體封裝構造 TWI419288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98102949A TWI419288B (zh) 2009-01-23 2009-01-23 導線架條及其封膠方法與具有導線架之半導體封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98102949A TWI419288B (zh) 2009-01-23 2009-01-23 導線架條及其封膠方法與具有導線架之半導體封裝構造

Publications (2)

Publication Number Publication Date
TW201029138A TW201029138A (en) 2010-08-01
TWI419288B true TWI419288B (zh) 2013-12-11

Family

ID=44853936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98102949A TWI419288B (zh) 2009-01-23 2009-01-23 導線架條及其封膠方法與具有導線架之半導體封裝構造

Country Status (1)

Country Link
TW (1) TWI419288B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168703A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法および半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897093B2 (en) * 2000-08-18 2005-05-24 Renesas Technology Corp. Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897093B2 (en) * 2000-08-18 2005-05-24 Renesas Technology Corp. Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package

Also Published As

Publication number Publication date
TW201029138A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
CN103426781B (zh) 半导体器件的制造方法
JP5479247B2 (ja) 半導体装置の製造方法
CN101477973B (zh) 导线架条及其封胶方法与封胶构造
US9000570B2 (en) Semiconductor device with corner tie bars
CN102054716B (zh) 导线架条的封胶方法与封胶结构
TWI419288B (zh) 導線架條及其封膠方法與具有導線架之半導體封裝構造
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
TWM551755U (zh) 泛用型導線架
KR20090085258A (ko) 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
US8535988B2 (en) Large panel leadframe
TWI382511B (zh) 導線架條及其封膠方法與封膠構造
US8643156B2 (en) Lead frame for assembling semiconductor device
CN101477974B (zh) 导线架条的封胶方法与具有导线架的半导体封装构造
CN101483167B (zh) 导线架条及其封胶方法与封胶结构
CN111106089B (zh) 高密度管脚qfn的封装结构与方法
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8273445B2 (en) Reinforced assembly carrier
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
US9728492B1 (en) Strip testing of semiconductor devices
TW200709455A (en) Leadframe and method for manufacturing a semiconductor package
US20090108418A1 (en) Non-leaded semiconductor package structure