CN203733785U - 一种具有改进型封装结构的半导体器件 - Google Patents

一种具有改进型封装结构的半导体器件 Download PDF

Info

Publication number
CN203733785U
CN203733785U CN201420094830.0U CN201420094830U CN203733785U CN 203733785 U CN203733785 U CN 203733785U CN 201420094830 U CN201420094830 U CN 201420094830U CN 203733785 U CN203733785 U CN 203733785U
Authority
CN
China
Prior art keywords
pin
chip
bonding region
semiconductor chip
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201420094830.0U
Other languages
English (en)
Inventor
朱袁正
叶鹏
朱久桃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi NCE Power Co Ltd
Original Assignee
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi NCE Power Co Ltd filed Critical Wuxi NCE Power Co Ltd
Priority to CN201420094830.0U priority Critical patent/CN203733785U/zh
Application granted granted Critical
Publication of CN203733785U publication Critical patent/CN203733785U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种具有改进型封装结构的半导体器件，所述半导体器件包括半导体芯片、引线框架和封装树脂。半导体芯片位于引线框架的载片基岛区，所述引线框架包括引脚区，其中第二引脚区上端连有第二键合区。半导体芯片与第二键合区之间通过金属引线电学相连。所述第二键合区相对于现有技术面积更大，从而确保低芯片在封装时，受金属引线限制的最大熔断电流可以有效提升，器件的导通电阻下降，从而最大限度的发挥芯片实际电流能力。本实用新型适用于MOSFET器件与IGBT器件。

Description

一种具有改进型封装结构的半导体器件
技术领域
本实用新型涉及经过封装的半导体器件，尤其是一种具有改进型封装结构的功率MOSFET器件或IGBT器件，属于半导体器件的技术领域。 
背景技术
半导体器件能够最终使用在PCB电路板上，通常要经过芯片制造与芯片封装两部分加工过程，因此，芯片自身的特性以及封装技术的优劣都直接决定了一款器件产品最终的性能。伴随着芯片加工技术集成度与精细度的不断提升，芯片自身的性能已经得到了长足的进步，很多时候，封装技术已成为了限制产品实际使用性能的瓶颈，这一点尤其体现在一些大功率、大电流的半导体功率器件上。 
目前普遍使用的半导体功率器件包括MOSFET(金属氧化物场效应晶体管)和IGBT(绝缘栅双极型晶体管)，这两大类器件都是电压驱动型的三端电极器件，MOSFET包括栅极、源极和漏极，其中栅极与源极通常位于芯片的正面，漏极通常位于芯片的背面；IGBT包括栅极、发射极与集电极，其中栅极与发射极通常位于芯片的正面，集电极通常位于芯片的背面。通过现有传统的封装加工技术，将MOSFET芯片或IGBT芯片封装进目前广泛使用的三引脚直插式或贴片式封装框架内，最终成品器件的三个引脚电极分别为栅极(G)、漏极(D)、源极(S)或栅极(G)、集电极(C)、发射极(E)，如图1-a和图1-b所示。 
之所以上述MOSFET或IGBT器件的引脚是按照G-D-S或G-C-E来排布，是由现有传统封装引线框架的结构所决定的。对于MOSFET芯片来说，以目前使用较为广泛的TO-220封装引线框架为例，如图2-a和图2-b所示，该引线框架包括框架本体区、载片基岛区和引脚区，其中载片基岛区是粘附装载芯片的平台，并提供芯片到线路板的电及热通道，引脚区是用于连接芯片到封装外的电学通路，引脚区包括三个引脚，其中第一引脚和第三引脚与载片基岛区不相连，而第二引脚与载片基岛区相连接。芯片的背面粘附装载于载片基岛区表面，这样，位于芯片背面的漏极就与第二引脚电学相连；芯片正面的栅极、 源极和第一引脚与第三引脚顶端的键合区通过金属引线进行键合连接。由于栅极需要流通的电流远远小于源极流通的电流，因此，顶端具有较小键合区面积的第一引脚作为栅极引出脚，而顶端具有较大键合区面积的第三引脚作为源极引出脚，从而最终形成G-D-S的引脚排布。 
由于三个引脚之间是等间距的，并且第三引脚位于侧边，受限于第一引脚顶端键合区的面积以及第二引脚的位置，第三引脚顶端键合区的面积比较有限，所以能够在第三引脚顶端键合区表面键合的金属引线数量和线径会受到较大限制，当芯片允许流过的最大电流大于源极金属引线允许流过的最大电流时，封装就成为限制产品性能发挥和提升的瓶颈。目前传统TO-220第三引脚顶端键合区可以键合铝线数量与线径的上限通常为3根20mil的铝线或4根15mil的铝线，或者1根80mil*10mil的铝带，相应的最大熔断电流能力大约为120A，所以，当芯片电流能力超过120A时，最终封装好的成品器件的最大通过电流会被限制在120A。器件的最大通过电流即产品规格中的“Package limit”参数。 
除此以外，由于能够键合的源极金属引线数量及线径受限，那么这些金属引线与芯片源极表面的键合面积也会受限，这样会导致金属引线与芯片表面的接触电阻变大，从而增加器件整体的导通电阻，而一款较大电流的MOSFET器件，其器件本身的导通电阻就非常小，若引入了上述这部分接触电阻，对其总的导通电阻还是有很大影响，以一款沟槽型80V、80A的MOSFET为例，当采用2根20mil铝线键合时，其导通电阻大约为6.5mΩ，若改用4根20mil铝线键合，则其导通电阻可以降为5.8mΩ，降幅超过10％。器件的导通电阻即产品规格中的“Rdson”参数。 
对于IGBT器件，也有类似的情况。传统IGBT芯片第一主面上的栅极和发射极以及第二主面上的集电极；其发射级的最大电流会受到所对应的第三引脚顶端键合区表面键合的金属引线数量和线径的限制，并且影响器件的导通电阻。 
实用新型内容
本实用新型的目的是克服现有技术中存在的不足，提供一种具有改进型封装结构的半导体器件，对于MOFET芯片和IGBT芯片来说，其源极或发射极引脚上具有更大面积的金属引线键合区，从而提升器件允许的最大电流，降低器件的导通电阻，最大限度的发挥芯片实际电流能力。 
本实用新型的技术方案如下： 
一种具有改进型封装结构的半导体器件，包括半导体芯片、引线框架和封装树脂； 
所述半导体芯片具有相对应的第一主面与第二主面，所述半导体芯片的三个电极分别为第一极、第二极和第三极；所述第一主面上设置有半导体芯片的第一极与第二极，所述第二主面上设置有半导体芯片的第三极； 
所述引线框架包括上部的框架本体区、中间的载片基岛区和下部的引脚区；所述引脚区包含三个并列排布且互不相连的第一引脚、第二引脚、第三引脚，所述第二引脚位于第一引脚和第三引脚中间；所述第一引脚顶端设置有第一键合区，第二引脚顶端设置有第二键合区，所述第二键合区的面积大于第一键合区的面积；所述框架本体区与载片基岛区相连接，所述载片基岛区与引脚区的第三引脚相连接；所述半导体芯片的第二主面粘附贴装在载片基岛区表面； 
所述半导体芯片第一主面上的第一极与第一键合区之间通过金属引线电学相连，所述半导体芯片第一主面上的第二极与第二键合区之间通过金属引线电学相连；所述第二主面上的第三极与载片基岛区和第三引脚电学相连； 
所述封装树脂包裹半导体芯片、第一键合区、第二键合区、第三引脚顶端以及金属引线； 
对于MOSFET半导体芯片，所述半导体芯片的第一极为MOSFET芯片的栅极；所述半导体芯片的第二极为MOSFET芯片的源极；所述半导体芯片的第三极为MOSFET芯片的漏极； 
对于IGBT半导体芯片，所述半导体芯片的第一极为IGBT芯片的栅极；所述半导体芯片的第二极为IGBT芯片的发射极；所述半导体芯片的第三极为IGBT芯片的集电极。 
其进一步的技术方案为：所述未被封装树脂包裹的引脚区内的第一引脚与第二引脚的间距和第二引脚与第三引脚的间距在同一截面上相等。 
其进一步的技术方案为：所述第二键合区的面积是第一键合区面积的1.1倍以上，所述第二键合区的形状与第一键合区的形状包括由线段或曲线首尾顺次连接所组成的任意封闭图形。 
其进一步的技术方案为：所述第一引脚与第三引脚的位置可以对调互换。 
本实用新型有益的技术效果是： 
一、在引线框架中，由于第二引脚位于第一引脚和第三引脚的中间，第二引脚顶端的第二键合区可以向其左右两侧充分扩展延伸，使其第二键合区的面积尽可能的增大，因此，在第二键合区上面所键合的金属引线的线径可以增大，根数可以增多，使得器件允许通过的最大熔断电流增大，将封装这一过程对芯片最大电流的限制消除，使器件的参数达到芯片本身的参数极限。 
二、本实用新型结构中的第二键合区可以键合线径更大、根数更多的金属引线，使得金属引线与芯片接触面积增加，从而降低器件本身的导通电阻，对于大电流的半导体器件，导通电阻本身就很低，进一步降低的导通电阻将会在本身的导通电阻数值中占较大比例，对于半导体器件的整体性能的提升会很明显。 
三、本实用新型结构中半导体器件的封装结构中，第二引脚位于第一引脚和第三引脚之间，处于载片基岛区的正下方，连接芯片与第二引脚的金属引线具有最短的直线距离，这样可以降低金属引线所带来的寄生电感和金属引线的电阻，并且可有效减小键合源极金属引线时引线需要扭转的角度，防止金属引线在扭转过程中被撕裂扯断，从而提高键合工艺的稳定性和可靠性。 
附图说明
图1-a为现有传统TO-220封装结构的MOSFET器件外形及管脚电极示意图。 
图1-b为现有传统TO-220封装结构的IGBT器件外形及管脚电极示意图。 
图2-a为现有传统TO-220封装结构的单个引线框架正面俯视图。 
图2-b为现有传统TO-220封装结构的单个引线框架金属引线键合后的正面俯视图。 
图3为实施例1的TO-220封装结构的MOSFET器件三维透视图。 
图4为实施例2的TO-263封装结构的MOSFET器件三维透视图。 
图5至图13为本实用新型具体工艺步骤实施示意图，其中： 
图5为MOSFET芯片三维侧视图。 
图6为联排引线框架正、背面俯视图。 
图7为在载片基岛区上涂布银浆后的俯视图。 
图8为在载片基岛区上粘附装载MOSFET芯片以后的俯视图。 
图9-a为实施例1中金属引线键合后的俯视图。 
图9-b为实施例1中金属引线键合后的三维侧视图。 
图10-a为实施例2中金属引线键合后的俯视图。 
图10-b为实施例2中金属引线键合后的三维侧视图。 
图11-a为实施例1中封装树脂包封以后的三维透视侧视示意图。 
图11-b为实施例2中封装树脂包封以后的三维透视侧视示意图。 
图12为实施例1中MOSFET器件引脚切筋成型后的三维透视图。 
图13为实施例2中MOSFET器件引脚切筋成型后的三维透视图。 
附图标记说明：1、框架本体区；2、载片基岛区；3、引脚区；31、第一键合区；32、第二键合区；301、第一引脚；302、第二引脚；303、第三引脚；4、MOSFET芯片；41、第一主面；42、第二主面；401、MOSFET栅极；402、MOSFET源极；403、MOSFET漏极；51、TO-220封装树脂；52、TO-263封装树脂；6、5mil栅极铝丝；7、20mil源极铝丝；8、80mil*8mil源极铝带；9、框架连接区；10、银浆；A、TO-220引线框架；B、TO-263引线框架。 
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。 
实施例1： 
如图3所示，在所述半导体器件的三维透视图上，包括MOSFET芯片、TO-220引线框架和TO-220封装树脂。所述MOSFET芯片具有两个相对应的主面，分别为第一主面和第二主面，其中第一主面上具有MOSFET芯片的栅极和源极，源极区域远大于栅极区域，第二主面上具有MOSFET芯片的漏极；所述TO-220引线框架包括位于引线框架上部的框架本体区、引线框架中部的载片基岛区和引线框架下部的引脚区，三个区域互相连接；所述MOSFET芯片的第二主面粘附贴装在载片基岛区上面；所述引脚区包含第一引脚、第二引脚和第三引脚，所述第二引脚位于第一引脚与第三引脚的中间；所述第一引脚顶端设置有第一键合区，所述第二引脚顶端设置有第二键合区，第二键合区的面积远大于第一键合区的面积；所述第三引脚顶端与载片基岛区连接，所述第一引脚与第二引脚不与载片基岛区连接；所述MOSFET芯片的栅极与第一键合区之间设置有1根5mil直径的栅极铝丝，两端分别在栅极与第一键合区的表面键合连接，从而将栅极与第一引脚电学相连；所述MOSFET芯片的源极与第二键合区之间设置有4根20mil直径的源极铝丝，源极铝丝的两端分别在源极与第二键合区表面键合连接，从而将源极与第二引脚电学相连；所述 MOSFET芯片的漏极通过载片基岛区与第三引脚电学相连；所述封装树脂将MOSFET芯片、载片基岛区、第一键合区、第二键合区、第三引脚顶部、栅极铝丝以及源极铝丝包裹覆盖。 
实施例2： 
如图4所示，在所述半导体器件的三维透视图上，包括MOSFET芯片、TO-263引线框架和TO-263封装树脂。所述MOSFET芯片具有两个相对应的主面，分别为第一主面和第二主面，其中第一主面上具有MOSFET芯片的栅极和源极，源极区域远大于栅极区域，第二主面上具有MOSFET芯片的漏极；所述TO-263引线框架包括位于引线框架上部的框架本体区、引线框架中部的载片基岛区和引线框架下部的引脚区，三个区域互相连接；所述MOSFET芯片的第二主面粘附贴装在载片基岛区上面；所述引脚区包含第一引脚、第二引脚和第三引脚，所述第二引脚位于第一引脚与第三引脚的中间；所述第一引脚顶端设置有第一键合区，所述第二引脚顶端设置有第二键合区，第二键合区的面积远大于第一键合区的面积；所述第三引脚顶端与载片基岛区连接，所述第一引脚与第二引脚不与载片基岛区连接；所述MOSFET芯片的栅极与第一键合区之间设置有1根5mil直径的栅极铝丝，两端分别在栅极与第一键合区的表面键合连接，从而将栅极与第一引脚电学相连；所述MOSFET芯片的源极与第二键合区之间设置有2条80mil*8mil的源极铝带，源极铝带的两端分别在源极与第二键合区表面键合连接，从而将源极与第二引脚电学相；所述MOSFET芯片的漏极通过载片基岛区与第三引脚电学相连；所述封装树脂将MOSFET芯片、载片基岛区、一键合区、第二键合区、第三引脚顶部、栅极铝丝以及源极铝带包裹覆盖。 
上述经过封装的MOSFET器件，通过下述工艺步骤实现： 
a.提供具有两个相对主面的半导体MOSFET芯片，所述MOSFET芯片包括位于第一主面上的栅极和源极以及位于第二主面上的漏极，如图5所示； 
b.提供TO-220联排引线框架，所述联排引线框架包含多个并列连接排布的TO-220引线框架，其中每个TO-220引线框架包含框架本体区、载片基岛区、引脚区和框架连接区；所述框架本体区、载片基岛区和引脚区构成单个引线框架的主体结构，框架连接区用于将每个引线框架连接在一起；所述引脚区包含第一引脚、第二引脚和第三引脚，所述第一引脚顶端设置有第一键合区，所述第二引脚顶端设置有第二键合区，所述第三引脚顶端与对应的载片基岛区 相连接，如图6所示； 
当采用实施例2的结构时，所述TO-263的联排引线框架与TO-220的联排引线框架一致； 
c.在所述TO-220联排引线框架中的每个引线框架的载片基岛区上涂布液态的银浆，被银浆涂布覆盖的载片基岛区面积小于整个载片基岛区的面积，如图7所示； 
d.将所述MOSFET芯片粘贴放置在上述涂布好银浆的载片基岛区上面，所述MOSFET芯片的第二主面与银浆相接触连接，如图8所示； 
e.将所述贴装有MOSFET芯片的联排引线框架放置在低温氮气环境下进行银浆的固化； 
f.在所述MOSFET芯片第一主面上的栅极和与其对应的引线框架中的第一键合区之间键合一根5mil直径的栅极铝丝，所述栅极铝丝的两端分别键合连接于栅极和第一键合区表面，从而将栅极与第一引脚电学相连，同时，在所述MOSFET芯片第一主面上的源极和与其对应的引线框架中的第二键合区之间键合四根20mil直径的源极铝丝，所述源极铝丝的两端分别键合连接于源极和第二键合区表面，从而将源极与第二引脚电学相连，如图9-a和图9-b所示； 
当采用实施例2的结构时，在所述MOSFET芯片第一主面上的源极和与其对应的引线框架中的第二键合区之间键合两根80mil*8mil的源极铝带，所述源极铝带的两端分别键合连接于源极和第二键合区表面，从而将源极与第二引脚电学相连，如图10-a和图10-b所示； 
g.对所述TO-220联排引线框架用封装树脂进行注塑和包封，所述封装树脂包裹载片基岛区上面的MOSFET芯片、栅极铝丝、源极铝丝/第一键合区、第二键合区和第三引脚的顶部部，如图11-a和图11-b所示； 
h.将所述包裹有封装树脂的TO-220联排引线框架进行封装树脂的高温固化； 
i.将所述TO-220联排引线框架上未被封装树脂包裹的区域内的冗余封装树脂，即溢料进行去除； 
j.对所述TO-220联排引线框架上未被封装树脂包裹的引线框架进行电镀，所使用的电镀金属材料包括锡； 
k.将所述TO-220联排引线框架中的每一颗已经经过包封的引线框架进行切筋成型，切割去除引线框架上的框架连接区，使得原本连接固定在联排引线 框架上的若干个器件单元被切割成多个独立的TO-220器件单元，如图12和图3所示； 
当采用实施例2的结构时，切割去除引线框架上的框架连接区，使得原本连接固定在联排引线框架上的若干个器件单元被切割成多个独立的TO-263器件单元，同时，切割去除部分框架本体区，并且将三根引脚切割弯曲定型，使其满足最终成品器件在PCB板上贴片安装的要求，如图13和图4所示； 
l.对上述每个独立的器件单元进行指定参数的测试，并对满足测试规范要求的器件在其封装树脂表面进行激光打字。 
本实用新型为具有改进型封装结构的半导体器件，对于MOSFET器件来说，MOSFET器件的源极连接位于三根引脚中间的第二引脚，连接栅极的第一引脚和连接漏极的第三引脚位于两侧，因为栅极驱动电流相较于源极电流通常非常小，栅极金属引线通常为1根5mil粗的铝丝，因此第一引脚区顶端的第一键合区面积不需要很大，又因为连接载片基岛区的第三引脚位于边侧，所以位于第二引脚顶端的第二键合区可以充分向其两侧横向扩展，尽可能的将第二键合区的面积扩大，这样，第二键合区上面能够键合的源极金属引线的线径和根数就可以有效地提升，从而将MOSFET器件允许流过源极金属引线的最大电流和熔断电流大幅增加。如图2-a和图2-b所示，相较于原有将MOSFET器件源极引脚设置在三根引脚的边侧，本实用新型结构中的用于键合源极金属引线的第二键合区面积增加超过40％，20mil线径的铝丝可以由原有最多键合3根提升至可以键合5根，80mil*8mil的铝带可以由原有最多键合1条提升至可以键合2条，MOSFET器件最大熔断电流增幅超过50％。 
对于大电流的MOSFET器件，通常其芯片面积足够大，芯片表面用于键合源极金属引线的源极区域也足够大，本实用新型结构解决了在引线框架引脚顶端键合区上键合源极金属引线的瓶颈，因此，在芯片表面源极区域也可以键合更多根的源极金属引线，这样可以有效的降低源极金属引线与芯片的接触电阻，而对于大电流的MOSFET器件，这部分接触电阻占比总的器件导通电阻相对较高，所以本实用新型器件结构可以有效地降低器件总的导通电阻，提升器件的电流特性，降低器件使用过程中的温升。 
本实用新型结构中源极金属引线从芯片表面可以垂直向下键合连接在第二引脚顶端的第二键合区，而不需要像原有结构中要倾斜一定角度键合连接在边侧的引脚顶端键合区，这样一方面减小了金属引线的长度，降低了引线的寄 生电感，另一方面还极大程度避免了金属引线在键合过程中因转角过大而造成的撕裂情况，提升了封装键合工艺的可靠性和稳定性。 
以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。 

Claims (4)

1.一种具有改进型封装结构的半导体器件，其特征在于：包括半导体芯片、引线框架和封装树脂；
所述半导体芯片具有相对应的第一主面与第二主面，所述半导体芯片的三个电极分别为第一极、第二极和第三极；所述第一主面上设置有半导体芯片的第一极与第二极，所述第二主面上设置有半导体芯片的第三极；
所述引线框架包括上部的框架本体区、中间的载片基岛区和下部的引脚区；所述引脚区包含三个并列排布且互不相连的第一引脚、第二引脚、第三引脚，所述第二引脚位于第一引脚和第三引脚中间；所述第一引脚顶端设置有第一键合区，第二引脚顶端设置有第二键合区，所述第二键合区的面积大于第一键合区的面积；所述框架本体区与载片基岛区相连接，所述载片基岛区与引脚区的第三引脚相连接；所述半导体芯片的第二主面粘附贴装在载片基岛区表面；
所述半导体芯片第一主面上的第一极与第一键合区之间通过金属引线电学相连，所述半导体芯片第一主面上的第二极与第二键合区之间通过金属引线电学相连；所述第二主面上的第三极与载片基岛区和第三引脚电学相连；
所述封装树脂包裹半导体芯片、第一键合区、第二键合区、第三引脚顶端以及金属引线；
对于MOSFET半导体芯片，所述半导体芯片的第一极为MOSFET芯片的栅极；所述半导体芯片的第二极为MOSFET芯片的源极；所述半导体芯片的第三极为MOSFET芯片的漏极；
对于IGBT半导体芯片，所述半导体芯片的第一极为IGBT芯片的栅极；所述半导体芯片的第二极为IGBT芯片的发射极；所述半导体芯片的第三极为IGBT芯片的集电极。
2.根据权利要求1所述具有改进型封装结构的半导体器件，其特征在于：所述未被封装树脂包裹的引脚区内的第一引脚与第二引脚的间距和第二引脚与第三引脚的间距在同一截面上相等。
3.根据权利要求1所述具有改进型封装结构的半导体器件，其特征在于：所述第二键合区的面积是第一键合区面积的1.1倍以上，所述第二键合区的形状与第一键合区的形状包括由线段或曲线首尾顺次连接所组成的任意封闭图形。
4.根据权利要求1所述具有改进型封装结构的半导体器件，其特征在于：所述第一引脚与第三引脚的位置可以对调互换。
CN201420094830.0U 2014-03-03 2014-03-03 一种具有改进型封装结构的半导体器件 Withdrawn - After Issue CN203733785U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420094830.0U CN203733785U (zh) 2014-03-03 2014-03-03 一种具有改进型封装结构的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420094830.0U CN203733785U (zh) 2014-03-03 2014-03-03 一种具有改进型封装结构的半导体器件

Publications (1)

Publication Number Publication Date
CN203733785U true CN203733785U (zh) 2014-07-23

Family

ID=51203836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420094830.0U Withdrawn - After Issue CN203733785U (zh) 2014-03-03 2014-03-03 一种具有改进型封装结构的半导体器件

Country Status (1)

Country Link
CN (1) CN203733785U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
WO2020029884A1 (zh) * 2018-08-06 2020-02-13 珠海格力电器股份有限公司 一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法
CN111199958A (zh) * 2018-11-16 2020-05-26 苏州东微半导体有限公司 半导体功率器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
CN103824834B (zh) * 2014-03-03 2016-06-15 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
WO2020029884A1 (zh) * 2018-08-06 2020-02-13 珠海格力电器股份有限公司 一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法
US11688698B2 (en) 2018-08-06 2023-06-27 Gree Electric Appliances, Inc. Of Zhuhai Trench insulated gate bipolar transistor packaging structure and method for manufacturing the trench insulated gate bipolar transistor
CN111199958A (zh) * 2018-11-16 2020-05-26 苏州东微半导体有限公司 半导体功率器件

Similar Documents

Publication Publication Date Title
CN103824834B (zh) 一种具有改进型封装结构的半导体器件及其制造方法
US8669650B2 (en) Flip chip semiconductor device
CN204834611U (zh) 引线框架及其单元、半导体封装结构及其单元
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN105118818B (zh) 一种方形扁平无引脚封装结构的功率模块
US9437587B2 (en) Flip chip semiconductor device
JP2017139290A (ja) 樹脂封止型半導体装置
CN110323199A (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN203733783U (zh) 一种引线框架
CN110164832A (zh) 大电流半导体功率器件
CN206789537U (zh) 表面贴装整流芯片
CN106920793B (zh) 智能功率模块、智能功率模块的制备方法和用电设备
CN106449517B (zh) 一种堆叠式单基岛sip封装工艺
WO2022218031A1 (zh) 一种功率半导体器件的封装结构
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN202495446U (zh) 一种新型结构晶闸管
CN202549841U (zh) 半导体模块
CN101483167B (zh) 导线架条及其封胶方法与封胶结构
CN105845633A (zh) 一种多芯片3d封装工艺
CN204424316U (zh) 一种大功率led驱动芯片的sop8封装引线框架
CN218827099U (zh) 一种引线框架结构及封装结构
CN101477974B (zh) 导线架条的封胶方法与具有导线架的半导体封装构造
CN104766920A (zh) 一种大功率led驱动芯片的sop8封装引线框架
CN206098385U (zh) Ic器件用半导体的引线框架

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20140723

Effective date of abandoning: 20160615

AV01 Patent right actively abandoned

Granted publication date: 20140723

Effective date of abandoning: 20160615

C25 Abandonment of patent right or utility model to avoid double patenting