CN106449517B - 一种堆叠式单基岛sip封装工艺 - Google Patents
一种堆叠式单基岛sip封装工艺 Download PDFInfo
- Publication number
- CN106449517B CN106449517B CN201611045117.7A CN201611045117A CN106449517B CN 106449517 B CN106449517 B CN 106449517B CN 201611045117 A CN201611045117 A CN 201611045117A CN 106449517 B CN106449517 B CN 106449517B
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- dan
- islands
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012536 packaging technology Methods 0.000 title claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 26
- 239000004568 cement Substances 0.000 claims abstract description 11
- 230000017525 heat dissipation Effects 0.000 claims abstract description 8
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 238000005520 cutting process Methods 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 238000003466 welding Methods 0.000 claims abstract description 4
- 238000002844 melting Methods 0.000 claims abstract description 3
- 230000008018 melting Effects 0.000 claims abstract description 3
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 4
- 238000010257 thawing Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 description 6
- 238000012856 packing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明公开了一种堆叠式单基岛SIP封装工艺，包括以下步骤：步骤一、取具有单基岛的框架；步骤二、在框架上焊接引脚组，切除掉引脚连接端形成引线框架；步骤三、在引线框架的单基岛上点软焊料；步骤四、在点有软焊料的单基岛上贴上第一芯片，然后加热融化软焊料将第一芯片与引线框架焊接；步骤五、在第一芯片的表面点绝缘胶；步骤六、在第一芯片的表面贴上第二芯片，通过绝缘胶浆第二芯片与第一芯片粘接在一起；步骤七、通过金属线将第一芯片与第二芯片连接、第一芯片与引脚连接、第二芯片与引脚连接；步骤八、完成后续的包封、清洗、切割工序。本发明的封装工艺，能够提高集成电路的散热性能，解决了电源管理芯片占用空间大的问题。
Description
技术领域
本发明属于半导体封装技术领域，具体涉及一种堆叠式单基岛SIP封装工艺，主要应用于手机充电器及LED恒流电源中所用的智能控制集成电路。
背景技术
目前，手机充电器及LED恒流电源中所用的智能控制集成电路的封装形式为DIP8L、DIP7L、SOP8L、SOP7L等，技术原理为双基岛引线框架：一个基岛贴主控芯片，一个基岛贴MOS芯片。但是，随着手机充电机的功率越来越大，现有技术由于采用了原有的封装形式，在日渐快充化，大功率化的手机充电器，LED控制领域，已经不能满足需求：
1、大功率化以后，原有的封装形式散热不良，目前SOP系列只能做到7-8W，DIP系列只能做到7-15W左右，如果功率过大则容易造成过热损坏；
2、功率加大后，MOS芯片的面积也会加大，由于原封装形式采用双基岛水平排列，大功率的MOS芯片尺寸无法贴在现有的封装框架基岛上。
发明内容
本发明的目的在于：针对现有技术中存在的问题，提供一种堆叠式单基岛SIP封装工艺，采用单基岛框架、芯片堆叠式固定的封装方式，有助于芯片功率提升。
为了实现上述目的，本发明采用的技术方案为：
一种堆叠式单基岛SIP封装工艺，包括以下步骤：
步骤一、取具有单基岛的框架；
步骤二、步骤二、在框架上焊接引脚组，所述的引脚组包括若干个用于连接芯片的芯片引脚组，所述的芯片引脚组包括若干个间隔1.27mm且为并排设置芯片引脚，切除掉引脚连接端，然后将芯片引脚组中的奇数行或偶数行的芯片引脚横向折弯，形成两列间隔2.54mm的引脚，形成引线框架；
步骤三、在引线框架的单基岛上点软焊料；
步骤四、在点有软焊料的单基岛上贴上第一芯片，然后加热到260-300℃融化软焊料将第一芯片与引线框架焊接在一起；
步骤五、在第一芯片的表面点绝缘胶；
步骤六、在第一芯片的表面贴上第二芯片，通过绝缘胶浆第二芯片与第一芯片粘接在一起；
步骤七、通过金属线将第一芯片与第二芯片连接、第一芯片与引脚连接、第二芯片与引脚连接；
步骤八、完成后续的包封、清洗、切割工序；
其中，在步骤一所述的框架上贴装散热元件的背部靠近引脚的一端设置成倾斜结构，倾斜结构的宽度为1.5mm，倾斜结构的底端与引脚的间距为0.6mm。
优选地，所述的第一芯片为MOS芯片，第二芯片为主控芯片。
优选地，所述的软焊料为锡铅焊料。
优选地，所述的步骤四中，软焊料的加热融化温度优选为280℃。
由于采用了上述技术方案，本发明的有益效果是：
1.本发明的引脚封装采用间隔1.27mm的并排间隔，然后通过间隔进行折弯，使得同列的引脚之间形成2.54mm间隔，从而提供一种全新的SIP封装形式。
2.本发明采用了单基岛框架，并通过软焊料来焊接第一芯片，然后通过绝缘胶在第一芯片表面粘接第二芯片，第一芯片与框架之间焊接固定所采用的软焊料比导电胶具有先天性的导热优势，可以将芯片的工作温度降低5-10℃；由于上述SIP封装形式，可扩大封装尺寸，双芯片堆叠式固定，占用空间小，解决了双芯片水平排列占用空间的问题，同时采用单排脚的引脚焊接到电路板上后，能够节省整个模块的空间。
3.本发明的框架背部通常贴装散热元件，通过将框架背部的底部设置成倾斜的结构，从而增加了散热元件与引脚之间的爬电距离，进而提高了整个封装的安全性，有效的避免了散热元件与引脚之间形成爬电现象。
附图说明
图1是本发明的堆叠式单基岛SIP封装工艺的制作过程图，其中，a为引脚制作示意图，b为点软焊料的框架示意图，c为贴第一芯片示意图，d为点绝缘胶示意图，e为贴第二芯片示意图，f为金线连接示意图。
图2是本发明的堆叠式单基岛SI P封装工艺后的封装外形示意图，其中，a为封装外形主视图，b为封装外形左视图，c为封装外形俯视图。
图3是本发明的引脚制作后的分布图。
附图标记：1-软焊料，2-第一芯片，3-绝缘胶，4-第二芯片,5-芯片引脚，6-倾斜结构。
具体实施方式
参照图1-3，本发明的一种堆叠式单基岛SI P封装工艺，包括以下步骤：
步骤一、取具有单基岛的框架；
步骤二、步骤二、在框架上焊接引脚组，所述的引脚组包括若干个用于连接芯片的芯片引脚组，所述的芯片引脚组包括若干个间隔1.27mm且为并排设置芯片引脚5，切除掉引脚连接端，然后将芯片引脚组中的奇数行或偶数行的芯片引脚5横向折弯，形成两列间隔2.54mm的引脚，形成引线框架；
步骤三、在引线框架的单基岛上点软焊料1；
步骤四、在点有软焊料1的单基岛上贴上第一芯片2，然后加热到260-300℃融化软焊料1将第一芯片2与引线框架焊接在一起；
步骤五、在第一芯片2的表面点绝缘胶3；
步骤六、在第一芯片2的表面贴上第二芯片4，通过绝缘胶3浆第二芯片4与第一芯片2粘接在一起；
步骤七、通过金属线将第一芯片2与第二芯片4连接、第一芯片2与引脚连接、第二芯片4与引脚连接；
步骤八、完成后续的包封、清洗、切割工序；
其中，在步骤一所述的框架上贴装散热元件的背部靠近引脚的一端设置成倾斜结构6，倾斜结构6的宽度为1.5mm，倾斜结构的底端与引脚的间距为0.6mm。
本发明中，第一芯片2与引线框架的固定采用软焊料1进行焊接固定，软焊料1为锡铅焊料，通过在280℃的加热温度下，将锡铅焊料融化，使得第一芯片2与引线框架之间牢牢的焊接固定在一起，利用锡铅焊料具有优良的导热性和导电性，同时降低了温度和导通阻抗，使得第一芯片2的工作温度可以降低5-10℃。
本实施例中，第一芯片2为MOS芯片，第二芯片4为主控芯片。MOS芯片体积较大，主控芯片采用堆叠方式用绝缘胶3粘接固定在MOS芯片上，完全不占用空间，利用单基岛即可实现，解决了封装占用空间的问题。
如图2所示，本发明采用单排脚的封装，焊接到电路板上，能够有效节约整个模块的空间。
采用本发明的封装形式的智能控制集成电路，在不改变现有手机充电器、LED电源等模组体积的前提下，可以使电源管理芯片的功率做到10W-100W左右。同时可有效降低电源的温度，提高电源的使用寿命及稳定性。
Claims (4)
1.一种堆叠式单基岛SIP封装工艺，其特征在于，包括以下步骤：
步骤一、取具有单基岛的框架；
步骤二、在框架上焊接引脚组，所述的引脚组包括若干个用于连接芯片的芯片引脚组，所述的芯片引脚组包括若干个间隔1.27mm且为并排设置芯片引脚(5)，切除掉引脚连接端，然后将芯片引脚组中的奇数行或偶数行的芯片引脚(5)横向折弯，形成两列间隔2.54mm的引脚，形成引线框架；
步骤三、在引线框架的单基岛上点软焊料(1)；
步骤四、在点有软焊料(1)的单基岛上贴上第一芯片(2)，然后加热到260-300℃融化软焊料(1)将第一芯片(2)与引线框架焊接在一起；
步骤五、在第一芯片(2)的表面点绝缘胶(3)；
步骤六、在第一芯片(2)的表面贴上第二芯片(4)，通过绝缘胶(3)浆第二芯片(4)与第一芯片(2)粘接在一起；
步骤七、通过金属线将第一芯片(2)与第二芯片(4)连接、第一芯片(2)与引脚连接、第二芯片(4)与引脚连接；
步骤八、完成后续的包封、清洗、切割工序；
其中，在步骤一所述的框架上贴装散热元件的背部靠近引脚的一端设置成倾斜结构(6)，倾斜结构(6)的宽度为1.5mm，倾斜结构的底端与引脚的间距为0.6mm。
2.根据权利要求1所述的堆叠式单基岛SIP封装工艺，其特征在于，所述的第一芯片(2)为MOS芯片，第二芯片(4)为主控芯片。
3.根据权利要求1所述的堆叠式单基岛SIP封装工艺，其特征在于，所述的软焊料(1)为锡铅焊料。
4.根据权利要求1所述的堆叠式单基岛SIP封装工艺，其特征在于，所述的步骤四中，软焊料(1)的加热融化温度优选为280℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611045117.7A CN106449517B (zh) | 2016-11-22 | 2016-11-22 | 一种堆叠式单基岛sip封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611045117.7A CN106449517B (zh) | 2016-11-22 | 2016-11-22 | 一种堆叠式单基岛sip封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449517A CN106449517A (zh) | 2017-02-22 |
| CN106449517B true CN106449517B (zh) | 2018-08-28 |
Family
ID=58217995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611045117.7A Expired - Fee Related CN106449517B (zh) | 2016-11-22 | 2016-11-22 | 一种堆叠式单基岛sip封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449517B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666290B (zh) * | 2017-03-27 | 2020-04-28 | 笙泉科技股份有限公司 | 电路封装件 |
| CN107275295A (zh) * | 2017-06-05 | 2017-10-20 | 深圳市力生美半导体股份有限公司 | 一种功率集成器件、封装方法及电源装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074540A (zh) * | 2010-11-26 | 2011-05-25 | 天水华天科技股份有限公司 | 矩阵式dip引线框架、该框架的ic封装件及其生产方法 |
| CN102664175A (zh) * | 2012-05-02 | 2012-09-12 | 无锡虹光半导体技术有限公司 | 一种电源转换芯片的多芯片封装结构 |
| CN105405834A (zh) * | 2015-12-24 | 2016-03-16 | 江苏长电科技股份有限公司 | 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法 |
| CN105870115A (zh) * | 2016-04-01 | 2016-08-17 | 无锡麟力科技有限公司 | 一种多芯片3d封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807533B (zh) * | 2005-06-30 | 2016-03-09 | 费查尔德半导体有限公司 | 半导体管芯封装及其制作方法 |
-
2016
- 2016-11-22 CN CN201611045117.7A patent/CN106449517B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074540A (zh) * | 2010-11-26 | 2011-05-25 | 天水华天科技股份有限公司 | 矩阵式dip引线框架、该框架的ic封装件及其生产方法 |
| CN102664175A (zh) * | 2012-05-02 | 2012-09-12 | 无锡虹光半导体技术有限公司 | 一种电源转换芯片的多芯片封装结构 |
| CN105405834A (zh) * | 2015-12-24 | 2016-03-16 | 江苏长电科技股份有限公司 | 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法 |
| CN105870115A (zh) * | 2016-04-01 | 2016-08-17 | 无锡麟力科技有限公司 | 一种多芯片3d封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449517A (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673118B2 (en) | Power module and method of manufacturing power module | |
| US20110073999A1 (en) | Mixed alloy lead frame for packaging power semiconductor devices and its fabrication method | |
| CN102790513B (zh) | 电源模块和电源模块的封装方法 | |
| CN102244066B (zh) | 一种功率半导体模块 | |
| CN218730911U (zh) | 一种内绝缘的双面散热封装结构 | |
| CN106449517B (zh) | 一种堆叠式单基岛sip封装工艺 | |
| WO2022127060A1 (zh) | 一种功率器件封装结构及电力电子设备 | |
| CN219435850U (zh) | Mosfet芯片封装结构 | |
| CN208422903U (zh) | 一种沟槽型绝缘栅双极型晶体管封装结构 | |
| CN203733785U (zh) | 一种具有改进型封装结构的半导体器件 | |
| CN102856216B (zh) | 一种方形扁平无引脚封装焊片的方法 | |
| CN214411191U (zh) | 一种串联式的大功率二极管 | |
| CN110379784B (zh) | 一种半导体封装结构 | |
| CN209199917U (zh) | 一种具有全方位散热功能的三极管封装结构 | |
| CN208256642U (zh) | 一种半导体器件及集成半导体器件 | |
| CN203775045U (zh) | 一种智能半导体功率模块 | |
| CN201820750U (zh) | 一种大功率管的封装结构 | |
| CN108110459B (zh) | 一种大功率ipm模块端子连接结构 | |
| CN201804855U (zh) | 表面贴装型半导体装置 | |
| CN214588813U (zh) | 一种反折弯内绝缘产品的封装结构 | |
| CN205159305U (zh) | 一种倒装组件结构 | |
| CN109216311A (zh) | 一种低功耗to-277封装超薄型二极管及其制造方法 | |
| CN215731681U (zh) | 一种提高分立器件可靠性的连桥结构 | |
| CN220604667U (zh) | 一种无框式大功率mos封装模块及电路结构 | |
| TW504816B (en) | Semiconductor device and the packaging method without bonding wire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180828 |