CN107275295A - 一种功率集成器件、封装方法及电源装置 - Google Patents
一种功率集成器件、封装方法及电源装置 Download PDFInfo
- Publication number
- CN107275295A CN107275295A CN201710414445.8A CN201710414445A CN107275295A CN 107275295 A CN107275295 A CN 107275295A CN 201710414445 A CN201710414445 A CN 201710414445A CN 107275295 A CN107275295 A CN 107275295A
- Authority
- CN
- China
- Prior art keywords
- chip
- dao
- power
- packaging body
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012856 packing Methods 0.000 title claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 claims abstract description 92
- 238000005538 encapsulation Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 11
- 238000009434 installation Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000000084 colloidal system Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010426 asphalt Substances 0.000 description 1
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical compound [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
本发明提供了一种功率集成器件、封装方法及电源装置，包括引脚及封装体，封装体包括正面、背面、第一、第二、第三及第四侧面，背面用于连接散热装置，一个或多个引脚从第一侧面延伸出，第一侧面靠近背面的部分设置为第一斜面。本发明功率集成器件通过将封装体第一侧面靠近背面部分设置为斜面，增大了引脚与背面之间沿着封装体表面的距离，从而满足了封装体的爬电距离的要求；将封装体第一侧面靠近背面部分设置为斜面，在满足爬电距离要求的前提下，可以将封装体的背面与内部封装的芯片之间的厚度控制到更薄，从而可以减小封装体的体积；进一步保证封装体背面具有较大的散热面积，从而改善了功率集成器件的散热效果，增大功率集成器件的功率容量。
Description
技术领域
本发明属于功率半导体器件封装领域，更具体地说，是涉及一种功率集成器件、封装方法及电源装置。
背景技术
在传统的封装技术中，封装结构大多采用引线框架封装的方式，即将切割后的单个芯片通过导电胶体焊接于引线框架上，再用连接导线将芯片的电极与引线框架的引脚连在一起，实现电性导通，最后用环氧树脂等封装胶体将其塑封起来，部分引线框架的引脚露在塑封体外，作为焊接电极，封装后的产品再通过回流焊的方式焊接应用于PCB板上。此种封装形式，热量主要通过引线框架的引脚传导出去，集成电路工作产生的热能不能实现良好的传导，主要集中在封装体的内部，散热效果不够理想，限制了封装芯片的功率。
此外，在一些现有技术封装件设计中，引线框架在安装表面上暴露，以便在封装芯片和散热装置之间提供低热阻。在其他封装件设计中，引线框架通过设置在引线框架和半导体封装件的安装表面之间的封装胶体的薄层与散热装置进行电隔离，而在这种情况下，通常希望将引线框架和安装表面之间的封装胶体的厚度尽可能保持得较薄，以便在引线框架和安装表面之间提供低热阻。但是由于爬电距离(沿绝缘表面测得的两个导电零部件之间，在不同的使用情况下，由于导体周围的绝缘材料被电极化，导致绝缘材料呈现带电现象，此带电区的半径即为爬电距离)的要求，使得传统的封装件设计中该厚度通常都比较大，从而增大了引线框架和安装表面之间的热阻，散热效果不够理想，同时也增大了封装体积，不利于封装件的小型化。
以上不足，有待改进。
发明内容
本发明的目的在于提供一种功率集成器件，以解决现有技术中存在的封装件体积过大，散热效果不理想的技术问题。
为实现上述目的，本发明采用的技术方案是：提供一种功率集成器件，包括：引脚及封装体，所述封装体包括正面、背面、第一侧面、第二侧面、第三侧面及第四侧面，所述背面用于连接散热装置，一个或多个所述引脚从所述第一侧面延伸出，所述第一侧面靠近所述背面的部分设置为第一斜面。
进一步地，所述第二侧面靠近背面的部分设置为第二斜面，所述第二斜面与所述第一斜面相交于第一斜边；所述第四侧面与所述第一斜面相交于第四斜边。
进一步地，所述引脚包括高压引脚和低压引脚，所述高压引脚靠近所述第一斜边，所述低压引脚靠近所述第四斜边，所述第一斜边和所述第四斜边与所述背面的一条底边相交，所述第一斜边与所述底边的第一夹角大于所述第四斜边与所述底边之间的第二夹角。
进一步地，所述封装体内部设有基岛、芯片和芯片连接线，所述芯片设于所述基岛的上表面，所述芯片通过所述芯片连接线与所述引脚相连。
进一步地，所述基岛的下表面与所述背面齐平地暴露。
进一步地，所述基岛包括第一基岛和第二基岛，所述第一基岛的面积大于所述第二基岛的面积，所述芯片包括第一芯片和第二芯片，所述第一芯片的面积大于所述第二芯片的面积，所述第一芯片设于所述第一基岛的上表面，所述第二芯片设于所述第二基岛的上表面。
进一步地，所述第一基岛或所述第二基岛的下表面与所述背面齐平地暴露。
进一步地，所述封装体嵌入有框架辅助承载片，所述框架辅助承载片一端外露，所述框架辅助承载片另一端与所述基岛相连，一个或多个所述框架辅助承载片从所述第二侧面、所述第三侧面或所述第四侧面中的至少一个侧面穿出，且暴露端与相应侧面对齐。
本发明的另一目的在于提供一种电源装置，包括上述的功率集成器件。
本发明的另一目的在于提供一种功率集成器件的封装方法，包括：
基岛下沉设置，具体为：取引脚框架阵列，该引脚框架阵列包括多个引脚框架，所述引脚框架一端设有一个或多个引脚，引脚框架欲将被封装的部分作为承载芯片的基岛，基岛在下沉工具的作用下被下沉一定的距离且保持表面水平；
芯片安装，具体为：将芯片安装到基岛的上表面；
芯片连接，具体为：通过芯片连接线将芯片与引脚相连接；
芯片封装，具体为：将芯片与基岛包封在封装体中，封装体具有正面、背面、第一侧面、第二侧面、第三侧面和第四侧面，一个或多个所述引脚从第一侧面延伸出，一个或多个框架辅助承载片从所述第二、所述第三、所述第四侧面中的至少一个侧面延伸出，所述第一侧面靠近所述背面还形成有斜面部分；
切割封装后的引脚框架阵列，获得功率集成器件。
本发明提供的功率集成器件的有益效果在于：
1、本发明功率集成器件通过将封装体第一侧面靠近背面部分设置为斜面，增大了引脚与背面之间沿着封装体表面的距离，从而满足了封装体的爬电距离的要求。
2、本发明功率集成器件的第一侧面靠近背面部分设置为斜面，在满足爬电距离要求的前提下，可以将封装体的背面与内部封装的芯片之间的厚度控制到更薄，从而可以减小封装体的体积。
3、本发明功率集成器件可进一步保证封装体背面具有较大的散热面积，从而改善了功率集成器件的散热效果，增大功率集成器件的功率容量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的功率集成器件的结构示意图1；
图2为本发明实施例提供的功率集成器件的结构示意图2；
图3为本发明实施例提供的功率集成器件的与散热装置的连接示意图
图4为图3中所示A部分的局部放大图；
图5为本发明实施例提供的功率集成器件的正面结构示意图；
图6为图5中所示B部分的局部放大图；
图7为本发明实施例提供的功率集成器件的背面结构示意图1；
图8为本发明实施例提供的功率集成器件的背面结构示意图2；
图9为本发明实施例提供的功率集成器件的实施例示意图1；
图10为本发明实施例提供的功率集成器件的实施例示意图2；
图11为本发明实施例提供的功率集成器件的实施例示意图3；
图12为本发明实施例提供的功率集成器件的封装方法流程图。
其中，图中各附图标记：
1-引脚；11-第一引脚；12-第二引脚；
2-封装体；21-第一侧面；22-第二侧面；23-第三横向侧；24-第四侧面；25-正面；26-背面；211-第一斜面；221-第二斜面；231-第三斜面；241-第四斜面；261-底边；2111-第一斜边；2211-第二斜边；2311-第三斜边；2411-第四斜边；
3-基岛；301-上表面；302-下表面；31-第一基岛；32-第二基岛；
4-芯片；41-第一芯片；42-第二芯片；
5-芯片连接线；6-框架辅助承载片；7-散热装置；
a-第一夹角；b-第二夹角；
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图1至图7，功率集成器件包括引脚1和封装体2，封装体2包括第一侧面21、第二侧面22、第三侧面23、第四侧面24、正面25和背面26，背面26用于连接散热装置7，一个或多个引脚1从第一侧面21延伸出，第一侧面21靠近背面26的部分设置为斜面211。
本发明提供的功率集成器件的有益效果在于：
1、本发明功率集成器件通过将封装体第一侧面靠近背面部分设置为斜面，增大了引脚与背面之间沿着封装体表面的距离，从而满足了封装体的爬电距离的要求。
2、本发明功率集成器件的第一侧面靠近背面部分设置为斜面，在满足爬电距离要求的前提下，可以将封装体的背面与内部封装的芯片之间的厚度控制到更薄，从而可以减小封装体的体积。
3、本发明功率集成器件可进一步保证封装体背面具有较大的散热面积，从而改善了功率集成器件的散热效果，增大功率集成器件的功率容量。
第二侧面22靠近背面26的部分设置为第二斜面221，第二斜面221与第一斜面211相交于第一斜边2111；第四侧面24与第一斜面211相交于第四斜边2411。
引脚1包括高压引脚11和低压引脚12，高压引脚11与高电压相连，低压引脚12与低电压相连。高压引脚11靠近第一斜边2111，低压引脚12靠近第四斜边2411，第一斜边2111和第四斜边2411与背面26的一条底边261相交，第一斜边2111与底边261的第一夹角a大于第四斜边2411与底边261之间的第二夹角b。
在本实施例中，第一夹角a可设置为不小于150度，第二夹角b可设置为不大于100度。这样设置的有益效果在于：仅将高压引脚靠近的第一侧面与背面之间设计为倾斜角度较大的斜面211，而第二侧面和第三侧面均为与背面垂直或者呈接近90度的夹角，进而又能使得背面26的面积尽可能大，从而增大背面26与散热装置7之间的接触面积，有利于封装体2内的热量传递到散热装置7上，改善散热效果。
在一个实施例中，第一夹角a可设置为不小于150度，第二夹角b可设置为90度，第二侧面22靠近背面26的部分设置为第二斜面221，第一斜面211与第二斜面221相交于第一斜边2111。
在一个实施例中，第一夹角a设置为不小于150度，第二夹角b设置为大于90度但不大于100度，第二侧面22靠近背面26的部分设置为第二斜面221，第一斜面211与第二斜面221相交于第一斜边2111，第四侧面24靠近背面26的部分设置为第四斜面241，第一斜面211与第四斜面241相交于第四斜边2411。
在一个实施例中，第一夹角a设置为不小于150度，第二夹角b设置为大于90度但不大于100度，第二侧面22靠近背面26的部分设置为第二斜面221，第一斜面211与第二斜面221相交于第一斜边2111，第四侧面24靠近背面26的部分设置为第四斜面241，第一斜面211与第四斜面241相交于第四斜边2411，第三侧面23靠近背面26的部分设置为第三斜面231，第三斜面231与第二斜面221相交于第二斜边2211，第三斜面231与第四斜面241相交于第三斜边2311。
在半导体封装件设计中，爬电距离和电气间隙是通常需要考虑的因素。沿绝缘表面测得的两个导电零部件之间，在不同的使用情况下，由于导体周围的绝缘材料被电极化，导致绝缘材料呈现带电现象，此带电区的半径即为爬电距离，两个处于不同电压电势的导体之间的距离越大，则两个导体通过两者之间的固体绝缘材料表面导通的机会就越小。在本实施例中，从引脚到封装体背面的爬电距离是指引脚周围封装体表面被电极化的带电区的半径，从框架辅助承载片外露端到背面的爬电距离是指框架辅助承载片外露端周围封装体表面被电极化的带电区的半径。
电气间隙指的是两相邻导体或一个导体与相邻电机壳表面的沿空气测量的最短距离，即在保证电气性能稳定和安全的情况下，通过空气能实现绝缘的最短距离。在本实施例中，引脚到封装体背面提供的安装表面之间能实现绝缘的最短距离可称为引脚和封装体背面之间的电气间隙，框架辅助承载片和背面提供的安装表面之间能实现绝缘的最短距离称为框架辅助承载片和安装表面之间的电气间隙，任意两引脚之间能实现绝缘的最短距离可称为任意两引脚之间的电气间隙。在本实施例中，封装体的设计同时考虑到了在海拔5000米以上的使用条件下的爬电距离和电气间隙的要求。
根据爬电距离和电气间隙的要求，沿着封装体侧表面从引脚到封装体背面提供的安装表面的距离不小于1.7mm、从框架辅助承载片到背面提供的安装表面的距离不小于1.7mm时，可满足320V电网条件下的安全要求和高达5000m海拔条件下的AC/DC开关电源等高压功率开关变换系统的应用；引脚到封装体背面提供的安装表面之间的最短距离不小于1.2mm、框架辅助承载片和背面提供的安装表面之间的最短距离不小于1.2mm、任意两引脚之间的最短距离不小于1.2mm时，可满足2000m海拔下和5000m海拔下倍增系数1.48倍的安全要求，并可满足全部电压和污染等级下大于800V的应用要求。
在本实施例中，当封装体2通过背面26与散热装置7连接时，高压引脚11与散热装置7之间的最短距离D1为1.2mm，沿着封装体侧表面从高压引脚11与散热装置7之间的距离D2+D3为1.8mm，满足高达5000m海拔条件下的爬电距离和电气间隙的要求。如本领域技术人员所意识到的，引脚1与散热装置7之间的最短距离可以为任意满足电气间隙最低要求的距离，沿着封装体2侧表面从引脚1与散热装置7之间的最短距离可以为任意满足爬电距离最低要求的距离。
引脚1数量通常为3到12个，在本实施例中，引脚1包括高压引脚11和低压引脚12，低压引脚12可以包括第一低压引脚121、第二低压引脚122、第三低压引脚123、第四低压引脚124、第五低压引脚125和第六低压引脚126。高压引脚11和与其相邻的第一低压引脚121之间的间距大于任何其他相邻引脚之间的间距，且高压引脚11的引脚端和第一低压引脚121的引脚端之间的距离大于电气间隙的最低要求。在本实施例中，高压引脚11和第一低压引脚121之间的间距D5为1.6mm，从而满足2000m海拔下和5000m海拔下倍增系数1.48倍的安全要求，且满足全部电压和污染等级下大于800V的应用要求。
引脚1采用直立引脚，且每间隔一个引脚进行弯曲，发生弯曲的引脚的弯曲部分与未发生弯曲的引脚大致相垂直，发生弯曲的引脚的端部与未发生弯曲的引脚的端部相平行。在本实施例中，高压引脚11和第二低压引脚122、第四低压引脚124发生弯曲，第一低压引脚引脚121、第三低压引脚123和第五低压引脚125未发生弯曲。高压引脚11和第二低压引脚122、第四低压引脚124的弯曲部分与第一低压引脚引脚121、第三低压引脚123和第五低压引脚125大致相垂直，高压引脚11和第二低压引脚122、第四低压引脚124的端部与第一低压引脚引脚121、第三低压引脚123和第五低压引脚125的端部相平行。
每个引脚1与外部器件相连的部分包括宽度渐缩的斜切段以及宽度恒定的末端。例如，高压引脚11与外部器件相连的部分包括宽度渐缩的斜切段111以及宽度恒定的末端112。在本实施例中，末端112宽度约为引脚11宽度的1/3，从而可以更好地进行插件作业。
本功率集成器件采用立式的扁型封装结构，引脚1采用直立的引脚形式，一方面可以具有较小的占板宽度，适用于较高元件密度的系统设计应用，另一方面有利于外置散热装置7的安装，便于封装体2的背面26与散热装置7进行连接，从而有利于封装体内的热量传递到散热装置7上，改善散热效果。
引脚1采用每间隔一个引脚进行弯曲的形式，可以增大相邻引脚端部之间的距离具有较宽的引脚间隔，方便进行PCB布线。在本实施例中，高压引脚11的引脚端和第一低压引脚121的引脚端之间的间距不小于1.8mm，从而满足2000m海拔下和5000m海拔下安全要求，且满足全部电压和污染等级下大于800V的应用要求。
封装体2的背面26提供了安装表面，可将封装体2通过背面26安装到散热装置7上，从而可将封装体2内所产生的热量传递到散热装置7上。如本领域技术人员所意识到的，背面26可以使用任何公知粘结方式或机械技术连接到散热装置7或其他热传导元件上，例如环氧树脂、弹簧夹等。
封装体2内部设有基岛3、芯片4和芯片连接线5，基岛3包括上表面301和下表面302，芯片4设于基岛3的上表面301，芯片4通过芯片连接线4与引脚1相连。
在制造处理期间，可以使用下沉工具将基岛3竖直向下推到一个水平位置，基岛3和引脚1之间形成一向下倾斜的过渡区域，基岛被下沉的部位仍保持水平以便于承载芯片4等器件，并使得基岛3的下表面302与封装体2的背面26的间隔距离为D4。
封装体2嵌入有框架辅助承载片6，其一端外露、另一端与基岛3相连。一个或多个框架辅助承载片6从第二侧面22、第三侧面23或第四侧面24中的至少一个侧面穿出，且暴露端与相应侧面对齐。
事实上，框架辅助承载片6与基岛3是一个整体，在制造处理期间，基岛3在下沉工具的作用下下沉到与背面26距离为D1的水平位置，而框架辅助承载片6在基岛下沉时是倾斜或弯曲地连接在基岛上，从而起到支撑基岛3的作用。在本实施例中，一个框架辅助承载片6从第二侧面22穿出，且暴露端与相应侧面对齐，一个框架辅助承载片6从第二侧面24穿出，且暴露端与相应侧面对齐，且框架辅助承载片6位于第二侧面22和第四侧面24上靠近第三侧面23的一端，同时位于靠近正面25的一侧。在其他实施例中，一个或多个框架辅助承载片6可以从第三侧面23穿出，且暴露端与相应侧面对齐，且框架辅助承载片6位于第三侧面23上靠近正面25的一侧，这样的设置可以增大从框架辅助承载片6和封装体2的背面26之间沿着封装体表面的距离，从而使得该距离大于爬电距离和电气间隙，满足设计要求。
芯片4可以使用任何公知粘结方式或机械技术连接到基岛3上，例如焊接、环氧树脂胶合等。芯片连接线5可由铜、金、银或合金制成。
进一步地，请参阅图8，作为本发明提供的功率集成器件的一种具体实施方式，基岛3在下沉工具的处理下下沉到D4为0，从而使得基岛3的下表面302与封装体2的背面26齐平地暴露。基岛3的下表面302并未完全暴露，仅仅是下表面302的一部分暴露，因为当基岛3的下表面302完全暴露时，封装体2的背面26只是与基岛3的下表面302的边沿接触，而无法对基岛3进行固定，使得基岛3不能牢固地固定在封装体2中，因此基岛3的下表面302并未完全暴露。应当理解的是，基岛3的下表面302的裸露面积应尽可能的大，从而增大基岛3与散热装置7的接触面积，有利于封装体2内的热量传递到热量装置上。
当采用基岛3完全封装于封装体2中，基岛3的下表面302不与封装体2的背面26一起暴露时，封装体2内产生的热量需要通过基岛3传递给封装体2的背面26，再传递给散热装置7；而采用基岛3的下表面302与封装体2的背面26齐平地暴露时，封装体2内产生的热量通过基岛3直接传递给散热装置7，因此会降低封装体2和散热装置7之间的热阻，有利于封装体2内的热量传递给散热装置7，改善散热效果。
在本实施例中，基岛3由铜带制成，一方面由于铜带的导热性能优良，从而进一步改善了封装体的散热效果，且铜带的厚度越厚，其导热效果就更好，更有利于封装体内的热量传递到散热装置上；另一方面铜带的厚度越厚，由于框架辅助承载片6与基岛3是一个整体，因此框架辅助承载片6的厚度也越厚，从而允许框架辅助承载片6进行更尖锐的弯曲。在本实施例中，厚度不小于0.38mm。但是为了降低基岛的成本以及封装体的厚度和体积，铜带的厚度不宜太厚。
进一步地，请参阅图3、图7及图9，作为本发明提供的功率集成器件的一种具体实施方式，基岛3与第二引脚12相连，即装载芯片4的基岛3与低压引脚相连，且封装体2的背面26与散热装置7连接，基岛3的下表面302未暴露。
进一步地，请参阅图3、图8及图9，作为本发明提供的功率集成器件的一种具体实施方式，基岛3与第二引脚12相连，即装载芯片4的基岛3与低压引脚相连，基岛3的下表面302与封装体2的背面26相齐平地暴露，背面26与散热装置7连接。由于基岛3与低压引脚相连接，而散热装置7一般会与接地点连接，封装体2的背面26与接地点连接，因此基岛3和背面26可以直接与散热装置7相连。
进一步地，请参阅图3、图7及图10，作为本发明提供的功率集成器件的一种具体实施方式，基岛3与第一引脚11相连，即装载芯片4的基岛3与高压引脚相连，且封装体2的背面26与散热装置7连接，基岛3的下表面302未暴露。
进一步地，请参阅图3、图8及图10，作为本发明提供的功率集成器件的一种具体实施方式，基岛3与第一引脚11相连，即装载芯片4的基岛3与高压引脚相连，基岛3的下表面302与封装体2的背面26相齐平地暴露，背面26与散热装置7连接。由于基岛3与高压引脚相连接，而散热装置7一般会与接地点连接，封装体2的背面26与接地点连接，因此基岛3不能直接与散热装置7相连，而需要先对基岛3的下表面302的暴露部分做绝缘处理，然后再和背面26与散热装置7相连。
请参阅图11，基岛3包括第一基岛31和第二基岛32，第一基岛31的面积大于第二基岛32的面积，芯片4包括第一芯片41和第二芯片42，第一芯片41的面积大于第二芯片42的面积，第一基岛31可用于装载面积较大的芯片41，第二基岛32可用于装载面积较小的芯片42。在本实施例中，第一芯片41可为面积较大的MOSFET或BJT功率开关，从而可以提供更大的输出功率；第二芯片可为控制芯片，从而可以在同一功率集成器件中同时装载功率开关芯片和控制芯片。
本领域技术人员应当意识到，第一芯片41和第二芯片42可以在不同的电压电势下工作，例如，在本实施例中，装载第一芯片41的第一基岛31可以连接到高压电势，而装载第二芯片42的第二基岛32可以连接到接地电势。
进一步地，请参阅图3、图7及图11，作为本发明提供的功率集成器件的一种具体实施方式，基岛3包括第一基岛31和第二基岛32，第一基岛31与第一引脚11相连，第二基岛32与第二引脚12相连，即第一基岛31与高压引脚相连，第二基岛32与低压引脚相连，且封装体2的背面26与散热装置7连接，第一基岛31和第二基岛32的下表面并未暴露。
进一步地，请参阅图3及图11，作为本发明提供的功率集成器件的一种具体实施方式，基岛3包括第一基岛31和第二基岛32，第一基岛31与第一引脚11相连，第二基岛32与第二引脚12相连，即第一基岛31与高压引脚11相连，第二基岛32与低压引脚12相连，第一基岛31完全封装在封装体2中并未暴露，第二基岛32的下表面302与封装体2的背面26相齐平地暴露，背面26与散热装置7连接。由于第二基岛32与低压引脚相连接，而散热装置7一般会与接地点连接，封装体2的背面26与接地点连接，因此第二基岛32和背面26可以直接与散热装置7相连。
进一步地，请参阅图3及图11，作为本发明提供的功率集成器件的一种具体实施方式，基岛3包括第一基岛31和第二基岛32，第一基岛31与第一引脚11相连，第二基岛32与第二引脚12相连，即基岛31与高压引脚相连，基岛32与低压引脚相连，第一基岛31的下表面与封装体2的背面26相齐平地暴露，第二基岛32完全封装在封装体2中并未暴露。由于第一基岛31与高压引脚相连接，而散热装置7一般会与接地点连接，封装体2的背面26与接地点连接，因此第一基岛31不能直接与散热装置7相连，而需要先对第一基岛31的下表面的暴露部分做绝缘处理，然后再和背面26与散热装置7相连。
本发明提供的功率集成器件通常用于电源装置中，因此本发明进一步保护一种电源装置，该电源装置中应用本发明所提供的功率集成器件。
本发明还提供一种功率集成器件的封装方法，功率集成器件的封装方法包括：
步骤S101：基岛下沉设置，具体为：取引脚框架阵列，该引脚框架阵列包括多个引脚框架，所述引脚框架一端设有一个或多个引脚，引脚框架欲将被封装的部分作为承载芯片的基岛，基岛在下沉工具的作用下被下沉一定的距离且保持表面水平；
步骤S102：芯片安装，具体为：将芯片安装到基岛的上表面；
步骤S103：芯片连接，具体为：通过芯片连接线将芯片与引脚相连接；
步骤S104：芯片封装，具体为：将芯片与基岛包封在封装体中，封装体具有正面、背面、第一侧面、第二侧面、第三侧面和第四侧面，一个或多个引脚从第一侧面延伸出，第一侧面靠近背面还形成有斜面部分；该斜面的倾斜程度满足该功率半导体器件应用环境下对器件的电气间隙和爬电距离的要求标准。例如上述实施例所述，此处不再赘述。
步骤S105：切割封装后的引脚框架阵列，获得功率集成器件。
在本实施例中，在步骤S101中引脚框架还连接有一个或多个框架辅助承载片。
进一步地，在步骤S102中，芯片可以使用任何公知粘结方式或机械技术连接到基岛上，例如焊接、环氧树脂胶合等。
进一步地，在步骤S103中，芯片连接线可由铜、金、银或合金制成。
在本实施例中，步骤S104中一个或多个框架辅助承载片从第二、第三、第四侧面中的至少一个侧面延伸出。
在本实施例中，步骤S105还包括切割框架辅助承载片，具体为：使框架辅助承载片的暴露端与框架辅助承载片所在的侧面相齐平。
在本实施例中，还包括步骤S106：引脚弯曲，具体为：使多个引脚中每间隔一个引脚进行连续两段90°弯曲，即形成Z字型，最终全部引脚的外接工作段(与其他器件相连的部分)相平行。
在本实施例中，还包括步骤S107：散热装置连接，具体为：将封装体的背面连接到散热装置。
在本实施例中，步骤S107可以根据用户的需求选择，可以提供未连接散热装置的功率半导体器件，也可以提供连接有散热装置的功率半导体器件。
进一步地，在步骤S107中，封装体的背面可以使用任何公知粘结方式或机械技术连接到散热装置或其他热传导元件上，例如环氧树脂、弹簧夹等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种功率集成器件，其特征在于：包括引脚及封装体，所述封装体包括正面、背面、第一侧面、第二侧面、第三侧面及第四侧面，所述背面用于连接散热装置，一个或多个所述引脚从所述第一侧面延伸出，所述第一侧面靠近所述背面的部分设置为第一斜面。
2.如权利要求1所述的功率集成器件，其特征在于：所述第二侧面靠近所述背面的部分设置为第二斜面，所述第二斜面与所述第一斜面相交于第一斜边；所述第四侧面与所述第一斜面相交于第四斜边。
3.如权利要求2所述的功率集成器件，其特征在于：所述引脚包括高压引脚和低压引脚，所述高压引脚靠近所述第一斜边，所述低压引脚靠近所述第四斜边，所述第一斜边和所述第四斜边与所述背面的一条底边相交，所述第一斜边与所述底边的第一夹角大于所述第四斜边与所述底边的第二夹角。
4.如权利要求1所述的功率集成器件，其特征在于：所述封装体内部设有基岛、芯片和芯片连接线，所述芯片设于所述基岛的上表面，所述芯片通过所述芯片连接线与所述引脚相连。
5.如权利要求4所述的功率集成器件，其特征在于：所述基岛的下表面与所述背面齐平地暴露。
6.如权利要求4所述的功率集成器件，其特征在于：所述基岛包括第一基岛和第二基岛，所述第一基岛的面积大于所述第二基岛的面积，所述芯片包括第一芯片和第二芯片，所述第一芯片的面积大于所述第二芯片的面积，所述第一芯片设于所述第一基岛的上表面，所述第二芯片设于所述第二基岛的上表面。
7.根据权利要求6所述的功率集成器件，其特征在于：所述第一基岛或所述第二基岛的下表面与所述背面齐平地暴露。
8.如权利要求1所述的功率集成器件，其特征在于：所述封装体嵌入有框架辅助承载片，所述框架辅助承载片一端外露，所述框架辅助承载片另一端与所述基岛相连，一个或多个所述框架辅助承载片从所述第二侧面、所述第三侧面或所述第四侧面中的至少一个侧面穿出，且暴露端与相应侧面对齐。
9.一种电源装置，其特征在于：包括权利要求1～8任一项所述的功率集成器件。
10.一种功率集成器件的封装方法，其特征在于：包括
基岛下沉设置，具体为：取引脚框架阵列，该引脚框架阵列包括多个引脚框架，所述引脚框架一端设有一个或多个引脚，引脚框架欲将被封装的部分作为承载芯片的基岛，基岛在下沉工具的作用下被下沉一定的距离且保持表面水平；
芯片安装，具体为：将芯片安装到基岛的上表面；
芯片连接，具体为：通过芯片连接线将芯片与引脚相连接；
芯片封装，具体为：将芯片与基岛包封在封装体中，封装体具有正面、背面、第一侧面、第二侧面、第三侧面和第四侧面，一个或多个所述引脚从第一侧面延伸出，第一侧面靠近所述背面还形成有斜面部分；
切割封装后的引脚框架阵列，获得功率集成器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710414445.8A CN107275295A (zh) | 2017-06-05 | 2017-06-05 | 一种功率集成器件、封装方法及电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710414445.8A CN107275295A (zh) | 2017-06-05 | 2017-06-05 | 一种功率集成器件、封装方法及电源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107275295A true CN107275295A (zh) | 2017-10-20 |
Family
ID=60065719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710414445.8A Pending CN107275295A (zh) | 2017-06-05 | 2017-06-05 | 一种功率集成器件、封装方法及电源装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107275295A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110244215A (zh) * | 2019-06-17 | 2019-09-17 | 蔚复来(浙江)科技股份有限公司 | 一种集成安全距离自动检查功能的pcb封装设计方法 |
| CN113130329A (zh) * | 2020-01-15 | 2021-07-16 | 王常亮 | 一种ic封装体单排直列伸出引脚的多向引出方法及应用该方法制得的功率集成电路部件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101086986A (zh) * | 2006-06-09 | 2007-12-12 | 夏普株式会社 | 光学耦合元件及电子装置 |
| CN101414586A (zh) * | 2007-10-15 | 2009-04-22 | 电力集成公司 | 功率半导体器件的封装件和封装方法 |
| CN201364895Y (zh) * | 2009-02-26 | 2009-12-16 | 晶诚（郑州）科技有限公司 | 高散热性的半导体封装器件 |
| JP2011077280A (ja) * | 2009-09-30 | 2011-04-14 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
| CN203588993U (zh) * | 2013-10-14 | 2014-05-07 | 汤为 | 一种功率器件的封装结构 |
| CN205050832U (zh) * | 2015-10-30 | 2016-02-24 | 无锡市宏湖微电子有限公司 | 一种音频功放电路封装 |
| CN106449517A (zh) * | 2016-11-22 | 2017-02-22 | 华蓥旗邦微电子有限公司 | 一种堆叠式单基岛sip封装工艺 |
| CN206931585U (zh) * | 2017-06-05 | 2018-01-26 | 深圳市力生美半导体股份有限公司 | 一种功率集成器件及电源装置 |
-
2017
- 2017-06-05 CN CN201710414445.8A patent/CN107275295A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101086986A (zh) * | 2006-06-09 | 2007-12-12 | 夏普株式会社 | 光学耦合元件及电子装置 |
| CN101414586A (zh) * | 2007-10-15 | 2009-04-22 | 电力集成公司 | 功率半导体器件的封装件和封装方法 |
| CN201364895Y (zh) * | 2009-02-26 | 2009-12-16 | 晶诚（郑州）科技有限公司 | 高散热性的半导体封装器件 |
| JP2011077280A (ja) * | 2009-09-30 | 2011-04-14 | Mitsubishi Electric Corp | 電力用半導体装置およびその製造方法 |
| CN203588993U (zh) * | 2013-10-14 | 2014-05-07 | 汤为 | 一种功率器件的封装结构 |
| CN205050832U (zh) * | 2015-10-30 | 2016-02-24 | 无锡市宏湖微电子有限公司 | 一种音频功放电路封装 |
| CN106449517A (zh) * | 2016-11-22 | 2017-02-22 | 华蓥旗邦微电子有限公司 | 一种堆叠式单基岛sip封装工艺 |
| CN206931585U (zh) * | 2017-06-05 | 2018-01-26 | 深圳市力生美半导体股份有限公司 | 一种功率集成器件及电源装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110244215A (zh) * | 2019-06-17 | 2019-09-17 | 蔚复来(浙江)科技股份有限公司 | 一种集成安全距离自动检查功能的pcb封装设计方法 |
| CN113130329A (zh) * | 2020-01-15 | 2021-07-16 | 王常亮 | 一种ic封装体单排直列伸出引脚的多向引出方法及应用该方法制得的功率集成电路部件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7485498B2 (en) | Space-efficient package for laterally conducting device | |
| CN102280478B (zh) | 可堆栈式功率mosfet、功率mosfet堆栈及其制备工艺 | |
| US8669650B2 (en) | Flip chip semiconductor device | |
| TWI464851B (zh) | 包含嵌入式倒裝晶片之半導體晶粒封裝體 | |
| TWI301680B (en) | Circuit device and manufacturing method thereof | |
| JP2009135444A (ja) | パワー半導体デバイスのためのパッケージ | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN103824853B (zh) | 应用于开关型调节器的集成电路组件 | |
| CN105870098B (zh) | Mosfet封装结构及其制作方法 | |
| US20080006920A1 (en) | Multi-chip semiconductor connector assemblies | |
| CN102169863A (zh) | 窗口球栅阵列半导体封装体 | |
| CN105814682B (zh) | 半导体装置 | |
| US9437587B2 (en) | Flip chip semiconductor device | |
| CN107275295A (zh) | 一种功率集成器件、封装方法及电源装置 | |
| CN201946588U (zh) | 一种功率半导体器件的封装结构 | |
| CN108155172A (zh) | 集成电路封装 | |
| CN104934398A (zh) | 电子部件和引线框架 | |
| CN206931585U (zh) | 一种功率集成器件及电源装置 | |
| CN105489578A (zh) | 叠层芯片封装结构 | |
| CN205122576U (zh) | 用于无引脚封装结构的引线框架及封装结构 | |
| CN110379784B (zh) | 一种半导体封装结构 | |
| CN102842548A (zh) | 四方扁平型功率mos芯片封装结构 | |
| CN105609480B (zh) | 叠层芯片封装结构 | |
| CN215578514U (zh) | 具有顶面散热的封装结构的电子装置 | |
| TW201841316A (zh) | 用於半導體封裝物之導電夾連接佈置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171020 |