CN101414586A - 功率半导体器件的封装件和封装方法 - Google Patents

功率半导体器件的封装件和封装方法 Download PDF

Info

Publication number
CN101414586A
CN101414586A CNA2008101711058A CN200810171105A CN101414586A CN 101414586 A CN101414586 A CN 101414586A CN A2008101711058 A CNA2008101711058 A CN A2008101711058A CN 200810171105 A CN200810171105 A CN 200810171105A CN 101414586 A CN101414586 A CN 101414586A
Authority
CN
China
Prior art keywords
die attach
tie
attach pad
packaging part
rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101711058A
Other languages
English (en)
Other versions
CN101414586B (zh
Inventor
巴鲁·巴尔克里什南
布莱德·L·霍索恩
斯特凡·鲍勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN101414586A publication Critical patent/CN101414586A/zh
Application granted granted Critical
Publication of CN101414586B publication Critical patent/CN101414586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供了功率半导体器件的封装件和封装方法。半导体管芯的封装件包括：管芯附装垫，其提供了用于半导体管芯的附装表面区域；和连接到管芯附装垫的系杆。管芯附装垫布置在第一一般平面中，系杆布置在第二一般平面中，第二一般平面相对于第一一般平面偏离。模制化合物以具有第一、第二、第三和第四横向侧面、顶部和底部的形式包封半导体管芯。所述系杆与横向侧面中的至少一个横向侧面基本相平准地暴露。所述形式还包括不连续部分，不连续部分沿着横向侧面中的至少一个横向侧面延伸，所述不连续部分增大了从系杆到封装件的底部的漏电距离。

Description

功率半导体器件的封装件和封装方法
技术领域
本发明一般地涉及功率半导体器件的封装领域。
背景技术
包括消耗较高功率的高压场效应晶体管(HVFET)器件以及其他集成电路(IC)的功率半导体器件在半导体领域中是公知的。这样的功率半导体器件通常被包封在被设计为组装到印刷电路板(PCB)上的封装件中。封装件通常包括通常由导电材料(诸如铜合金)制成的管芯附装垫，一个或多个半导体管芯安装在管芯附装垫上。模制的化合物包封半导体管芯和引线的一部分，引线可以延伸到封装件的外部，以电连接到外部电路。引线和管芯附装垫共同称为封装件引线框架。经常，封装件也设计为具有用于物理附装到散热器的安装表面，散热器被设计作为用于将功率器件所产生的热量从半导体管芯传递出去的主要路径。
在一些现有技术封装件设计中，管芯附装垫在安装表面上暴露，以在半导体管芯和散热器之间提供低热阻。在其他封装件设计中，管芯附装垫通过布置在管芯附装垫和半导体封装件的安装表面之间的模制化合物的薄层与散热器电隔离。在后者的那些设计中，经常期望将管芯附装垫和安装表面之间的模制化合物的厚度尽可能保持得较薄，以在管芯附装垫和安装表面之间提供低热阻。
具有隔离管芯附装垫的许多传统功率半导体封装件以引线框架带制造，其中在封装件模制处理期间，管芯附装垫的仅一个端部被机械保持。在封装件模制化合物的注模(injection molding)成型期间，管芯附装垫的未被支撑的端部因此具有显著的机械公差或移动量。因而，这需要管芯附装垫和封装件的外安装表面之间的模制化合物的厚度增大。一种可替代的制造处理最初支撑管芯附装垫，然后在注模成型处理期间缩回支撑，这改善了公差，但是提高了处理成本，并且因此提高了成品封装件的成本。其中管芯附装垫通过模制化合物薄层与安装表面电隔离的封装件也要求在引线和安装表面之间沿着封装件的表面的最短距离(通常称为漏电距离)大于最小要求。
附图说明
从下面的详细说明和附图可以充分理解本发明，但是，这些说明和附图不应当被用于将本发明限制于所示出的具体实施例，而是仅用于解释和理解。还应当理解，图中的元件是示意性的，并且出于清楚显示的目的，其不是成比例绘制的。
图1A和1B是示例性半导体封装体的顶侧立体图和底侧立体图。
图2A是图1A和1B所示的半导体封装件的(沿切割线A-A′所取)的剖视图。
图2B是图1A和1B所示的半导体封装件的(沿切割线B-B′所取)的剖视图。
图3图示了引线框架的阵列的示例性部分。
图4A图示了具有可选的引线形式的半导体封装件的示例性侧视图。
图4B是图4A中所示的半导体封装件的侧视图。
图5图示了具有可选的引线形式的另一个半导体封装件的示例性侧透视图。
图6图示另一个示例性半导体封装件的底侧立体图。
图7是图6所示的半导体封装件的(沿切割线C-C′所取)的剖视图。
图8图示了半导体封装件的示例性侧透视图，该半导体封装件具有从多于一个封装体侧面延伸的引线。
具体实施方式
在下面的说明中，阐述了具体细节，诸如材料类型、尺寸、结构特征、制造步骤等，以便于充分理解本发明。但是，本领域的普通技术人员将意识到这些具体细节对于实施描述的实施例不一定是必须的。
图1A和1B分别是示例性半导体封装件10的顶侧立体图和底侧立体图。图1A是从封装件10的顶侧11观察的立体图，而图1B是从封装件10的底侧或安装表面13观察的立体图。安装表面13是用于传递由封装件10内的一个或多个功率半导体器件所产生的热量的主要路径。如本领域普通技术人员所意识到的，安装表面13可以使用环氧树脂、弹簧夹或其他公知粘结或机械技术机械耦合到散热器或其他热传递元件。
还示出，封装件10包括横向侧表面12、16、17和21。在示出的实施例中，一组金属引线20延伸出侧表面21。在其他实施例中，引线可以从封装件10的多于一个侧表面延伸。在一个实施例中，引线20a与引线20b偏离或间隔开大于任何其他两个相邻引线20的间隔的距离。引线20a可以是线接合到半导体管芯的高压区域(垫)(例如，高压MOSFET的漏极)，引线20b线接合到管芯的低压区域(垫)(例如，高压MOSFET的源极或低压控制器的端子)。在其他实施例中，引线20a和20b可以接合到它们之间经历高压电势的有源器件/管芯的任何区域。
另外，应当理解，引线20a和20b可以在横向上彼此物理间隔或偏离适当距离，以满足在封装件的期望应用中由施加在它们之间的电压电势所确定的漏电距离要求。漏电距离是沿着将两个导电部件间隔开的封装件表面所测量的这两个导电部件之间的最短路径。在本文的内容中，漏电距离更具体是指沿着封装件的侧表面从引线到底安装表面或者从系杆(tiebar)到底安装表面的距离，底安装表面通常机械耦合到散热器。正确和适当的漏电距离进行保护以避免所谓漏电起痕(tracking)现象，其是产生封装表面的绝缘性能的局部恶化的部分导电路径的过程。两个处于不同电压电势的导体之间的漏电距离越大，则漏电起痕产生的机会越小。因此，对封装件的漏电距离要求一般由封装件和内部半导体器件的预期使用期间将施加在导体之间电压电势所界定。作为示例，由国际电工协会所公开的安全标准文件IEC 60950-1基于导电部件之间出现的电压和使用封装件的环境为漏电距离提供了通用指南。
在另一个实施例中，引线20a和20b可以在横向上彼此物理间隔或偏离大致等于封装件上其它引线之间的物理间隔的距离。
图2A和2B分别是沿图1A和1B所示的封装件的切割线A-A′和B-B′所取的剖视图。图2A中所示的半导体管芯25包封在塑料模制化合物材料体中，该塑料模制化合物材料体具有由顶表面11、横向侧表面12、16、17、21以及底或安装表面13形成封装件壳体周界的形式。封装件的物理体积由封装件的此周界所限定。示出的半导体管芯25接合(例如，焊接、环氧树脂胶合等)到管芯附装垫14的内部顶表面24上。
在一个实施例中，大体矩形的塑料壳体(在图2B的图示中由框27所界定)具有大致7.6mm×10.2mm的尺寸。塑料壳体围绕包括管芯附装垫14在内但除了从侧面21延伸出的暴露引线20以及图示大致与横向侧面16和17的表面相平准地被切割或修剪的暴露系杆端部18之外的金属引线框架。换言之，管芯附装垫14完全被模制化合物所包封。
图2A的实施例还图示，模制化合物材料的形式包括沿着具有暴露导电体的每个侧面(即，封装件10的侧面16、17和21)的整个长度延伸的槽口22。这些导电体包括从侧面21延伸的引线20以及横向侧面16和17上的系杆18。应当注意，系杆在封装件制造处理中用于支撑封装件10的一个或多个内部管芯附装垫。
本领域的技术人员会意识到，当封装件10插入安装到PCB时，安装表面13定位成大致垂直于PCT的座落平面。以此方式安装，安装表面13提供了与外部散热器或热散发器直接接触的表面或平面。外部散热器一般使用弹簧夹、环氧树脂或其它常见附装机构保持在与安装表面抵靠的位置或固定到安装表面13上。应该意识到，通过将引线20的位于封装件10外部的部分弯曲大致90度，安装表面13可以布置成大致平行于PCB的座落平面。在这样的构造中，封装件10的安装表面可以使用弹簧夹、环氧树脂或其它常用附装机构保持在与PCB抵靠的位置或固定到PCB上，使得PCB形成散热器。因此，在一个实施例中，散热器可以由金属或其它导热材料制造。在另一个实施例中，散热器可以包括PCB中电耦合引线20的部分。图案化在PCB上的金属垫在此实施例中可以用在封装件的安装表面13的下方，以提高到PCB的导热。
图2A的剖视图清楚的示出，管芯附装垫14在布置系杆18和引线20的一般平面(general plane)下方沿竖直方向较深地下沉达距离d5。在其它实施例中，与引线20的一般平面相比，杆18可以位于不同的一般平面上，但是管芯附装垫14仍下沉设置在系杆18的下方。在另一实施例中，引线可以与一个或多个系杆位于相同侧面。在图2A的实施例中，管芯附装垫14的底表面通过半导体封装件模制材料的一部分15与安装表面13分隔开。所示的部分15具有厚度d4。如上所述，安装表面13通常安装在散热器60上。
在引线框架制造处理期间，可以使用下沉工具将管芯附装垫14向下推到一个水平，使得管芯附装垫14的底侧与安装表面13间隔距离d4。当使管芯附装垫下沉时，系杆应该以小于90度的角度弯曲，以保持系杆完整性。这在下沉处理过程中防止系杆的损坏或变薄。这就是说，系杆18在封装件的外表面的位置处在散热器的平面以上的高度越高，则：下沉尺寸d5越深；并且对于给定的管芯附装垫大小，系杆的倾斜部分41所需的水平距离d11也越长，同时封装件也需要更大。在不失去整体性的情况下，更厚的引线框架材料允许系杆的更尖锐弯曲。但是，为了最小化封装件的成本，可以使用更薄的引线框架材料。在一个实施例中，使用约0.3mm的引线框架厚度d12，最大的下沉角31为约50度。
在管芯附装垫14已经下沉设置(即，处于相对于引线和/或系杆的一般平面偏离的一般平面中)之后，施加塑料模制/包封化合物。在封装件包封处理期间，下沉的管芯附装垫14可以由两个横向侧面16和17上的系杆18支撑，由此允许将尺寸d4保持在严格的公差下。
在一个实施例中，槽口22位于横向侧面16、17和21中每个侧面的底边缘，并且具有竖直高度“d1”和横向宽度“d3”。另外，示出的槽口22的上边缘布置在由系杆18的下边缘所形成的一般平面(在图1A和1B的实施例中，大致与引线20的底部相平准)下方距离“d2”处。在其它实施例中，引线20在安装表面13以上的竖直高度可以与系杆18在安装表面13以上的高度不同。换言之，系杆和引线不需要布置在相同的一般平面中。
距离d1、d2和d3的总和构成暴露系杆18和安装表面13之间所测量的漏电距离。在图2A的实施例中，与没有槽口22(例如，彼此大致垂直的边缘)的情况相比，引入槽口22允许在更低的竖直高度(d1+d2)尺寸下满足封装件在系杆18和安装表面13之间的漏电距离要求。应当意识到，在引入槽口22的情况下，还减小了半导体封装件的整个竖直高度以及物理体积。
注意，槽口22不需要沿着引出引线20的侧面21的整个长度延伸。也就是说，在一些实施例中，槽口22可以仅延伸或布置在承受高电压电势的那些引线(例如，图1A、1B和2B中的引线20a)的正下方。类似地，槽口22可以不需要沿着将系杆18暴露的那些侧面的整个长度延伸；相反，槽口22可以仅在系杆在侧表面上所布置的那些区域或部分的正下方延伸。
在半导体封装件的具体实施例中，尺寸d1、d2、和d3分别是0.483mm、0.635mm和0.406mm。在一个实施例中，暴露系杆18和散热器60之间的漏电距离大于或等于1.0mm。在另一个实施例中，暴露系杆18和散热器60之间的漏电距离小于或等于2.0mm。在一个实施例中，间隙距离(d1+d2)与漏电距离(d1+d2+d3)的比率是约1:1.28，其中间隙距离是在两个导电表面之间经过空气的最短距离。
在另外一个实施例中，槽口22由材料的突出件或台阶30所取代，如图2A的点划线所图示。台阶30沿着横向侧表面16、17和21的底边缘定位，并且从每个表面16、17和21向外延伸相同距离d3，以提供增大的从暴露系杆18和引线20到安装表面13的漏电距离。
还应当意识到，槽口22或台阶30可以包括大量的若干较小的槽口或台阶，对于暴露系杆18和安装表面13之间给定的漏电距离而言，其允许间隔尺寸(d1+d2)的进一步减小。在其他实施例中，任何类型或形状的不连续部分(例如，块、曲线、斜坡、半圆等)可以形成在侧表面的底边缘处，只要该不连续部分以如上所述的方式增大沿着侧表面从系杆和引线到封装件的安装表面的漏电距离。在本文的内容中，不连续部分是指封装件的侧表面的平坦性的任何陡峭变化(例如，大于15度)，该陡峭变化增大了系杆和封装件的底安装表面之间所测量的漏电距离。
还应当意识到，槽口22不需要定位成大致与将系杆暴露的横向侧面的底边缘相平准。即，在其他实施例中，槽口(或其他类型的切口部分)可以沿着横向侧面设置在系杆18的正下方和封装件的安装表面之间的任何位置。无论上述的槽口、台阶或切除部分的确切形式如何，它们的存在确保暴露系杆和散热器之间的最小距离实质上小于相关的漏电距离，其中所述散热器机械耦合到封装件的安装表面。
应当理解，对于给定的系杆18和安装表面13之间的漏电距离，减小间隔尺寸(d1+d2)也减小了需要的下沉尺寸d5。对于给定的封装件体积，尺寸d5的减小允许更大的管芯附装垫尺寸d6，这意味着管芯附装垫14的面积增大。减小尺寸d5还具有对于给定的暴露系杆18和安装表面13之间的漏电距离要求能够最小化半导体封装的物理体积的有益效果。因此，意识到，根据本文教导的封装件对于给定的系杆18和散热器60之间的漏电距离，能够最大化管芯附装垫，同时最小化半导体封装件的物理体积。对于给定的管芯附装垫面积而言，更小的封装件体积还减小模制化合物的量和引线框架材料的面积，这导致对于给定的管芯大小的更低成本的封装件。
如前所讨论的，图2B的边缘线27表示由表面12、16、21和17所限定的封装件的周界。管芯附装垫14的表面区域被用具有虚线周界43的阴影示出。示出的系杆18被切割成大致与和边缘线27对准的侧表面(16和17)相平准。如可以看出的，系杆18在多个点处为管芯附装垫14提供支撑，使得对于图2A中的厚度能够保持严格公差。在一个实施例中，通过由系杆18提供的支撑所能够获得的严格公差允许封装件能够以图2A中约0.4mm或更小的平均厚度d4制造。其它实施例可以具有大于0.4mm的平均厚度d4。系杆18在边缘线27处的外暴露部分与管芯附装垫14之间的物理连接由上部40构成，上部40处于与引线20相同的一般平面中。在所示的实施例中，倾斜部分41以与管芯附装垫14的平面和下部42成角度的方式布置，下部42与管芯附装垫14位于相同的一般平面中。
本领域的技术人员还将意识到，对于给定的暴露系杆18和安装表面13之间的漏电距离，减小尺寸d5还具有减小每个侧面16和17与管芯附装垫14的边缘之间所测量的尺寸d13的效果。例如，在尺寸d4＝0.3mm的实施例中，尺寸d13与暴露系杆18和安装表面之间的漏电距离(＝d1+d2+d3)的比率是约1.2:1。
在另一实施例中，一个或多个引线20可以物理耦合到管芯附装件14，以对管芯附装垫14提供进一步的支撑并/或提供对管芯附装垫14的电连接。
在另外的其它实施例中，额外的系杆18可以连接在管芯附装垫14和与引线从其延伸的侧面相对的横向侧面(例如图1A中的侧面12)之间。在这样的实施例中，槽口22沿着侧表面12的底边缘延伸，以获得参考图2A所讨论的延长的漏电距离。下面结合图4B和5-7讨论另外的示例性实施例，其包括沿着封装件的相邻横向侧面布置的系杆。
应意识到，系杆18、管芯附装垫14和引线20形成封装件的引线框架。图2B的引线框架设计被设计成以阵列或矩阵方式形成的多个引线框架来制造。矩阵引线框架设计使用低成本制造处理，其中完整的引线框架的阵列或矩阵使用单次注模成型而包封在塑料模制化合物材料中。这种类型的矩阵引线框架布置与其中每次注模成型仅模制单行引线框架的传统带式引线框架功率半导体封装相比可以提供更低的单元成本。例如，引线框架矩阵通常可以包括十六行的沿X方向延伸的引线框架和4列的沿y方向的引线框架，每次注模成型包封总数为六十四个引线框架。应当意识到，可以采用其它的行与列的组合。
图3图示了引线框架的阵列50的示例部分，使用由虚线51表示单个引线框架。周界线53表示包封封装件的外周界(即，等同于图2B中的线27)。示出的管芯附装垫52通过两个侧面上的系杆18与阵列50的围绕金属连接。应当意识到，由附装到管芯附装垫52的引线54提供对管芯附装垫52的额外支撑。引线54从半导体封装件的塑料模制化合物延伸，并且可以用于电连接到外部电路或特定电压电势。(本领域的技术人员将意识到，图3中的阴影区域表示在制造封装件53期间将随后被移除的金属。)
图4A图示了具有可选的引线形式的半导体封装件的示例性侧视图。图4A的侧视图从引线42c所延伸出的端部观察取得。即，图4A的视图是向侧面421观察的，该侧面421是封装件的引线420a-420f所从其延伸的那个侧面。图4B是图4A中所示的半导体封装的侧视图。注意，在图4A和4B的示例中，引线420a、420c和420e已经被弯曲，使得这些引线(管脚)在安装表面413的一般平面上方升高距离“d8”。另一方面，引线420b、420d和420f从侧面421延伸，而不弯曲(即，大致笔直)，使得这些引线(管脚)在安装表面413的一般平面上方升高距离“d7”。这个竖直的空气间隙距离d7是从暴露导体(例如，引线20或系杆418)的一般平面到安装表面413所测量的。间隔可以相对于在封装件的各侧面上所暴露的引线或系杆测量。(当系杆布置在与引线相同的一般平面中时，这两个间隙距离相等。)在图4B中所示的示例性实施例中，半导体封装件被制造为具有大致1.19mm的间隙距离。
图4A和4B中所示的示例性封装件还包括系杆418，其与管芯附装垫414连接，并且在相对侧表面416和417上基本相平准地暴露，并且还暴露于与侧表面421相对布置的侧表面412。注意，在此实施例中，管芯附装垫414通过模制化合物的较薄部分415与安装表面413分隔开。另外，槽口422在与表面413基本相平准的边缘处绕所有四个侧面(即，416、417、412和421)延伸。在另一实施例中，系杆418不暴露在表面412上，并且槽口422沿着四个横向侧面中的三个(即，侧面416、417和421)延伸但不沿着侧面412延伸。在另外其它实施例中，系杆418可以暴露在两个相邻的侧表面(例如，412和416)上，槽口422沿着横向侧面412、416和421延伸但不沿着侧面417延伸。
图5图示了具有可选的引线形式的另一个半导体封装件的示例性侧面展示图。图5的封装件除了其安装有机械耦合到PCB的座落表面533的安装表面513之外，在各个方面与图4A和4B的实施例相似。即，安装表面513和PCB座落表面533位于相同的一般平面中。为了适应封装件的表面安装，引线或管脚530从表面521延伸，并且如图所示弯曲两次(向下和向外)，以和位于PCB座落表面533上的金属垫或迹线540进行电接触。在此实施例中，PCB材料用作散热器，以从安装在管芯附装垫514上的半导体管芯传递热量。与上述实施例相似，管芯附装垫514通过模制化合物的较薄部分515与安装表面513分隔开。槽口522确保从系杆518和引线530到PCB座落表面533的最小漏电距离实质上大于从系杆518和引线530到座落表面533(用作散热器)的间隙距离。
图6图示了另一个示例性半导体封装件610的底侧立体图，半导体封装件610包括底侧或安装表面613，底侧或安装表面613具有与系杆618连接的管芯附装垫615的暴露金属底表面。示出的系杆618暴露在封装件侧表面616和612上。示出的额外的系杆619还暴露在侧面612上。系杆619附装到没有暴露在安装表面613上的分离管芯附装垫。下面结合图7图示并更详细讨论此分离的管芯附装垫。应当意识到，封装件610的引线框架可以制造为阵列或矩阵的一部分。
图7是图6中所示的半导体封装件的(沿切割线C-C′所取)的剖视图。此视图示出在系杆618所布置的一般平面下方沿竖直方向较深地下沉的管芯附装垫615。管芯615的竖直下沉量使得管芯附装垫615的暴露金属底表面723位于与安装表面613相同的一般平面中。换言之，管芯附装垫615的底表面与安装表面613基本相平准或与安装表面613齐平地暴露。示出的第一半导体管芯726焊接或环氧树脂胶合到管芯附装垫615的内部顶表面727。
图7还示出在系杆619所布置的一般平面下方沿竖直方向下沉的第二管芯附装垫619。注意，图7的侧视图图示了暴露在侧表面617上的另一个系杆619。额外的系杆619可以从管芯附装垫714延伸到侧面612和617。管芯附装垫714的底表面728通过具有厚度d9的半导体封装件模制材料部分715与安装表面713分隔开。在一个实施例中，厚度d9为约0.3mm。示出的第二半导体管芯729焊接或环氧树脂胶合到管芯附装垫714的内部顶表面724。在另一实施例中，管芯附装垫714和615位于相同的一般表面中。
半导体领域的技术人员将意识到，半导体管芯726和729可以在不同的电压电势下工作。例如，在一个实施例中，半导体管芯726的衬底可以耦合到接地电势，而半导体管芯724的衬底耦合到高压电势或除了接地之外的一些电势。因此，考虑在连接到各个管芯附装垫的暴露导体之间的漏电和间隙距离要求。例如，相对于图7和8中所示的封装件610，距离d10应当满足耦合到管芯附装垫615和714的各个暴露导体之间的漏电距离要求。应当意识到，可以应用的漏电和间隙距离要求取决于半导体封装件的用途和在正常工作期间管芯附装垫615和714的实际电压差。
图8图示了引线从封装件的多于一个侧面延伸的半导体封装件的示例性侧透视图。在此实施例中，一个或多个引线830从侧面821延伸，而一个或多个引线831从侧面812延伸。安装表面813机械耦合到PCB座落表面833。即，安装表面813位于与PCB座落表面833相同的一般表面中。引线830和831弯曲，以与位于PCB的表面833上的各个金属垫和迹线841和840进行电接触。在示出的实施例中，PCB 833用作主要散热器，以从安装在管芯附装垫814上的半导体管芯将热量传递走。在一个实施例中，通过在封装件的底侧813的正下方将金属垫图案化在PCB 833的顶表面上，来改善向PCB的热传递。槽口822的存在确保了系杆818和散热器833之间的最小距离(间隙距离)实质上小于系杆818和散热器833之间的漏电距离。
应当意识到，在可选实施例中，引线830和831可以弯曲，以插入或穿过PCB材料中制造的孔。在另外实施例中，引线可以沿相反方向弯曲，使得安装表面813在顶部，以允许使用弹簧夹、环氧树脂或其它常用的附装机构将散热器附装到封装件的顶部。
虽然已经参照具体实施例描述了本发明，但是本领域的普通技术人员将意识到，在本发明的范围内可以作出多种修改和替换。因此，说明书和附图仅作为示例性的，而非限制性的。

Claims (25)

1.一种半导体管芯的封装件，包括：
管芯附装垫，所述管芯附装垫提供了用于所述半导体管芯的附装表面区域；
多个引线；
连接到所述管芯附装垫的一个或多个系杆，所述管芯附装垫布置在第一一般平面中，而所述一个或多个系杆布置在第二一般平面中，所述第一一般表面相对于所述第二一般平面偏离；以及
模制化合物，所述模制化合物以具有第一、第二、第三和第四横向侧面、顶部和底部的形式包封所述半导体管芯，一个或多个所述引线从所述第一横向侧面延伸出，所述一个或多个系杆与所述横向侧面中的至少一个横向侧面基本相平准地暴露，所述形式包括沿着所述第一横向侧面的至少一部分以及沿着所述横向侧面中将所述一个或多个系杆暴露的一个侧面的至少一部分延伸的不连续部分，所述不连续部分增大了从所述一个或多个系杆到所述封装件的所述底部的漏电距离。
2.根据权利要求1所述的封装件，其中所述底部提供了用于机械耦合到散热器的安装表面。
3.根据权利要求1所述的封装件，其中所述模制化合物的一部分将所述管芯附装垫的底侧与所述封装件的所述底部分隔开。
4.根据权利要求3所述的封装件，其中，所述一部分具有约0.4mm或更小的平均厚度。
5.根据权利要求1所述的封装件，其中，所述不连续部分包括布置成与所述封装件的所述底部相平准的槽口。
6.根据权利要求1所述的封装件，其中，所述管芯附装垫的底表面与所述封装件的所述底部齐平地暴露。
7.根据权利要求1所述的封装件，其中，所述不连续部分包括布置成与所述封装件的所述底部相平准的台阶。
8.根据权利要求1所述的封装件，其中，所述一个或多个系杆在所述第二和第三横向侧面上暴露。
9.根据权利要求1所述的封装件，其中，所述封装件的间隙距离与所述漏电距离的比率大于1:1.2，所述间隙距离是从与所述一个或多个系杆的底边缘相平准的第三一般平面到与所述封装件的所述底部相平准的第四一般平面经过空气的测量距离。
10.一种半导体管芯的封装件，包括：
主体，所述主体具有多个侧表面和用于机械耦合到散热器的底安装表面；
管芯附装垫，所述管芯附装垫提供了用于所述半导体管芯的附装表面区域，所述管芯附装垫和所述半导体管芯包封在所述主体内；
连接到所述管芯附装垫的一个或多个导电系杆，所述一个或多个系杆布置在第一一般表面中，所述管芯附装垫布置在第二一般平面中，所述第二一般表面与所述第一一般表面偏离，并且最接近于所述底安装表面，所述一个或多个系杆与所述侧表面中的至少一个侧表面基本相平准地暴露；并且
其中，所述主体形成有不连续部分，所述不连续部分沿着所述侧表面的位于将所述一个或多个系杆暴露处的正下方的至少一部分延伸，所述不连续部分增大从所述系杆到所述底安装表面的漏电距离。
11.根据权利要求10所述的封装件，其中，所述漏电距离大于约1mm。
12.根据权利要求10所述的封装件，其中所述封装件的间隙距离与所述漏电距离的比率大于1:1.2，所述间隙距离是从与所述一个或多个系杆的底边缘相平准的第三一般平面到与所述封装件的所述底部相平准的第四一般平面经过空气的测量距离。
13.根据权利要求10所述的封装件，其中，所述主体的一部分将所述管芯附装垫的底侧与所述封装件的所述底安装表面分隔开。
14.根据权利要求10所述的封装件，其中，所述不连续部分包括布置成与所述底安装表面相平准的槽口。
15.根据权利要求10所述的封装件，其中，所述不连续部分包括布置成与所述底安装表面相平准的台阶。
16.根据权利要求10所述的封装件，其中，所述半导体管芯包括功率晶体管器件。
17.一种用于第一和第二半导体管芯的封装件，包括：
具有顶表面和底表面的第一管芯附装垫，所述第一半导体管芯安装到所述顶表面；
与所述第一管芯附装垫分离的第二管芯附装垫，所述第二管芯附装垫具有顶表面和底表面，所述第二半导体管芯安装到所述第二管芯附装垫的所述顶表面；
用于与所述第一和第二半导体管芯电连接的多个引线；
连接到所述第一管芯附装垫的第一系杆和连接到所述第二管芯附装垫的第二系杆，所述第一和第二系杆布置在第一一般平面中，所述第一管芯附装垫布置在第二一般平面中，所述第二管芯附装垫布置在第三一般平面中，所述第二一般平面相对于所述第一一般平面偏离第一距离，所述第三一般平面相对于所述第一一般平面偏离第二距离；以及
模制化合物，所述模制化合物以具有第一、第二、第三和第四横向侧面、顶部和用于机械耦合到散热器的底安装表面的形式包封所述第一和第二半导体管芯，所述第一管芯的底表面与所述底安装表面齐平地暴露，所述引线从至少所述第一横向侧面延伸出，并且所述第一和第二系杆与一个或多个横向侧面基本相平准地暴露，所述形式包括不连续部分，所述不连续部分沿着所述横向侧面中将所述第一和第二系杆暴露的一个或多个侧面的至少一部分延伸，所述不连续部分增大了从所述第一和第二系杆到所述底安装表面的漏电距离。
18.根据权利要求17所述的封装件，其中，所述模制化合物的一部分将所述第二管芯附装垫的所述底表面与所述安装表面分隔开。
19.根据权利要求18所述的封装件，其中，所述模制化合物的所述一部分具有约0.4mm或更小的平均厚度。
20.根据权利要求17所述的封装件，其中，所述不连续部分包括布置成与所述封装件的所述底部相平准的槽口。
21.根据权利要求17所述的封装件，其中，所述不连续部分包括在所述第一一般平面和所述封装件的所述底部之间沿着所述横向侧面中的所述至少两个侧面布置的槽口。
22.根据权利要求17所述的封装件，其中，所述不连续部分包括布置成与所述封装件的所述底部相平准的台阶。
23.一种方法，包括：
使引线框架的管芯附装垫下沉设置，所述引线框架包括多个引线以及连接到所述管芯附装垫的一个或多个系杆，所述管芯附装垫被下沉设置一定的距离，使得所述管芯附装垫布置在比布置所述一个或多个系杆处的第二一般平面低的第一一般平面中；
将半导体管芯安装到所述管芯附装垫的顶表面；
将所述半导体管芯包封在形成有第一、第二、第三和第四横向侧面、顶部和底部的材料中，所述底部提供了用于机械耦合到散热器的安装表面，所述一个或多个系杆从所述横向侧面中的至少一个横向侧面延伸出，所述材料还形成有不连续部分，所述不连续部分沿着所述横向侧面中的将所述一个或多个系杆暴露的至少一个横向侧面延伸，所述不连续部分增大从所述一个或多个系杆到所述封装件的所述底部所测量的漏电距离；以及
使所述系杆与所述横向侧面中的所述至少一个横向侧面相平准地切割所述系杆。
24.根据权利要求23所述的方法，其中，所述不连续部分包括布置成与所述安装表面相平准的槽口。
25.一种半导体管芯的封装件，包括：
主体，所述主体具有多个侧表面和用于机械耦合到散热器的底安装表面；
一个或多个管芯附装垫，每个所述管芯附装垫提供了用于一个或多个半导体管芯的附装表面区域，所述一个或多个管芯附装垫和所述一个或多个半导体管芯被包封在所述主体内；
连接到所述一个或多个管芯附装垫中的至少一个管芯附装垫的一个或多个导电系杆，所述一个或多个系杆布置在第一一般平面中，所述一个或多个管芯附装垫布置在第二一般平面中，所述第二一般平面与所述第一一般平面偏离，并且最接近于所述底安装表面，所述一个或多个系杆与所述侧表面中的至少一个侧表面基本相平准地暴露；以及
其中，所述主体形成有不连续部分，所述不连续部分沿着所述侧表面中的位于将所述一个或多个系杆暴露处的正下方的至少一部分延伸，所述不连续部分增大了从所述系杆到所述底安装表面的漏电距离，使得第一距离与所述漏电距离的比率为约1.2:1或更小，所述第一距离是在所述管芯附装垫中一个管芯附装垫的最接近边缘与所述侧表面中的所述至少一个侧表面之间沿着所述第二平面在水平方向上测量的距离。
CN2008101711058A 2007-10-15 2008-10-15 功率半导体器件的封装件和封装方法 Active CN101414586B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/974,553 US7875962B2 (en) 2007-10-15 2007-10-15 Package for a power semiconductor device
US11/974,553 2007-10-15

Publications (2)

Publication Number Publication Date
CN101414586A true CN101414586A (zh) 2009-04-22
CN101414586B CN101414586B (zh) 2013-09-18

Family

ID=39877762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101711058A Active CN101414586B (zh) 2007-10-15 2008-10-15 功率半导体器件的封装件和封装方法

Country Status (4)

Country Link
US (2) US7875962B2 (zh)
EP (2) EP2426713A3 (zh)
JP (1) JP2009135444A (zh)
CN (1) CN101414586B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779234A (zh) * 2014-01-10 2015-07-15 万国半导体股份有限公司 抑制爬电现象的半导体器件及制备方法
CN107275295A (zh) * 2017-06-05 2017-10-20 深圳市力生美半导体股份有限公司 一种功率集成器件、封装方法及电源装置
CN108269771A (zh) * 2017-01-03 2018-07-10 英飞凌科技股份有限公司 包括限定出凹口的包封材料的半导体装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US8207455B2 (en) * 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions
US8648450B1 (en) * 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) * 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8900503B2 (en) 2011-09-28 2014-12-02 International Business Machines Corporation Method of forming an overmolded dual in-line memory module cooling structure
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
JP6369039B2 (ja) * 2014-02-05 2018-08-08 日本電気株式会社 接続部材、電子部品及び情報表示方法
KR101604120B1 (ko) 2014-05-12 2016-03-16 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ를 이용한 반도체 패키지 구조 및 방법
CN105990266B (zh) * 2015-02-26 2018-12-07 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN108701688B (zh) * 2015-12-04 2021-11-09 罗姆股份有限公司 功率模块装置、冷却构造体、以及电动汽车或混合动力汽车
US10510636B2 (en) * 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
JP2019212833A (ja) * 2018-06-07 2019-12-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10763193B2 (en) * 2018-10-30 2020-09-01 Hamilton Sundstrand Corporation Power control modules
CN111370382A (zh) 2018-12-25 2020-07-03 恩智浦美国有限公司 用于具有改进的爬电距离的半导体管芯封装的混合引线框架
JP7299751B2 (ja) * 2019-05-14 2023-06-28 ローム株式会社 半導体装置
US11121094B2 (en) * 2019-06-20 2021-09-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices with shield
US11289406B2 (en) * 2019-09-18 2022-03-29 Allegro Microsystems, Llc Signal isolator having enhanced creepage characteristics
WO2021108706A1 (en) * 2019-11-27 2021-06-03 The Noco Company Semiconductor device, printed circuit board (pcb), and method of interfacing control pin (gate pin) of a power semiconductor device (mosfet) to a printed circuit board (pcb) in a battery management system (bms)
US11211320B2 (en) * 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck
US11800813B2 (en) 2020-05-29 2023-10-24 Allegro Microsystems, Llc High isolation current sensor
DE102021124686A1 (de) 2020-10-12 2022-04-14 Elmos Semiconductor Se Optimal Downbond Package
US11923262B2 (en) * 2020-11-09 2024-03-05 Denso Corporation Electrical apparatus

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590348A (en) * 1969-12-29 1971-06-29 Erie Technological Prod Inc Radial lead ceramic capacitor with integral standoff feet
JPS57147260A (en) * 1981-03-05 1982-09-11 Matsushita Electronics Corp Manufacture of resin-sealed semiconductor device and lead frame used therefor
JPS58209147A (ja) * 1982-05-31 1983-12-06 Toshiba Corp 樹脂封止型半導体装置
JPS5977241U (ja) * 1982-11-15 1984-05-25 日本電気株式会社 樹脂封止型半導体装置
JPS63107159A (ja) * 1986-10-24 1988-05-12 Toshiba Corp 半導体装置
US4833570A (en) * 1986-12-16 1989-05-23 Toyota Jidosha Kabushiki Kaisha Electronic circuit assembly
JPH0824156B2 (ja) * 1987-05-25 1996-03-06 サンケン電気株式会社 樹脂封止型半導体装置の製造方法
JPH0179842U (zh) * 1987-11-17 1989-05-29
JPH01100451U (zh) * 1987-12-22 1989-07-05
US5008794A (en) * 1989-12-21 1991-04-16 Power Integrations, Inc. Regulated flyback converter with spike suppressing coupled inductors
JP2515032B2 (ja) * 1990-04-18 1996-07-10 株式会社東芝 半導体装置用リ―ドフレ―ム
US5049973A (en) * 1990-06-26 1991-09-17 Harris Semiconductor Patents, Inc. Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US5072268A (en) * 1991-03-12 1991-12-10 Power Integrations, Inc. MOS gated bipolar transistor
IT1249388B (it) * 1991-04-26 1995-02-23 Cons Ric Microelettronica Dispositivo a semiconduttore incapsulato in resina e completamente isolato per alte tensioni
US5487214A (en) * 1991-07-10 1996-01-30 International Business Machines Corp. Method of making a monolithic magnetic device with printed circuit interconnections
US5146298A (en) * 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US5164891A (en) * 1991-08-21 1992-11-17 Power Integrations, Inc. Low noise voltage regulator and method using a gated single ended oscillator
IT1252624B (it) * 1991-12-05 1995-06-19 Cons Ric Microelettronica Dispositivo semiconduttore incapsulato in resina e elettricamente isolato di migliorate caratteristiche di isolamento,e relativo processo di fabbricazione
US5258636A (en) * 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
US5285367A (en) * 1992-02-07 1994-02-08 Power Integrations, Inc. Linear load circuit to control switching power supplies under minimum load conditions
JP3035403B2 (ja) * 1992-03-09 2000-04-24 富士通株式会社 半導体装置
JP2597768Y2 (ja) * 1992-09-04 1999-07-12 シャープ株式会社 電力半導体装置
US5323044A (en) * 1992-10-02 1994-06-21 Power Integrations, Inc. Bi-directional MOSFET switch
US5274259A (en) * 1993-02-01 1993-12-28 Power Integrations, Inc. High voltage transistor
US5313082A (en) * 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
JP2908978B2 (ja) * 1993-12-29 1999-06-23 三菱電機株式会社 半導体装置及びその製造装置
JPH088280A (ja) * 1994-06-22 1996-01-12 Omron Corp 電子部品及びその製造方法
US5423119A (en) * 1994-07-08 1995-06-13 Hualon Microelectronics Corporation Method for manufacturing a hybrid circuit charge-coupled device image sensor
JPH0897333A (ja) * 1994-09-29 1996-04-12 Tokin Corp 半導体モールドパッケージ
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JP3406753B2 (ja) * 1995-11-30 2003-05-12 三菱電機株式会社 半導体装置および半導体モジュール
JPH09213871A (ja) * 1996-02-02 1997-08-15 Shindengen Electric Mfg Co Ltd 半導体装置
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6281579B1 (en) * 1997-02-14 2001-08-28 International Rectifier Corporation Insert-molded leadframe to optimize interface between powertrain and driver board
US5889318A (en) * 1997-08-12 1999-03-30 Micron Technology, Inc. Lead frame including angle iron tie bar and method of making the same
US6255722B1 (en) * 1998-06-11 2001-07-03 International Rectifier Corp. High current capacity semiconductor device housing
TW395038B (en) * 1998-11-20 2000-06-21 Walsin Advanced Electronics Lead frame
US6084277A (en) * 1999-02-18 2000-07-04 Power Integrations, Inc. Lateral power MOSFET with improved gate design
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6768171B2 (en) * 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6509220B2 (en) * 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6468847B1 (en) * 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
DE10142472A1 (de) * 2001-08-31 2002-10-31 Infineon Technologies Ag Elektronisches Hochleistung- und Leistungsbauteil mit Ausgangskontaktstiften
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6552597B1 (en) * 2001-11-02 2003-04-22 Power Integrations, Inc. Integrated circuit with closely coupled high voltage output and offline transistor pair
US6812553B2 (en) * 2002-01-16 2004-11-02 Delphi Technologies, Inc. Electrically isolated and thermally conductive double-sided pre-packaged component
US6583663B1 (en) * 2002-04-22 2003-06-24 Power Integrations, Inc. Power integrated circuit with distributed gate driver
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US6865093B2 (en) * 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7095099B2 (en) * 2003-11-12 2006-08-22 International Rectifier Corporation Low profile package having multiple die
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US20060086974A1 (en) * 2004-10-26 2006-04-27 Power Integrations, Inc. Integrated circuit with multi-length power transistor segments
US7547964B2 (en) * 2005-04-25 2009-06-16 International Rectifier Corporation Device packages having a III-nitride based power semiconductor device
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
KR101221805B1 (ko) * 2006-03-03 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자용 패키지 및 패키지 어셈블리
US7381618B2 (en) * 2006-10-03 2008-06-03 Power Integrations, Inc. Gate etch process for a high-voltage FET
US7468536B2 (en) * 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779234A (zh) * 2014-01-10 2015-07-15 万国半导体股份有限公司 抑制爬电现象的半导体器件及制备方法
CN104779234B (zh) * 2014-01-10 2018-03-20 万国半导体股份有限公司 抑制爬电现象的半导体器件及制备方法
CN108269771A (zh) * 2017-01-03 2018-07-10 英飞凌科技股份有限公司 包括限定出凹口的包封材料的半导体装置
CN108269771B (zh) * 2017-01-03 2021-11-23 英飞凌科技股份有限公司 包括限定出凹口的包封材料的半导体装置
CN107275295A (zh) * 2017-06-05 2017-10-20 深圳市力生美半导体股份有限公司 一种功率集成器件、封装方法及电源装置

Also Published As

Publication number Publication date
EP2051300A2 (en) 2009-04-22
CN101414586B (zh) 2013-09-18
US7875962B2 (en) 2011-01-25
EP2051300A3 (en) 2009-12-09
US20090096072A1 (en) 2009-04-16
JP2009135444A (ja) 2009-06-18
US8487417B2 (en) 2013-07-16
EP2426713A3 (en) 2014-08-13
US20110108963A1 (en) 2011-05-12
EP2426713A2 (en) 2012-03-07

Similar Documents

Publication Publication Date Title
CN101414586B (zh) 功率半导体器件的封装件和封装方法
KR101728264B1 (ko) 전력용 반도체 장치
CN102714201B (zh) 半导体封装和方法
US8067273B2 (en) Self locking and aligning clip structure for semiconductor die package
CN102403298B (zh) 用于半导体器件的引线框
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US9013013B1 (en) Pressure sensor package having a stacked die arrangement
US20090001535A1 (en) Semiconductor Module for a Switched-Mode Power Supply and Method for Its Assembly
CN103824844A (zh) 功率半导体模块及其制造方法
JP2014143373A (ja) 半導体装置および半導体装置の製造方法
JP4530863B2 (ja) 樹脂封止型半導体装置
KR20180064297A (ko) 리드 프레임을 포함하는 집적 회로 패키지
CN104218007B (zh) 小脚印半导体封装
CN112382576A (zh) 半导体装置及其制造方法
US10083899B2 (en) Semiconductor package with heat slug and rivet free die attach area
US9373566B2 (en) High power electronic component with multiple leadframes
CN104979321B (zh) 具有多个安装配置的半导体裸片封装
US8253237B2 (en) Semiconductor module arrangement and method
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
US10546803B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN102456655A (zh) 半导体模块
TWI495072B (zh) 半導體裝置
US9153518B2 (en) Molded semiconductor package with pluggable lead
CN104882386B (zh) 半导体器件格栅阵列封装
CN217214705U (zh) 一种改进封装热阻的mosfet封装结构及压模头

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant