JP6369039B2 - 接続部材、電子部品及び情報表示方法 - Google Patents
接続部材、電子部品及び情報表示方法 Download PDFInfo
- Publication number
- JP6369039B2 JP6369039B2 JP2014020316A JP2014020316A JP6369039B2 JP 6369039 B2 JP6369039 B2 JP 6369039B2 JP 2014020316 A JP2014020316 A JP 2014020316A JP 2014020316 A JP2014020316 A JP 2014020316A JP 6369039 B2 JP6369039 B2 JP 6369039B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- electronic component
- information
- terminal
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
(発明の目的)
本発明は上記のような技術的課題に鑑みて行われたもので、電子部品の外部へ情報を表示することができる接続部材、及び電子部品及び情報表示方法を提供することを目的とする。
また、リードフレーム120は表示部121を備える。表示部121は、その端部が電子部品100から露出し、表示端子130となる。
(実施形態の効果)
以上のように、本発明の電子部品に内蔵されるリードフレームは、外部に露出し、表示端子として使用可能な表示部を備える。そのため、リードフレームにおける表示部の位置を変えることによって、電子部品の外部に所定の情報を表示することができる。例えば、同じ製造ロットにおいて、同じ種類であって、異なる生産履歴の内蔵部品が使用されている場合であっても、内蔵部品の生産履歴を表示端子によって外部に表示することができる。従って、外部から内蔵部品の生産履歴を判別することができる。
110、210、310 チップ
120、220、320 リードフレーム
121、221 表示部
130、230 表示端子
140、240、340 外部端子
150、250、350 接続部
300 半導体部品
Claims (9)
- 外部回路と接続される外部端子を備える電子部品に電気的素子と共に内蔵され、前記電気的素子と前記外部端子とを電気的に接続する接続部と、
前記電子部品の外部に露出されて複数の表示端子を構成し、所定の情報を表示する表示部と、を備え、
前記表示端子と、他の前記表示端子との電気的接続の有無によって前記情報が表示されることを特徴とする接続部材。 - 外部回路と接続される外部端子を備える電子部品に電気的素子と共に内蔵され、前記電気的素子と前記外部端子とを電気的に接続する接続部と、
前記電子部品の外部に露出されて表示端子を構成し、所定の情報を表示する表示部と、を備え、
前記表示端子と、前記外部端子との電気的接続の有無によって前記情報が表示されることを特徴とする接続部材。 - 前記表示端子を複数備え、
前記表示端子と、他の前記表示端子との電気的接続の有無によって前記情報が表示され
る
ことを特徴とする請求項2に記載の接続部材。 - 前記表示部は、前記情報に対応する形状をもつ
ことを特徴とする請求項1乃至3のいずれかに記載の接続部材。 - 前記表示端子の個数、位置又は配置によって前記情報が表示される
ことを特徴とする請求項1乃至4のいずれかに記載の接続部材。 - 前記情報は、前記電子部品に内蔵された、前記電気的素子を含む内蔵部品に関する部品情報を含む
ことを特徴とする請求項1乃至5のいずれかに記載の接続部材。 - 電気的素子と、
外部回路と接続される外部端子と、
前記電気的素子と前記外部端子とを電気的に接続する接続部、及び外部に露出されて複数の表示端子を構成し、所定の情報を表示する表示部を含む接続部材と、を備え、
前記表示端子と、他の前記表示端子との電気的接続の有無によって前記情報が表示されることを特徴とする電子部品。 - 電気的素子と、
外部回路と接続される外部端子と、
前記電気的素子と前記外部端子とを電気的に接続する接続部、及び外部に露出されて表示端子を構成し、所定の情報を表示する表示部を含む接続部材と、を備え、
前記表示端子と、前記外部端子との電気的接続の有無によって前記情報が表示されることを特徴とする電子部品。 - 外部回路と接続される外部端子を備える電子部品に電子素子と共に内蔵され、前記電子素子と前記端子とを電気的に接続する接続部を備える接続部材の一部を、前記電子部品の外部に露出させて表示端子を構成し、
前記表示端子と、前記外部端子との電気的接続の有無によって所定の情報を表示する
ことを特徴とする情報表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020316A JP6369039B2 (ja) | 2014-02-05 | 2014-02-05 | 接続部材、電子部品及び情報表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020316A JP6369039B2 (ja) | 2014-02-05 | 2014-02-05 | 接続部材、電子部品及び情報表示方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015149341A JP2015149341A (ja) | 2015-08-20 |
JP6369039B2 true JP6369039B2 (ja) | 2018-08-08 |
Family
ID=53892508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014020316A Active JP6369039B2 (ja) | 2014-02-05 | 2014-02-05 | 接続部材、電子部品及び情報表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6369039B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54572A (en) * | 1977-06-02 | 1979-01-05 | Nec Corp | Lead frame for semiconductor device |
JPH022841U (ja) * | 1988-06-15 | 1990-01-10 | ||
JP2000077574A (ja) * | 1998-06-18 | 2000-03-14 | Hitachi Maxell Ltd | 半導体装置及びこれを用いた積層型半導体装置 |
JP2001358144A (ja) * | 2000-06-14 | 2001-12-26 | Nec Yamagata Ltd | 半導体装置およびその製造方法 |
JP4257844B2 (ja) * | 2003-11-04 | 2009-04-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US7875962B2 (en) * | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
-
2014
- 2014-02-05 JP JP2014020316A patent/JP6369039B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015149341A (ja) | 2015-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262945B2 (ja) | 電子装置 | |
CN104347577B (zh) | 重新分布板、电子组件和模块 | |
JP4883145B2 (ja) | 半導体装置 | |
US8680524B2 (en) | Method of arranging pads in semiconductor device, semiconductor memory device using the method, and processing system having mounted therein the semiconductor memory device | |
US10388685B2 (en) | Portable electronic device and image-capturing module thereof, and image-sensing assembly thereof | |
US9891128B2 (en) | Pressure sensor having a digital circuit unit connected to adjustment terminals and earth terminals | |
US8050046B2 (en) | Electrostatic discharge protection structure | |
JPWO2016051726A1 (ja) | ホールセンサの製造方法及びホールセンサ並びにレンズモジュール | |
JPWO2016047130A1 (ja) | ホールセンサ及びレンズモジュール | |
JP6369039B2 (ja) | 接続部材、電子部品及び情報表示方法 | |
CN101714544A (zh) | 一种集成三极管及其制造方法 | |
JP2016510513A (ja) | 回路アッセンブリ | |
JP5299492B2 (ja) | 半導体装置 | |
CN203674205U (zh) | 高端摄像模组的晶元封装结构 | |
JP2013168669A (ja) | 改良型パドルを有するクワッド・フラット・ノーリード(qfn)集積回路(ic)パッケージおよびこのパッケージを設計する方法 | |
JP2014049519A (ja) | 半導体装置およびそれを備えた電子機器 | |
JP2005308503A (ja) | 半導体センサ | |
KR20140002330A (ko) | 중첩 모듈 패키지 및 그 제조 방법 | |
KR102271093B1 (ko) | 반도체 패키징용 서브스트레이트 | |
JP2018160501A (ja) | 半導体装置 | |
JP2009141082A (ja) | 半導体装置 | |
KR20080051197A (ko) | 반도체 패키지 | |
JP2017098388A (ja) | 複合配線基板 | |
JP2011014758A (ja) | リードフレーム及びこれを用いた電子部品 | |
KR101362713B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6369039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |